JPS62176273A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPS62176273A JPS62176273A JP61017607A JP1760786A JPS62176273A JP S62176273 A JPS62176273 A JP S62176273A JP 61017607 A JP61017607 A JP 61017607A JP 1760786 A JP1760786 A JP 1760786A JP S62176273 A JPS62176273 A JP S62176273A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- video signal
- memory
- signal
- fading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims abstract description 6
- 238000005070 sampling Methods 0.000 claims abstract description 5
- 230000015654 memory Effects 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000033458 reproduction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばビデオチーブレコーダ（ＶＴＲ）から
の再生映像信号を処理する映像信号処理回路に関する。
の再生映像信号を処理する映像信号処理回路に関する。
本発明は、入力端子からの映像信号かめ変換器及びＤ／
Ａ変換器を介して出力端子に供給される映像信号処理回
路において、Ａ／Ｄ変換器のサンプリング周波数を順次
増加または減少させることができるようにしたことによ
シ、例えばＶＴＲにフェードインまたはフェードアウト
の機能を持たせることができるようにしたものである。
Ａ変換器を介して出力端子に供給される映像信号処理回
路において、Ａ／Ｄ変換器のサンプリング周波数を順次
増加または減少させることができるようにしたことによ
シ、例えばＶＴＲにフェードインまたはフェードアウト
の機能を持たせることができるようにしたものである。
従来、ＶＴＲにメモリを備え、このメモリに書き込まれ
た映像信号を使用して、スロー、スチル等の特殊再生を
行なうものが提案されている。このようなＶＴＲによれ
ば、特殊再生専用ヘッド等を省くことができる等の利益
がある。
た映像信号を使用して、スロー、スチル等の特殊再生を
行なうものが提案されている。このようなＶＴＲによれ
ば、特殊再生専用ヘッド等を省くことができる等の利益
がある。
しかし、ＶＴＲに高価なメモリを搭載するためには、そ
れに見合った利用価値を認める必要がある。
れに見合った利用価値を認める必要がある。
つまり、上述したように特殊再生専用ヘッドを設けなく
ともスロー、スチル等の特殊再生を行なうことができる
というだけでは、インノンクトの弱いものであった。
ともスロー、スチル等の特殊再生を行なうことができる
というだけでは、インノンクトの弱いものであった。
本発明は斯る点に鑑み、例えばＶＴＲに７エードイン、
フェードアウトの機能を持たせることができるようにし
だものである。
フェードアウトの機能を持たせることができるようにし
だものである。
本発明は、入力端子からの映像信号がＡ／Ｄ変換器（３
）及びＤ／Ａ変換器（５）を介して出力端子（６）に供
給されるものが前提であシ、〜■変換器（３）のサンプ
リング周波数を所定周期毎に順次増加または減少させる
手段（７）、αＯが設けられるものである。
）及びＤ／Ａ変換器（５）を介して出力端子（６）に供
給されるものが前提であシ、〜■変換器（３）のサンプ
リング周波数を所定周期毎に順次増加または減少させる
手段（７）、αＯが設けられるものである。
以上の構成において、手段（７）、α０によシめ変換器
（３）のサンプリング周波数が所定周期毎に順次増加ま
たは減少させられると、出力端子（６）に得られる映像
信号の解像度が所定周期毎に順次上昇または下降する。
（３）のサンプリング周波数が所定周期毎に順次増加ま
たは減少させられると、出力端子（６）に得られる映像
信号の解像度が所定周期毎に順次上昇または下降する。
つまシ、フェードインまたはフェードアウトの効果が生
じる。
じる。
以下、図を参照しながら本発明の一実施例について説明
しよう。
しよう。
図において、（１ンはビデオテープレコーダ（ＶＴＲ）
であり、このＶＴＲ（１）から出力される映像信号ＳＶ
Ｉは切換スイッチ（２）のＮ側の固定端子に供給される
。
であり、このＶＴＲ（１）から出力される映像信号ＳＶ
Ｉは切換スイッチ（２）のＮ側の固定端子に供給される
。
また、ＶＴＲ（１）から出力される映像信号ＳＶＩはｌ
変換器（３）でデジタル信号に変換されたのちメモリ（
４）に書き込み信号として供給される。このメモリ（４
）としては、例えばフィールドメモリが２個分のフレー
ムメモリが使用され、一方のフィールドメモリが書き込
み状態とされるとき、他方のフィールドメモリは読み出
し状態とされ、１フイールド毎にその状態が変えられる
。このメモリ（４ンよシ読み出された映像信号ＳＶ２は
Ｄ／Ａ変換器（５）でアナログ信号に変換されたのち切
換スイッチ（２ンのＦ側の固定端子に供給される。そし
て、この切換スイッチ（２）の出力側よシ出力端子（６
ンが導出される。
変換器（３）でデジタル信号に変換されたのちメモリ（
４）に書き込み信号として供給される。このメモリ（４
）としては、例えばフィールドメモリが２個分のフレー
ムメモリが使用され、一方のフィールドメモリが書き込
み状態とされるとき、他方のフィールドメモリは読み出
し状態とされ、１フイールド毎にその状態が変えられる
。このメモリ（４ンよシ読み出された映像信号ＳＶ２は
Ｄ／Ａ変換器（５）でアナログ信号に変換されたのち切
換スイッチ（２ンのＦ側の固定端子に供給される。そし
て、この切換スイッチ（２）の出力側よシ出力端子（６
ンが導出される。
また、（７）はマイクロコンピュータを備えてなるシス
テム制御回路でアシ、ＶＴＲ（１）はこのシステム制御
回路（７）によってその動作が制御される。
テム制御回路でアシ、ＶＴＲ（１）はこのシステム制御
回路（７）によってその動作が制御される。
また、（８）はキー装置で１）、このキー装［（８）に
おいて使用者はノーマル、フェードイン、フェードアウ
トの指示をすることができ、キー装置（８）よシ指示信
号ＳＩがシステム制御回路（７）に供給される。
おいて使用者はノーマル、フェードイン、フェードアウ
トの指示をすることができ、キー装置（８）よシ指示信
号ＳＩがシステム制御回路（７）に供給される。
また、ＶＴＲ（１）からのカラーバースト信号ＳＣ（周
波数ｆｒｉｃ ）はクロック発生器（９）に供給され、
この発生器（９）からは、例えば周波数が３ｆ８Ｃのク
ロックＣＬＫが発生され、このクロックＣＬＫは分周器
αＱで１／Ｎに分周されたのち、ｌ変換器（３）、メモ
リ（４）、Ｄ／Ａ変換器（５）に供給されると共に、タ
イミング発生器α刀に供給される。また、ＶＴＲ（１）
からのＲＦスイッチングパルスＳｗＰはシステム制御回
路（７ン及びタイミング発生器Ｃ１１Ｉに供給される。
波数ｆｒｉｃ ）はクロック発生器（９）に供給され、
この発生器（９）からは、例えば周波数が３ｆ８Ｃのク
ロックＣＬＫが発生され、このクロックＣＬＫは分周器
αＱで１／Ｎに分周されたのち、ｌ変換器（３）、メモ
リ（４）、Ｄ／Ａ変換器（５）に供給されると共に、タ
イミング発生器α刀に供給される。また、ＶＴＲ（１）
からのＲＦスイッチングパルスＳｗＰはシステム制御回
路（７ン及びタイミング発生器Ｃ１１Ｉに供給される。
そして、タイミング発生器α刀はシステム制御回路（７
）によってその動作が制御され、このタイミング発生器
αηの出力によってめ変換器（３）、メモリ（４）及び
Ｄ／Ａ変換器（５）の動作が制御される。
）によってその動作が制御され、このタイミング発生器
αηの出力によってめ変換器（３）、メモリ（４）及び
Ｄ／Ａ変換器（５）の動作が制御される。
また、システム制御回路（力によって分周器α０の分周
比１ハが制御される。この場合、キー装置（８）から出
力される指示信号ＳＩがフェードインを指示するもので
あるときには、Ｎが例えば１０→９→８→・・・→２→
１と３０フレーム毎に順次減少するようＫなされると共
に、フェードアウトを指示するものであるときには、Ｎ
が例えば１→２→３→・・・→９→１０と３０フレーム
毎に順次増加するようになされる。
比１ハが制御される。この場合、キー装置（８）から出
力される指示信号ＳＩがフェードインを指示するもので
あるときには、Ｎが例えば１０→９→８→・・・→２→
１と３０フレーム毎に順次減少するようＫなされると共
に、フェードアウトを指示するものであるときには、Ｎ
が例えば１→２→３→・・・→９→１０と３０フレーム
毎に順次増加するようになされる。
また、切換スイッチ（２）にはシステム制御回路（７）
より切換制御信号ＳＷが供給される。そして、切換スイ
ッチ（２）は、キー装置（８）から出力される指示信号
ＳＩがノーマルを指示するものであるときには、Ｎ側に
接続されると共に、゛フェードインまたはフェードアウ
トを指示するものであるときには、Ｆ側ＩＣ軸接続され
る。
より切換制御信号ＳＷが供給される。そして、切換スイ
ッチ（２）は、キー装置（８）から出力される指示信号
ＳＩがノーマルを指示するものであるときには、Ｎ側に
接続されると共に、゛フェードインまたはフェードアウ
トを指示するものであるときには、Ｆ側ＩＣ軸接続され
る。
以上の構成において、キー装置（８）よりシステム制御
回路（７）に供給される指示信号ＳＩがノーマルを指示
するものであるときには、切換スイッチ（２）はＮ側に
接続されるので、出力端子（６）にはＶＴＲ（１）から
出力される映像信号Ｓｖ１が切換スイッチ（２）ヲ介し
て直接得られる。
回路（７）に供給される指示信号ＳＩがノーマルを指示
するものであるときには、切換スイッチ（２）はＮ側に
接続されるので、出力端子（６）にはＶＴＲ（１）から
出力される映像信号Ｓｖ１が切換スイッチ（２）ヲ介し
て直接得られる。
また、指示信号ＳＩがフェードインを指示するものであ
るときには、切換スイッチ（２）はＦ側に接続されるの
で、出力端子（６ンにはメモ・す（４）から読出される
映像信号ＳＶ２が切換スイッチ（２）を介して得られる
。そして、このときには、分周器αＱの分周比１／Ｎの
Ｎが１０→９→８→・・・→２→１と３０フレーム毎に
順次減少されるので、ルΦ変換器（３）に供給されるク
ロック（サンプルクロック）の周波数は３ｆｓ （／１
ｇ −＋ ３ｆＢｃ／ ｇ →３ｆＢｃ／ Ｂ −＋
・・・−＋ ３ｆＢｃ ／ ２ →３ｆ、ｃ／ｌ→と順
次増加する。そのため、出力端子（６）に得られる映像
信号Ｓｖ２の解像度は徐々に上昇する。例えば、この映
像信号ＳＶ２による画像表示は、粗い画素の画像から徐
々に細かい画素の画像となり、ついには通常の画像とな
る。
るときには、切換スイッチ（２）はＦ側に接続されるの
で、出力端子（６ンにはメモ・す（４）から読出される
映像信号ＳＶ２が切換スイッチ（２）を介して得られる
。そして、このときには、分周器αＱの分周比１／Ｎの
Ｎが１０→９→８→・・・→２→１と３０フレーム毎に
順次減少されるので、ルΦ変換器（３）に供給されるク
ロック（サンプルクロック）の周波数は３ｆｓ （／１
ｇ −＋ ３ｆＢｃ／ ｇ →３ｆＢｃ／ Ｂ −＋
・・・−＋ ３ｆＢｃ ／ ２ →３ｆ、ｃ／ｌ→と順
次増加する。そのため、出力端子（６）に得られる映像
信号Ｓｖ２の解像度は徐々に上昇する。例えば、この映
像信号ＳＶ２による画像表示は、粗い画素の画像から徐
々に細かい画素の画像となり、ついには通常の画像とな
る。
さらに、指示信号ＳＩがフェードアウトを指示するもの
であるときには、切換スイッチ（２）はＦ側に接続され
るので、出力端子（６）Ｋはメモリ（４）から読出され
る映像信号ＳＶ２が切換スイッチ（２）を介して得られ
る。そして、このときには、分周器（ト）の分周比１／
ＮのＮが１→２→３→・・・→９−’１０ ト３０フレ
ーム毎に１１次増加されるので、ＶＤ変換器（３）に供
給されるクロック（サンプルクロック）の周波数は３ｆ
８ｃ／１−４３ｆｓｃ／２→３ｆａｃ ／３−４− →
３ｆｓｃ／９−＋３ｆｓｃ／１ｏと順次減少する。その
ため、出力端子（６）に得られる映像信号８Ｖ２の解像
度は徐々に下降する。例えば、この映像信号ＳＶ２によ
る画像表示は、通常の画像から粗い画素の画像となる。
であるときには、切換スイッチ（２）はＦ側に接続され
るので、出力端子（６）Ｋはメモリ（４）から読出され
る映像信号ＳＶ２が切換スイッチ（２）を介して得られ
る。そして、このときには、分周器（ト）の分周比１／
ＮのＮが１→２→３→・・・→９−’１０ ト３０フレ
ーム毎に１１次増加されるので、ＶＤ変換器（３）に供
給されるクロック（サンプルクロック）の周波数は３ｆ
８ｃ／１−４３ｆｓｃ／２→３ｆａｃ ／３−４− →
３ｆｓｃ／９−＋３ｆｓｃ／１ｏと順次減少する。その
ため、出力端子（６）に得られる映像信号８Ｖ２の解像
度は徐々に下降する。例えば、この映像信号ＳＶ２によ
る画像表示は、通常の画像から粗い画素の画像となる。
このように本例によれば、キー装置（８ンでの使用者の
フェードインまたはフェードアウトの操作によシ、出力
端子（６）には、その解像度が所定周期毎に順次上昇ま
たは下降する映像信号が得られる。
フェードインまたはフェードアウトの操作によシ、出力
端子（６）には、その解像度が所定周期毎に順次上昇ま
たは下降する映像信号が得られる。
つまシ、フェードインまたはフェードアウトの効果を生
じさせることができる。
じさせることができる。
尚、上述実施例では、ＶＴＲ（１）から出力される映像
信号ＳＶＩを処理する例であるが、例えばテレビ受像機
のチューナから出力される映像信号、ビデオディスク再
生装置から出力される映像信号等の他の映像信号の処理
も同様に行なうことができる。
信号ＳＶＩを処理する例であるが、例えばテレビ受像機
のチューナから出力される映像信号、ビデオディスク再
生装置から出力される映像信号等の他の映像信号の処理
も同様に行なうことができる。
また、上述実施例では、メモリ（４）として、フレーム
メモリを使用する旨説明したが、書き込み読み出しのタ
イミングを適当に制御すればフィールドメモリあるいは
それよシもやや大きなメモリ容量のメモリを用いて同様
に構成することができる。
メモリを使用する旨説明したが、書き込み読み出しのタ
イミングを適当に制御すればフィールドメモリあるいは
それよシもやや大きなメモリ容量のメモリを用いて同様
に構成することができる。
また、上述実施例における分周器αＱの分周比の変化例
は一例であってこれに限定されるものではない。
は一例であってこれに限定されるものではない。
以上述べた本発明によれば、出力端子（６）に得られる
映像信号の解像度を所定周期毎に順次上昇または下降す
るようにできるので、例えばＶＴＲＫフェードインまた
はフェードアウトの機能を持たせることができ、編集の
際の効果を高めることができる。
映像信号の解像度を所定周期毎に順次上昇または下降す
るようにできるので、例えばＶＴＲＫフェードインまた
はフェードアウトの機能を持たせることができ、編集の
際の効果を高めることができる。
図は本発明の一実施例を示す構成図である。
（１）はビデオテープレコーダ、（２）は切換スイッチ
、（３）はＡ／Ｄ変換器、（４）はメモリ、（５）はＤ
／Ａ変換器、（６）は出力端子、（７）はシステム制御
回路、（８）はキー装置、（９）はクロック発生器、α
Ｑは分周器である。
、（３）はＡ／Ｄ変換器、（４）はメモリ、（５）はＤ
／Ａ変換器、（６）は出力端子、（７）はシステム制御
回路、（８）はキー装置、（９）はクロック発生器、α
Ｑは分周器である。
Claims (1)
- 【特許請求の範囲】 入力端子からの映像信号がＡ／Ｄ変換器及びＤ／Ａ変換
器を介して出力端子に供給されるものにおいて、 上記Ａ／Ｄ変換器のサンプリング周波数を所定周期毎に
順次増加または減少させる手段が設けられることを特徴
とする映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017607A JPS62176273A (ja) | 1986-01-29 | 1986-01-29 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017607A JPS62176273A (ja) | 1986-01-29 | 1986-01-29 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62176273A true JPS62176273A (ja) | 1987-08-03 |
Family
ID=11948570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61017607A Pending JPS62176273A (ja) | 1986-01-29 | 1986-01-29 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62176273A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194781A (ja) * | 1987-10-07 | 1989-04-13 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| JPH01202986A (ja) * | 1988-02-09 | 1989-08-15 | Canon Inc | 画像合成装置 |
| JPH01272276A (ja) * | 1988-04-23 | 1989-10-31 | Sony Corp | 磁気記録再生装置 |
| US5287187A (en) * | 1989-05-15 | 1994-02-15 | Canon Kabushiki Kaisha | Video signal processing apparatus displaying image and process information |
-
1986
- 1986-01-29 JP JP61017607A patent/JPS62176273A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194781A (ja) * | 1987-10-07 | 1989-04-13 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| JPH01202986A (ja) * | 1988-02-09 | 1989-08-15 | Canon Inc | 画像合成装置 |
| JPH01272276A (ja) * | 1988-04-23 | 1989-10-31 | Sony Corp | 磁気記録再生装置 |
| JP2850324B2 (ja) * | 1988-04-23 | 1999-01-27 | ソニー株式会社 | 磁気記録再生装置 |
| US5287187A (en) * | 1989-05-15 | 1994-02-15 | Canon Kabushiki Kaisha | Video signal processing apparatus displaying image and process information |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5452022A (en) | Image signal storage device for a still video apparatus | |
| US4870509A (en) | Compact video signal recording and/or reproducing apparatus adapted for external input video signals and variable speed reproduction | |
| JPS62176273A (ja) | 映像信号処理回路 | |
| US4792863A (en) | Apparatus for recording still image with random noise minimized | |
| US5063447A (en) | Information processing apparatus having a common A/D converter for the image and audio signals | |
| KR930010485B1 (ko) | 자막정보 처리장치 | |
| US5220411A (en) | Synchronizing phase shift corrected synchronous signal detecting apparatus | |
| JP3182176B2 (ja) | カメラ一体型ビデオテープレコーダ | |
| JPS62175078A (ja) | 映像信号処理回路 | |
| KR930004490Y1 (ko) | 모니터에 있어서의 동적화상과 정지화상의 전화회로 | |
| JP3036089B2 (ja) | 映像信号伸長回路 | |
| JPS6343479A (ja) | 磁気記録再生装置 | |
| CA2313998A1 (en) | Recording and reproducing apparatus | |
| JPS63283369A (ja) | 画像メモリ装置 | |
| JP3114255B2 (ja) | 映像信号再生装置 | |
| KR950010026B1 (ko) | 캠코더의 타이틀소스 변경회로 | |
| JP2638657B2 (ja) | ディジタルオーディオテープレコーダ | |
| JP2517060B2 (ja) | 映像信号処理装置 | |
| JPH02149094A (ja) | ディジタル映像信号処理回路 | |
| KR940024666A (ko) | 브이씨알의 가변 속도 데이타 기록재생 회로 | |
| JPH04103271A (ja) | ハイビジョン受像機の制御方法及び装置 | |
| JPS6222513B2 (ja) | ||
| JPS6339284A (ja) | 磁気記録再生装置 | |
| JPS6333080A (ja) | 画像再生装置 | |
| JPS61205083A (ja) | ビデオテ−プレコ−ダの特殊再生装置 |