JPS6216598A - 多層セラミツク回路基板の接続ピン形成方法 - Google Patents

多層セラミツク回路基板の接続ピン形成方法

Info

Publication number
JPS6216598A
JPS6216598A JP15536985A JP15536985A JPS6216598A JP S6216598 A JPS6216598 A JP S6216598A JP 15536985 A JP15536985 A JP 15536985A JP 15536985 A JP15536985 A JP 15536985A JP S6216598 A JPS6216598 A JP S6216598A
Authority
JP
Japan
Prior art keywords
circuit board
multilayer ceramic
green sheet
ceramic circuit
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15536985A
Other languages
English (en)
Inventor
和明 栗原
横山 博三
小川 弘美
貴志男 横内
佳彦 今中
峰春 塚田
悦郎 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15536985A priority Critical patent/JPS6216598A/ja
Publication of JPS6216598A publication Critical patent/JPS6216598A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 多層セラミック回路基板本体に導体ペーストを介して接
続ピンを接着して焼成する接続ピン形成方法であって、
ピン接続位置に貫通孔をあけたグリーンシートを形成し
、この貫通孔に接続ピンを挿入して基板本体の上の導体
ペーストに接続ピンを整合させた積層体を形成し、焼成
して接続ピンを固定する。
〔産業上の利用分野〕
本発明は多層セラ引ツク回路基板の接続ピン形成方法に
関する。
〔従来の技術〕
多層セラミック回路基板零′体に接続ピンを形成すると
き、接続ピンの固定が問題となる。従来は平坦な基板本
体面にメタライズしてパッドを形成し、接続ピンの偏平
な頭部をパッドにはんだづけする方法、または、基板本
体に穴をあけ、ここに導体ペーストを充填して棒状の接
続ピンを挿入する方法が行なわれていた。接続ピンを固
定するには、前者はパッドの面積を大きくとる必要があ
り、これによってピンの実装密度が制限され、後者は実
装密度を高めることができるが、穴あけがセラミック焼
成前であれば焼締めによる収縮がおき、焼成後であれば
セラミックスに穴あけすることが困難である。
〔解決しようとする問題点〕
多層セラミック回路基板の接続ピン実装密度を高めるこ
とができ、かつ容易に形成できる接続ピン形成方法を提
供することである。
〔問題点を解決するための手段〕
上記問題点は、多層セラミック回路基板本体に導体ペー
ストを介して接続ピンを接着し、焼成する接続ピン形成
方法であって、 (a)  焼成した多層セラミック回路基板本体(1)
の接続ピン(2)を接着すべき所定の位置に導体ペース
ト(3)のバットを形成し、 (b)  この導体ペースト(3)のバンドに対応する
位置に貫通孔をあけたグリーンシート(4)を形成し、
(c)  このグリーンシート(4)の貫通孔に接続ピ
ン(2)を挿入し、接続ピン(2)を導体ペースト(3
)のパッドに整合させてグリーンシート(4)を基板本
体(1)に積層し、 (d)  基板本体+1)の焼成温度より低い温度で焼
成して接続ピン(2)を固定することを特徴とする多層
セラミック回路基板の接続ピン形成方法によって解決す
ることができる。
グリーンシート(4)は焼成後のセラミックスの曲げ強
さが基板本体(1)のセラミックスの曲げ強さより大き
いことが有利である。
以下余白 〔実施例〕 大立桝土 第1図は本発明の接続ピン形成方法を説明するための分
解断面図である。
多層セラミック回路基板本体1は、絶縁材料セラミック
スとして、α−アルミナ50重量%、軟化点約800℃
のはうけい酸ガラス50重量%からなるガラス−セラミ
ックス、導体材料として、金を用いた。この多層セラミ
ック回路基板は層数30層、厚み4.8鰭、寸法100
 X toolであり、焼成条件は、温度950℃、2
時間とした。
接続ピン2を接着すべき位置に厚み50μ糟、直径40
0μ鍋の金・パラジウム導体ペースト3をスクリーン印
刷してパッドとした。このピン形成位置のピッチは1.
25mであった。
グリーンシート4は、α−アルミナ43重量%、軟化点
約700℃のはうけい酸ガラス43重量%、バインダと
してポリビニルブチラール10重量%、可塑剤としてジ
ブチルフタレート4重量%の組成とし、厚み0.3鶴、
基板本体1と同形の寸法に形成し、基板本体1の導体ペ
ースト3に対応する位置に直径Q、5 u+の貫通孔を
あけた。
積層用金型の下型5には、グリーンシート4の貫通孔に
対応する位置に直径0.5 m、深さ31■の穴を予め
あけ、この穴に貫通孔を整合させて、グリーンシート4
を3枚重ね、貫通孔に直径0.5 tm、長さ4鶴のニ
ッケル接続ピン2を挿入し、基板本体1の導体ペースト
3面をグリーンシート4に対與させて導体ペースト3を
接続ピン2に整合させてグリーンシート4に重ね、さら
にゴム緩衝板6、上型7を重ね、120℃、5MPaで
熱間押圧し、基板本体1、接続ピン2およびグリーンシ
ートを一体化して、接続ピン2を導体ペースト3に接着
させた。
、この一体化した基板を温度850℃で2時間焼成し、
基板本体面のグリーンシートおよび導体ペーストを焼結
させて、接続ピンを固定させるとともに、基板内部配線
と電気的接続をとった。
大川±1 多層セラミック回路基板本体1を厚み6Im、寸法96
X96mmとし、導体ペースト3を金・白金ペーストと
し、グリーンシート4の組成をα−アルミナ59重量%
、軟化魚釣700℃のはうけい酸ガラス25%とし、積
層は130℃、5MPaで押圧し、焼成条件を900℃
、30分としたことの他は、実施例1と同様にして多層
セラミック回路基板に接続ピンを形成した。このグリー
ンシート4から別に形成して焼成したセラミック板は曲
げ強さが250MPaであり、基板本体のセラミックス
の曲゛げ強さ200MPaより大きかった。
〔発明の効果〕
本発明にれば、グリーンシートを焼成したセラミックス
に接続ピンの頭部がはめ込まれているので十分に高い密
着力が得られ、また焼成時に基板本体の寸法に変化がな
いので所定位置に精度よく接続ピンを形成することがで
き、かつ棒状の頭部で接続ピンがパッドに接続するので
高密度に実装することができ、しかも伝送特性を悪化さ
せることがない。
【図面の簡単な説明】
第1図は本発明の多層セラミック回路基板の接続ピン形
成方法を説明する分解断面図である。 1・・・回路基板本体、   2・・・接続ピン、3・
・・導体ペースト、   4・・・グリーンシート、5
・・・下型、      6・・・緩衝板、7・・・上
型。

Claims (1)

  1. 【特許請求の範囲】 1、多層セラミック回路基板本体に導体ペーストを介し
    て接続ピンを接着し、焼成する接続ピン形成方法であっ
    て、 (a)焼成した多層セラミック回路基板本体(1)の接
    続ピン(2)を接着すべき所定の位置に導体ペースト(
    3)のパッドを形成し、 (b)この導体ペースト(3)のパッドに対応する位置
    に貫通孔をあけたグリーンシート(4)を形成し、(c
    )このグリーンシート(4)の貫通孔に接続ピン(2)
    を挿入し、接続ピン(2)を導体ペースト(3)のパッ
    ドに整合させてグリーンシート(4)を基板本体(1)
    に積層し、 (d)基板本体(1)の焼成温度より低い温度で焼成し
    て接続ピン(2)を固定することを特徴とする多層セラ
    ミック回路基板の接続ピン形成方法。 2、グリーンシート(4)は焼成後のセラミックスの曲
    げ強さが基板本体(1)のセラミックスの曲げ強さより
    大きい、特許請求の範囲第1項記載の接続ピン形成方法
JP15536985A 1985-07-15 1985-07-15 多層セラミツク回路基板の接続ピン形成方法 Pending JPS6216598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15536985A JPS6216598A (ja) 1985-07-15 1985-07-15 多層セラミツク回路基板の接続ピン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15536985A JPS6216598A (ja) 1985-07-15 1985-07-15 多層セラミツク回路基板の接続ピン形成方法

Publications (1)

Publication Number Publication Date
JPS6216598A true JPS6216598A (ja) 1987-01-24

Family

ID=15604420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15536985A Pending JPS6216598A (ja) 1985-07-15 1985-07-15 多層セラミツク回路基板の接続ピン形成方法

Country Status (1)

Country Link
JP (1) JPS6216598A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041342A (en) * 1988-07-08 1991-08-20 Ngk Insulators, Ltd. Multilayered ceramic substrate fireable in low temperature
JP2020087938A (ja) * 2018-11-14 2020-06-04 富士通株式会社 多層基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041342A (en) * 1988-07-08 1991-08-20 Ngk Insulators, Ltd. Multilayered ceramic substrate fireable in low temperature
JP2020087938A (ja) * 2018-11-14 2020-06-04 富士通株式会社 多層基板

Similar Documents

Publication Publication Date Title
JPS60136294A (ja) セラミック多層配線回路板
JPS63107095A (ja) 多層セラミツク回路基板
JPS6216598A (ja) 多層セラミツク回路基板の接続ピン形成方法
JPS62126694A (ja) 電子回路用多層基板
JPS6047495A (ja) セラミツク配線基板
JP3275326B2 (ja) 多層セラミック焼結体の製造方法
JP4203485B2 (ja) 積層セラミック基板の製造方法
JPS6225497A (ja) 多層セラミツク回路基板の接続ピン形成方法
TW507484B (en) Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
US5769987A (en) Post-firing method for integrating passive devices into ceramic electronic packages
JPH0221157B2 (ja)
JP3064751B2 (ja) 多層型ジャンパーチップの製造方法
JPH05251834A (ja) 配線用複合基板
JP4147229B2 (ja) 複合電子部品の製造方法
WO2023089871A1 (ja) 積層セラミック電子部品及びその製造方法
JPS6027545A (ja) マトリツクス印刷ヘツドの製造方法
JPH0878849A (ja) セラミック多層回路基板及びその製法
JPS59194416A (ja) 積層セラミツクコンデンサ
JPS58138095A (ja) セラミツク多層配線基板の製造法
JPH0574943B2 (ja)
JP3025379B2 (ja) 積層コンデンサの製造方法
JPS62219695A (ja) 多層セラミツク回路基板の接続ピン形成法
JP3266508B2 (ja) 配線基板及びその製造方法
JPS60249390A (ja) 配線基板
JPH0869938A (ja) 積層セラミックコンデンサ及びその製造方法