JPS6216577B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はたとえばテレビジヨン受像機等に用い
られるIC（集積回路）化に適したCR発振器に関
する。

一般に発振器は、スイツチオン（SW ON）時
または温度変化に対する発振周波数のドリフト、
つまりスイツチオンドリフトあるいは温度ドリフ
トを小さく押えておく必要がある。

テレビジヨン受像機の水平偏向回路に用いられ
る水平発振器も同様であり、スイツチオンドリフ
ト、温度ドリフトが大きいと、テレビジヨン受像
機のブラウン管上の画像が水平方向にドリフト
し、ついては水平同期が外れてしまつたり、また
工場出荷時の発振周波数の自動調整が困難となる
等の不具合が生じてしまう。

第１図は、IC化された水平発振器の従来例の
回路図である。

第１図において、トランジスタQ₁，Q₂は各エ
ミツタを共通の電流源I₁に接続して差動形式と
し、Q₁のコレクタをトランジスタQ₃のコレク
タ・エミツタ路を介して電圧源Vccに接続し、Q₂
のコレクタを電圧源Vccに接続している。

トランジスタQ₃とQ₄はカレントミラーを構成
し、Q₃に流れる電流に等しい電流がQ₄にも流れ
る。電圧源Vccとアース（基準電位点）間には抵
抗R₁とコンデンサC₁が直列に介在し、R₁，C₁の
接続点をトランジスタQ₁のベースに接続してい
る。さらにこのベースとアース間には抵抗R₂と
トランジスタQ₅のコレクタ・エミツタ路を直列
に接続し、このQ₅のベースを前記トランジスタ
Q₄のコレクタに接続している。

一方、電圧源Vccとアース間には抵抗R₃とR₄に
よる分圧回路を設け、その分圧点をトランジスタ
Q₂のベースに接続している。また抵抗R₄と並列
に抵抗R₅とトランジスタQ₆のコレクタ・エミツ
タ路との直列回路を接続している。トランジスタ
Q₆のベースはトランジスタQ₅のベースに接続す
るとともに、抵抗R₆を介してアースしている。
また抵抗R₇を電圧源VccとトランジスタQ₃，Q₄
のベースとの間に接続している。

次に第１図の概略動作について説明する。

第１図において、電圧Vccを加えた瞬間、トラ
ンジスタQ₁がオフし、Q₂がオンとなるようにし
ており、これにともなつてQ₃，Q₄，Q₅，Q₆はオ
フ（OFF）の状態となつている。そのときのト
ランジスタQ₂のベース電位V₂₀はＶ_H（電位の高
い状態）をとり、 Ｖ_H＝Ｖ_cc×R₄／（R₄＋R₃） となる。一方トランジスタQ₁のベース電位V₁₀
は、 V₁₀Ｏ となつている。

尚、R₁〜R₇は各抵抗の抵抗値もあわせて表わ
し、C₁はコンデンサの容量も示すものとする。

次にトランジスタQ₁のベース電位V₁₀はコンデ
ンサC₁への充電が進むにつれ、R₁×C₁の時定数
で上昇し、このトランジスタQ₁のベース電位V₁₀
がトランジスタQ₂のベース電位V₂₀のＶ_Hと略々
等しくなると、トランジスタQ₂はオフ、トラン
ジスタQ₁はオンし、トランジスタQ₃，Q₄，Q₅，
Q₆もオンとなり、トランジスタQ₂のベース電位
V₂₀はＶ_HからＶ_L（電位の低い状態）へと反転し
て、 Ｖ_H＝Ｖ_cc×（R₄R₅）／（R₄R₅＋R₃） となる。ただし、R₄R₅は抵抗R₄と抵抗R₅の並
列合成抵抗を表わし、トランジスタQ₆のコレク
タ・エミツタ電圧Ｖ_CE（sat）は無視している。

したがつてトランジスタQ₂は完全にオフとな
る。

トランジスタQ₅がオンすることによりトラン
ジスタQ₁のベース電位V₁₀は、略々R₂×C₁の時定
数（しかして、一般的にはR₂≪R₁）で下降し、ト
ランジスタQ₁のベース電位Ｖ_Lに達すると、トラ
ンジスタQ₂はオフ、トランジスタQ₁はオフとな
り、トランジスタQ₃，Q₄，Q₅，Q₆もオフとな
り、トランジスタQ₂のベース電位V₂₀はＶ_Lから
Ｖ_Hへ反転する。

また、トランジスタQ₅がオフするため、トラ
ンジスタQ₁のベース電位V₁₀は再度R₁C₁の時定数
で上昇する。

以上の動作を繰り返して、第１図の従来回路は
発振を持続する。

ところで、第１図の従来の発振回路は、次の理
由から、水平発振周波数の温度ドリフトまたスイ
ツチオンドリフトの初期ドリフトが大となる欠点
がある。

電位Ｖ_LからＶ_Hへの反転期間、さきに述べたと
おり、トランジスタQ₁，Q₂，Q₃，Q₄はオフし、
トランジスタQ₅，Q₆をオフしようとするが、ト
ランジスタQ₅，Q₆のベース蓄積電荷のために、
トランジスタQ₅，Q₆はオフするまでにストレー
ジ時間を有する。

第２図は発振周期とその電位の特性曲線であ
る。

横軸に時間、縦軸に電位をとつており、はト
ランジスタQ₆のストレージ時間なしのとき、
はそのありのときを示している。

そこで、この結果第２図に示す通り、トランジ
スタQ₁のベース電位V₁₀はＶ_Lに達しても、トラ
ンジスタQ₂のベース電位V₂₀は電位Ｖ_LからＶ_Hへ
反転せず、トランジスタQ₁のベース電位V₁₀が電
位Ｖ_L′（＜Ｖ_L）に達して始めて、反転が起き、
コンデンサC₁の充放電周期が増加して、発振周
波数は減少する。

一方、温度が上昇すると、前記ストレージ時間
は大となるので、結局、発振周波数の温度ドリフ
トが大となる。

また、スイツチオン時の初期ドリフトは、主に
スイツチオン後のICの温度上昇によるものなの
で、温度ドリフトが大であれば、初期ドリフトも
大となる。

本発明は、これまでに述べた点にかんがみ、
IC化に適するとともにスイツチオン・ドリフ
ト、温度ドリフトの少ない発振回路を提供するこ
とを目的とする。

第３図に本発明の一実施例の回路図を示す。

第３図において、トランジスタQ₁〜Q₆、抵抗
R₁〜R₇、コンデンサC₁、および電流源I₁は第１
図と同じである。本発明の回路では、さらにトラ
ンジスタQ₇〜Q₁₂、電流源I₂および抵抗R₈〜R₁₂を
付加したものである。

即ち、トランジスタQ₇は、そのコレクタをト
ランジスタQ₂のコレクタに接続し、トランジス
タQ₉とともにカレントミラーを構成している。
したがつてトランジスタQ₉にはQ₇を流れる電流
と等しい電流が流れる。尚、トランジスタQ₇と
Q₉のベースはトランジスタQ₂のコレクタに接続
するとともに、抵抗R₈を介して電圧源Vccに接続
し、Q₇，Q₉のエミツタは電圧源Vccに接続してい
る。そしてトランジスタQ₉のコレクタは抵抗R₁₂
を介してアースするとともに、トランジスタQ₈
のベースに接続し、このQ₈のコレクタを前記ト
ランジスタQ₅，Q₆のベースに接続し、Q₈のエミ
ツタをアースしている。

またトランジスタQ₁₁，Q₁₂は各エミツタを共
通の電流源I₂に接続して差動形式とし、Q₁₁のコ
レクタを抵抗R₁₁を介して電圧源Vccに接続し、
Q₁₂のコレクタを電圧源Vccとアース間には抵抗
R₉とR₁₀による分圧回路を設け、その分圧点をト
ランジスタQ₁₂のベースに接続し、トランジスタ
Q₁₁のベースと前記トランジスタQ₁のベースとを
接続している。またトランジスタQ₁₁のコレクタ
はトランジスタQ₁₀のベースに接続し、このQ₁₀
のコレクタをトランジスタQ₉のベースに接続
し、エミツタを電圧源Vccに接続している。

以下、第３図の動作について説明する。

トランジスタQ₂のベース電位V₂₀が Ｖ_H＝Ｖ_cc×R₄／（R₃＋R₄） から Ｖ_L＝Ｖ_cc×（R₄R₅）／（R₄R₅＋R₃） へと反転する動作は、前述した第１図の従来装置
の場合と同一である。

すなわち、電圧源Ｖ_ccの投入時トランジスタQ₂
のベース電圧V₂₀がＶ_Hであり、トランジスタQ₂
はオン、トランジスタQ₁，Q₂，Q₄，Q₅，Q₆はオ
フ、かつトランジスタQ₈はオフ（トランジスタ
Q₈については後述する）の状態にて、コンデン
サC₁が充電されて行きトランジスタQ₁のベース
電位V₁₀が略々電位Ｖ_Hに達すると、トランジスタ
Q₁，Q₃，Q₄，Q₅，Q₆がオンして、トランジスタ
Q₂のベース電位V₂₀は電位Ｖ_Lとなる。

次にトランジスタQ₅がオンするため、トラン
ジスタQ₁のベース電位V₁₀は略々R₂×C₁の時定数
で下降する。

ここで、トランジスタQ₁₂のベース電位Ｖ_Mは Ｖ_M＝Ｖ_cc×R₁₀／（R₁₀＋R₉） であり、この電位Ｖ_Mを Ｖ_L＜Ｖ_M＜Ｖ_H と設定しておけば、トランジスタQ₁₁のベース電
位つまりトランジスタQ₁のベース電位V₁₀が下降
しつつ、電位Ｖ_Mに達するとトランジスタQ₁₂が
オン、トランジスタQ₁₁，Q₁₀がオフの状態とな
る。

さらに、トランジスタQ₁のベース電位V₁₀が下
降して、電位Ｖ_Lに達するとトランジスタQ₂がオ
ンし、トランジスタQ₇，Q₉がオンし、トランジ
スタQ₁₀はオフの状態にあるためトランジスタQ₈
がオンして、トランジスタQ₅，Q₆のベース蓄積
電荷を引き抜き、トランジスタQ₅，Q₆はほぼス
トレート時間なしで急速にオフする。

また、トランジスタQ₅がオフするため、トラ
ンジスタQ₁のベース電位V₁₀は、再度R₁×C₁の時
定数で上昇し、電位Ｖ_Mに達すると、トランジス
タQ₁₁，Q₁₀がオンし、トランジスタQ₂がオンし
ているにもかかわらず、トランジスタQ₇，Q₉は
オフし、トランジスタQ₈もオフする。

さらに、トランジスタQ₁のベース電位V₁₀が上
昇し、電位Ｖ_Hに達すると、前述したように、電
位Ｖ_HからＶ_Lへの反転が起き、以上の動作を繰り
返して発振を持続する。

もし、トランジスタQ₁のベース電位V₁₀が電位
Ｖ_Mに達しても、トランジスタQ₈がオフせず、電
位Ｖ_Hに達する直前までオンのままであつたとす
ると、トランジスタQ₁のベース電位V₁₀が電位Ｖ
_Hに達し、トランジスタQ₁，Q₃，Q₄がオンし、ト
ランジスタQ₅，Q₆をオンしようとしても、トラ
ンジスタQ₈がオフするまでは、トランジスタ
Q₅，Q₆はオンしない。

従つて、今度は電位Ｖ_HからＶ_Lへの反転期間
に、トランジスタQ₈のストレージ時間が影響し
て、さきに述べたように、発振周波数の温度ドリ
フトが大となつてしまう。

以上述べたように、本発明の発振回路では、電
位Ｖ_HからＶ_Lへの反転および電位Ｖ_LからＶ_Hへの
反転、いずれの場合にも、トランジスタのオン→
オフ時のストレージ時間が、発振周波数に無関係
となるよう構成されている。

かくして本発明の発振回路は、IC化に適する
とともに、その発振周波数の温度ドリフト、スイ
ツチオン時の初期ドリフトが小さいという利点を
有する。

【図面の簡単な説明】

第１図は従来の回路図、第２図はその発振特性
図、第３図は本発明の一実施例の回路図である。 Ｃ１……コンデンサ、Ｑ１〜Ｑ１２……第１〜
第12トランジスタ、Ｒ１〜Ｒ１２……抵抗、Vcc
……電圧源。

Claims (1)

1. 【特許請求の範囲】 １ エミツタを共通に接続し、差動的に動作する
   第１、第２のトランジスタと、 電圧源からの電圧を抵抗を介してコンデンサに
   充電せしめ、このコンデンサにかかる電圧を前記
   第１のトランジスタのベースに供給する手段と、 電圧源と基準電位点間に設けられ、前記第２の
   トランジスタのベースに分圧した電圧を供給する
   第１の分圧回路と、 前記第１のトランジスタのコレクタ出力を入力
   とする第１のカレントミラーと、 前記第２のトランジスタのコレクタ出力を入力
   とする第２のカレントミラーと、 前記第１のトランジスタのベースと基準電位点
   間にコレクタ・エミツタ路を接続し、前記コンデ
   ンサの放電路を成す第３のトランジスタと、 前記第２のトランジスタのベースと基準電位点
   間にコレクタ・エミツタ路を接続した第４のトラ
   ンジスタと、 前記第３、第４のトランジスタのベースと基準
   電位点間にコレクタ・エミツタ路を接続した第５
   のトランジスタと、 前記第１のカレントミラーの出力電流に比例し
   た電圧を発生して、前記第３、第４のトランジス
   タのベースに供給する手段と、 前記第２のカレントミラーの出力電流に比例し
   た電圧を発生して、前記第５のトランジスタのベ
   ースに供給する手段と、 エミツタを共通に接続し、差動的に動作する第
   ６、第７のトランジスタと、 前記コンデンサにかかる電圧を前記第６のトラ
   ンジスタのベースに供給する手段と、 電圧源と基準電位点間に設けられ、前記第７の
   トランジスタのベースに分圧した電圧を供給する
   第２の分圧回路と、 前記第６のトランジスタの導通時に前記第２の
   カレントミラーを通しての電流を遮断せしめる手
   段とを具備し、 前記第１の分圧回路は、前記第４のトランジス
   タが非導通のとき高レベルの電圧を第２のトラン
   ジスタのベースに供給し、第４のトランジスタが
   導通のとき低レベルの電圧を第２のトランジスタ
   のベースに供給するようにし、 前記第２の分圧回路は、前記高レベルと低レベ
   ルの中間に位置するレベルの電圧を前記第７のト
   ランジスタのベースに供給するようにしたことを
   特徴とする発振回路。