JPS62163164A - マルチプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段（第１図）Ｆ　作用 Ｇ　実施例 Ｇ１回路構成　　　　　（第１図〜第３図）Ｇ２画面の
拡大縮小表示（第４図、第５図）Ｇ３拡大データ変換　
　（第６図、第７図）Ｇ４ベゼル補正　　　　（第８図
、第９図）ＧｓＩＤ番号の割付け　（第１０図、第１１
図）Ｇ６外部同期　　　　　（第１２図、第１３図）０
７フローコントロール（第１４図、第１５図）Ｈ発明の
効果 Ａ　産業上の利用分野 この発明は、センタに対して複数個の端末器を接続し、
センタより各端末器を制御する場合等に用いて好適なマ
ルチプロセッサに関する。

Ｂ　発明の概要 この発明は、情報発生手段に複数個の端末器を直列接続
し、情報発生手段からのデータシーケンスの所定部に識
別番号を挿入し、複数個の端末器のうち最初の端末器は
情報発生手段からの識別為号を受信すると初期設定され
ると共に次段の端末器に対して新たな識別番号を形成し
て転送し、次段の端末器は新たな識別番号を受信すると
初期設定されると共に更に次段の端末器に対して新たな
識別番号を形成して転送し、以下最後の端末器まで同様
の動作を順次繰り返すことにより、実質的に１本の伝送
ラインを用いるだけで直列接続の複数個の端末器に識別
番号を割付けて初期設定を行うことができるようにした
ものである。

Ｃ従来の技術 成る情報を発生ずるセンタに対して複数（ｌｉｄの端末
器を接続し、センタより各端末器を制御する場合がある
。その際にセンタと複数個の端末器との関係は一般に並
列関係にある（特願昭６０−２３８３４号）。

Ｄ　発明が解決しようとする問題点 とごろがセンタに対して複数個の端末器が並列関係に接
続されていると、各端末器毎に送信ボートが必要である
と共に伝送ラインも多数必要となり、構成が複雑になる
と共にコスト的にも１ｌｊＪ価になる等の欠点があった
。

この発明は斯る点にｇ２でなされたもので、センタに対
して複数個の端末器を直列関係に接続すると共にこれ等
の端末器に対して識別番号を順次割付けることができる
マルチプロセッサを提供するものである。

Ｅ　問題点を解決するための手段 この発明によるマルチプロセッサは、内部または外部か
らのデータに基づいて情報を発生ずる情報発生手段＋１
１と、この情報発生手段（１１に対して直列の関係に配
された中央処理装置（２０）を有する複数個の端末器（
３Ａ）〜（３■）とを備え、情報発生手段ｆｌ）からの
データシーケンスの所定部に識別（ＴＤ）番号を挿入し
、複数（１１，１の端末器（３八）〜（３■）のうち前
段の端末器は供給された識別番号を受信して初期設定さ
れると共に次段の端末器に対して新たな識別番号を形成
して転送するように構成している。

Ｆ　作用 センタである情報発生手段としてのコントローラ（１）
に複数個の端末器としてのデコーダ（３Ａ）〜（３Ｉ）
を直列接続する。そしてコントローラ（１）からのデー
タシーケンスの所定部に識別（ＩＤ）番号を挿入する。

初段のデコーダ（３Ａ）はコントローラｆｌ）からの識
別番号を受信して初期設定されると共にその識別番号を
インクリメントして新たな識別番号を形成し、デコーダ
（３Ｂ）に転送する。

デコーダ（３Ｂ）は新たな識別番号を受信して初期設定
されると共にその識別番号をインクリメントして更に新
たな識別番号を形成し、デコーダ（３ｃ）に転送する。

以下デコーダ（３Ｃ）〜（３Ｉ）に付いても同様の動作
が繰り返される。これにより、実質的に１本の伝送ライ
ンを用いるだけで直列接続の複数個のデコーダに識別番
号を割付けて初期設定を行うことができる。

Ｇ　実施例 以ド、この発明の一実施例を第１図〜第１５図に基づい
てｆｌ’ｌ’：　Ｌ　＜説明する。

Ｇｒ回路構成 第１図は本実施例の全体の構成を示すもので、同図にお
いて、（１１は内部または外部からのデータに基づいて
情報を発生ずる情報発生手段としてのコントローラであ
って、キーボード（２）や図示せずもプリンタ等が接続
されている。コントローラ（１）は通信（ＣＯＭＭＵＮ
ＩＣＡＴＩＯＮ、以下ＣＯＭと云う）ボート及び補助（
ＡＵＸＩｌｊＡＲＹ、以下、ＡＵＸと云う）ボートを有
し、００Ｍボートに内／外部からのデータベースを受け
て信号処理を行った後Ａ　Ｕ　Ｘボートより送信する。

コントローラ（１１に対して互いに直列の関係に複数個
例えば９個のデコーダ（３八）〜（３Ｉ）が設けられ、
各デコーダ（３八）〜（３■）は００Ｍボート、ＡＵＸ
ポートを有する。デコーダ（３八）のＣ０Ｍポートはコ
ントローラ（１１のＡＵＸボートと相互接続され、デコ
ーダ（３Ａ）のＡＵＸポートはデコーダ（３Ｂ）の００
Ｍポートと相互接続され、デコーダ（３ｒｌ）ノＡＵＸ
ボートはデコーダ（３ｃ）の００Ｍボートと相互接続さ
れ、デコーダ（３Ｃ）のＡＵＸポートはデコーダ（３Ｄ
）の００Ｍポートと相互接続され、以下同様に相互接続
され、実質的にコントローラ（１）から最後のデコーダ
（３Ｉ）まで直列関係に接続され、各００Ｍポート及び
ＡＵＸボート間で双方向伝送できるようになされている
。

また、デコーダ（３Ａ）〜（３■）に対応して表示器（
４Ａ）〜（４Ｉ）が設けられ、これ等の表示器（４＾）
〜（４■）には夫々デコーダ（３＾）〜（３Ｉ）の出力
が供給される。つまり、こ＼ではｍ　Ｘ　ｎの両面構成
を一例として３Ｘ３　（９個）の表示器（４Ａ）〜（４
Ｉ）を用いて形成する場合である。

コントローラ（１）としては例えば第２図に示すような
構成のものが考えられる。すなわち同図において、（１
０）は中央処理装置（以下、ＣＰＵと云う）であって、
このＣＰＵ（１０）に対して、システムＲＯＭ　（１１
）　、ワークＲＡＭ　（１２）　、ビデオＲＡＭ　（１
３）　、カラーバレンｌ−メモリ　（Ｉ４）、Ｉ１０イ
ンタフェース（１５）及びフロッピディスクインタフェ
ース（１６）が設けられる。Ｉ１０インタフェース（１
５）には上述の００Ｍボート及びへＵＸボートが設けら
れ、またこのＩ１０インタフェース（１５）からは後述
される如く各デコーダの同期をとるための同期制御信号
が発生ずるようになされている。

表示用のビデオＲＡＭ（１，３）及びカラーパレットメ
モリ　（１４）の出力側にＤ／Ａ変換回路（１７）が設
けられる。また、ＣＰＵ（１０）に対してＣＲＴコント
ローラ（３０）が設けられ、このＣＲＴコントローラ（
３０）はＣＰＵ（１，０）からの描画コマンドに応じて
Ｄ／Ａ変換回路（１７）に描画指示を与える。そしてＤ
／Ａ変換回路（１７）でＤ／Ａ変換された信号がビデオ
信号処理回路（１８）で信号処理されてＲ，Ｇ、Ｂの色
信号が形成され、これが表示器（１９）に供給される。

なおビデオＲＡＭ（１３）のアドレス位置と表示器（１
９）のスクリーン上の画素の位置とは１対１対応とされ
ている。

デコーダ（３Ａ）〜（３Ｉ）としては第３図に示すよう
な構成のものが考えられる。すなわち同図において、（
２０）はＣＰＵであって、このＣＰＵ（２０）に対して
システムＲＯＭ　（２１）　、ワークＲＡＭ　（２２）
　、ビデオＲＡＭ　（２３）　、カラーパレットメモリ
　（２４）及びＩ１０インターフェース（２５）が設け
られる。Ｉ１０インターフェース（２５）　ニは上述（
７）００Ｍポート及びＡＵＸポートが設けられ、またこ
のＩ１０インターフェース（２５）には上述の同期制御
信号が供給されるようになされている。

表示用のビデオＲＡＭ（２３）及びカラーパレットメモ
リ　（２４）の出力側にＤ／Ａ変換回路（２６）が設け
られる。また、ＣＰＵ（２０）に対してＣＲＴコントロ
ーラ（４０）が設けられ、このＣＲＴコントローラ（４
０）はＣＰＵ（２０）からのｌ′１ＩＩＩｉｉ！ＩＩコ
マンドに応じてＤ／Ａ変換回路（２６）に描画指示を与
える。そしてＤ／Ａ変換回路（２６）でＤ／Ａ変換され
た信号が図示せずもビデオ信号処理回路で信号処理され
てＲ，Ｇ、Ｂの色信号となり対応する表示器（４八）〜
（４Ｉ）の一つに供給される。つまり、デコーダの構成
はフロッピディスクインターフェースと表本部がない以
外はコントローラ（１）と同一構成でよく、勿論Ｉ１０
インターフェース（２５）に対してキーボードやプリン
タ等を配するようにしてもよい。

Ｇ２ｉ！１！１面の拡大縮小表示 次に画商の拡大縮小表示に付き、第４図及び第５図を参
照して説明する。先ずステップ（イ）でプログラムを開
始し、ＣＰＵ（１０）によりフロッピディスクインター
フェース（１６）を介してディスク（図示せず）にビッ
ト列で書き込まれている成る描画コマンドを読み出して
ワークＲＡＭ（１２）に展開し、ステップ（ロ）で描画
コマンドのオペランドを解析して論理的（ユニット・ス
クリーン上＞　ｘ−ｙ座標を計算し、第５図Ａに示すよ
うに成る点の座標Ｐ　（ｘ、　　ｙ）の値を求める。次
にステップ（ハ）で求めた座標Ｐ　（ｘ、ｙ）をα倍（
但し、αは拡大縮小率でα≧０である）し、Ｘ−αｘ、
　Ｙ−αｙより拡大縮小された結果の座標Ｐ’　　（Ｘ
、Ｙ）を求める。

ステップ（ニ）で求めたＸの値がＯ≦Ｘ≦１であるか否
かを判断し、０≦Ｘ≦１でなければ描画できないので、
ステップ（ト）に進んで終了する。

０≦Ｘ≦１であればステップ（ホ）に進み、と＼で求め
たＹの値が０≦Ｙ≦１であるか否かを判断し、０≦ｙ＜
ｔでなければ描画できないので、ステップ（日に進んで
終了する。０≦Ｙ≦１であればステップ（へ）に進み、
斯る座標情報をビデオＲＡＭ（１３）の所定位置のアド
レスに書き込む。

このときビデオＲＡＭ（１３）の所定位置のアドレスＶ
−ＲＡＭａｄｄは第５図Ｂに不ずようにシーＲＡＭａｄ
ｄ＝αｙＸｍａｘ＋αにで決定される。つまり、第５図
ＢはビデオＲＡＭ（１３）と１対１対応の表示器（１９
）の表示面を表しており、Ｘ　ｍａｘは例えば２５６個
の画素を表わし、Ｙ　ｍａｘば２００個の画素を表わし
ている。そして、第５図Ｂで（αに、αｙ）で表わされ
るＰ′点が拡大縮小された座標の描画される位置である
。

このようにしてビデオＲＡＭ（１３）に７１き込まれた
拡大縮小座標情報はＣＲＴコントローラ（３０）の制御
のもとに読み出され、カラーバレットメモリ　（１４）
からの色の強さを表わす情報を付加されてＤ／Ａ変換回
路（１７）でＤ／Ａ変換されてビデオ信号処理回路（１
８）に供給され、こ＼でＲ，Ｇ。

Ｂの色信号が形成され表示器（１９）に表示される。

また、ビデオ）？ＡＭ（１３）より読み出された拡大縮
小情報は各デコーダに対応したＩＤ（識別）番号を付加
されて、Ｉ１０インターフェース（１５）のＡＵＸボー
トよりデコーダ（３八）〜（３１）にイ共給される。各
デコーダ（３八）〜（３■）には自己のｒＤ番号の付加
された情報を取り込んでデコードし、対応する表示器（
４＾）〜（４Ｉ）に表示される。

ごれにより全てのデコーダ（３＾）〜（３Ｉ）に与えら
れた情報が拡大情報であれば、表示器（４＾）へ・（４
Ｉ）の全てを用いて一面大肉面が得られ、縮小情報であ
れば表示器（４＾）〜（４Ｉ）に夫々同じ単一肉面が得
られる。勿論その他の表示の仕方も自由であり、例えば
表示器（４＾）　、　　（４Ｂ）　、　　（４Ｄ）及び
（４Ｅ）により中肉面を表示し、その他は単一画面とす
る中肉面と単一画面の組み合わせや、−向火画面表示後
に単一画面を入れ込むことも可能である。

また、表示器（４Ａ）〜（４Ｉ）で−向火画面を表示中
に、コントローラ（１）の表示器（１９）で単一画面を
モニタすることも可能である。

Ｇ３拡大データ変換 次に、各デコーダに対応して原データを拡大表示データ
に変換する場合を第６図及び第７図を参照して説明する
。先ずステップ（イ）でプログラムを開始し、フロッピ
ディスクインターフェース（１６）を介してディスクに
ビット列で書き込まれている成る描画コマンドを読み出
してワークＲＡＭ（１２）に展開し、ステップ（ロ）で
描画コマンドのオペランドを解析して論理的Ｘ−Ｙ座標
を計算し、Ｐ　（ｘ、ｙ）の値を求める。

次にステップ（ハ）でＰ’　　（ｎに−Ｌ　ｍｙ−ｊ）
により拡大されたＸ−Ｙ座標を求める。たりしｎ（横）
×ｍ（縦）画面構成の（ｉ、ｊ）デコーダ用のデータで
ある。こ＼でｉ、ｊは１＝Ｑ−ｎ−１，ｊ＝０〜ｍ−１
である。そしζ、ステップ（ニ）でＰ’　　（ｎｘ−４
，ｍｙ−ｊ）を用いて描画コマンドをエンコードする。

つまり拡大されたＸ−Ｙ座標を普通の描画コマンドに戻
す。これによりデコーダ側では拡大を意識せず普通にデ
コードすれば結果として拡大表示が得られる。

ステップ（ボ）で全ての（ｉ、ｊ）について計算したか
、つまり全てのデコーダに対して拡大表示データの変換
が行われたかを判断し、計算してなければステップ（へ
）に進んでｉ、ｊの値を変えて、上述同様の動作を繰り
返す。そして全ての（ｉ、ｊ）について計算がなされた
時点でステップ（ト）に進みプログラムを終了する。

因みに、ｎ＝３．ｍ＝３として３倍の拡大表示のデータ
変換を第７図を用いて説明する。第７図において■〜■
はデコーダ（３八）〜（３Ｉ）に対応し、（ｉ、　ｊ）
のｉを０．１．２、ｊを０，１゜２となし、■のデコー
ダは（０，０）、■のデコ−ダは（１，０）、■のデコ
ーダは（２，Ｏ）、■のデコーダは（０，１）、■のデ
コーダは（１゜１）、■のデコーダは（２，１）、■の
デコーダは（０，２）、■のデコーダは（１，２）、■
のデコーダは（２，２）で表される。そして、Ｐ′（ｎ
ｘ−ｉ、　ｍｙ−ｊ）を用いると、原データの座標Ｐ（
Ｘ、　　ｙ）は各デコーダに対して、次のように変換さ
れる。

（！ｌりのデコーダ・・・Ｐ　’　　（３ｘ＋　３ｙ）
■のデコーダ・・・Ｐ’　　（３ｘ−１，３ｙ）■のデ
コーダ・・・Ｐ　’　　（３ｘ−２，３ｙ）■のデコー
ダ・・・Ｐ’　　（３ｘ、　３ｙ−１）■のデコーダー
　−・Ｐ’　　（３ｘ−１，３ｙ−１）■のデコーダ・
・・Ｐ’　　（３ｘ−２，３ｙ−１）■のデコーダ・・
・Ｐ　’　　（３ｘ、　３ｙ−２）■のデコーダ・・・
Ｐ’　　（３ｘ−１，３ｙ−２）■のデコーダ・・・Ｐ
’　　（３ｘ−２，３ｙ−２＞従って、（Ｘ＋、）’ｔ
）から（Ｘ２．ｙ２）に向かって線を引く描画コマンド
は、 ■のデコーダに対して（Ｊｘ＋　＋　３ｙｔ　）から（
３に２　。

３ｙ２）に向かう線 ■のデコーダに対して（３に−１，３ｙ）から（３Ｘ２
−１゜３ｙ２）に向かう線 ■のデコーダに対して（３Ｘ１〜２．３ｙ１−２）から
（３Ｘ２−２．３ｙ２−２）に向かう線に対応する。

こ＼でＩＤ番号と（ｉ、　　ｊ）のデコーダとの関係は
Ｉ　Ｄ　−ｊｎ＋ｉで表される。例えば（［１，０）の
デコーダは０　（■のデコーダ）、（１，０）のデコー
ダは１　（■のデコーダ）・・・　（２，２）のデコー
ダは８　（■のデコーダ）の如くなる。

Ｇ４．ベゼル補止 さて、１つの両面を複数個の表示器により表示する場合
には表示器の枠（ベゼル）が問題となり、望ましくはこ
の枠があっても恰も枠がないように複数個の表月く器で
画面を表示したい。つまり、複数個の表示器で１つの画
面を表示する場合どうしても隣接する表示器の枠の所で
段差が生じ、表示される両面が不自然なものとなる。そ
こでこれを解消する方法を次に第８図及び第９図を参照
して説明する。先ず、ステップ（イ）でプログラムを開
始し、フロッピディスクインターフェース（１６）を介
してディスクにビット列で書き込まれている成る座標を
読み出してワークＲＡＭ（１２）に展開し、ステップ（
ロ）で描画コマンドのオペランドを解析して論理的Ｘ−
Ｙ座標を計算し、Ｐ’（ｘ、ｙ）の値を求める。

α　　　　　　　　α により拡大されたＸ−Ｙ座標を求める。こ＼でαは表示
率で０≦α≦１の関係にある。たν゛しこのｘ−ｙ座標
はｎｘｍ画面構成の（ｉ、ｊ）デコーダ用のデータであ
る。そして、ステップ（ニ）で次にステップ（ホ）で全
ての（ｉ、ｊ）について計算したか、つまり全てのデコ
ーダに対して一ヒ述の座標が求められたかを′１１ｊ断
し、計算してなげればステップ（へ）に進んでｉ、ｊの
値を変えζ、上述同様の動作を繰り返す。そし°ζ、全
ての（１゜ｊ）について計算がなされた時点でステップ
（ト）に進みプログラムを終了する。

第８図の動作に関連してデコーダ側の成る表示器の表示
状態を第９図を用いて説明する。第９図において、ａは
表示器で表示できる物理的表示領域、ｂはデータとベゼ
ル部分を含む表示器の枠である。従って、第９図では枠
同士が隣接した２つの表示器を示している。第８図のス
テップ（ロ）でＸ−Ｙ座標Ｐ　（ｘ、ｙ）を求めると、
これはデコーダ側の成る表示器の表示領域ａ内に表示さ
れる。また、Ｃは２つの表示領域ａ内に描画された成る
直線を表している。第８図のステップ（ハ）で拡大され
たＸ−Ｙ座標を求めると、これは図示せずも第９図へに
破線ｄで示す拡大された仮想的な表示枠内に表示される
。そして、この拡大された仮想的な表示枠を第９図Ｂに
示すように原点方図のステップ（ニ）で求める座標であ
る。すると、仮想的な表示枠は第９図Ｂからもわかるよ
うに実際の枠すに略々一致するようになる。このとき、
第９図Ａで示されていた直線Ｃは第９図Ｂでは少し下っ
た位置に表示される。しかし、左側の表示領域す内の直
線Ｃと右側の表示領域す内の直線Ｃの直線性は維持され
たま＼である。つまり、隣接する表示器の枠で段差が生
じることがない。

Ｇ５１Ｄ番号の割付は 次に各デコーダにＩＤ番号を割付ける手順を第１０図及
び第１１図を参照して説明する。先ず、ステップ（イ）
でプログラム開始し、ステップ（ロ）でデコーダ（３＾
）はコントローラ（１）より第１０図にボずようなＩＤ
割り付けのデータシーケンスが送られζいるかをチェッ
クする。ステップ（ハ）でデコーダ（３／ｌ）はコント
ローラ（１）より送出されてくる情報がＩＤ割り付はデ
ータシーケンスか台かを判断し、そうでなければステッ
プ（へ）に進んでプログラムを終了し、そうであれば当
該データシーケンスに含まれるＩＤ番号を自己のＩＤ番
号として記憶保存する。そして初期設定される。

次にデコーダ（３八）はステップ（ホ）で自己のＩＤ番
号を１つインクリメントとして次段のデコーダ（３Ｂ）
のＩＤ番号としてＡＵＸボートに出力し、ステップ（へ
）に°ζプログラムを終ｒする。

同様にデコーダ（３Ｂ）はデコーダ（３Ａ）より供給さ
れたＩＤ番号を自己のＩＤ番号として記憶保存し、初期
設定される。そしてデコーダ（３Ｂ）は自己のＩＤ番号
を１つインクリメントとして次段のデコーダ（３Ｃ）の
ＩＤ番号としてＡ　Ｕ　Ｘボートに出力する。以下（３
Ｄ）〜（３Ｉ）に付いても同様の動作が順次行われ、全
てのデコーダ（３八）〜（３Ｉ）に対するＩＤ番号の割
り付けが終γする。

Ｇ６外部同期 次に各デコーダに外部同期をかける場合、つまりコント
ローラ＋１１からの同期制御信号によりデコーダ（３Ａ
）〜（３■）を−斉に駆動させる場合を第１２図及び第
１３図を参照して説明する。第１２図はコントローラ（
１）の動作で、第１３図はデコーダ（３Ａ）〜（３Ｉ）
の動作である。先ず、ステップ（イ）でプログラム開始
し、ステップ（ロ）でコントローラ（１）はＩ１０イン
ターフェース（１５）から出力される同期制御信号を一
方のレベル例えばローレベルとする。次にステップ（ハ
）でコントローラ（１）はデコーダ（３八）〜（３Ｉ）
に対して全てのデータを送る。ステップ（ニ）でコント
ローラ（１）は全てのデータ送信完了後にＩ１０インタ
ーフェース（１５）から出力される同期制御信号を他方
のレベル例えばハイレベルにする。ステップ（ホ）でプ
ログラムを終了する。

一方、デコーダ（３八）〜（３Ｉ）は各々ステップ（イ
）でプログラム開始し、ステップ（ロ）で００Ｍボート
よりデータを受信する。ステップ（ハ）で受信データを
ＡＵＸボートに出力する。

ステップ（ニ）でコントローラｆｉｌのＩ１０インター
フェース（１５）より各デコーダのＩ１０インターフェ
ース（２５）に供給されている同期制御信号がハイレベ
ルか否かを判断し、ハイレベルでなければすなわちロー
レベルであればステップ（ロ）へ戻り、ハイレベルであ
ればステップ（ボ）に進んでデータをデコード開始する
。ステップ（へ）で、データ終了か否かを判断し、デー
タ終了でなければステップ（ニ）へ戻り、データ終了で
あればステップ（１・）に進んでプログラムを終ｒする
。

つマリ、デコーダ（３＾）〜（３■）はコントローラ＋
１１からの同期制御信号がローレベルの間はデータを取
り込むだけでデコードは行われず、同期制御信号がハイ
レベルになると一斉にデコード開始する。

０７フローコントロール 次に直列接続されたデコーダのデータのオーバフローが
検出されたら、前段のデコーダに対してデータ出力の停
止を命令するフローコントロールの手順を第１４図及び
第１５図を参照して説明する。

先ず、第１４図においてコントローラ（１）は００Ｍボ
ート及びＡＵＸボートに対してワークＲＡＭ（１２）Ｊ
−に夫々送信バッファＴＣ及び受信バッファＴＲと送信
バッファＴＡ及び受信バッファＲＡを有しており、こ＼
ではＡＵＸボート側の送信バッファＴＡ及び受信バッフ
ァＲＡのみを示している。また、各デコーダも００Ｍボ
ート及びＡＵＸボートに対してワークＲＡＭ（１２）上
に夫々送信バッファＴＣ及び受信バッファＲＣと送信バ
ッファＴＡ及び受信バッファＲＡを有している。そして
、コントローラ（１）のＡＵＸボートの送信バッファＴ
Ａのデータはデコーダ（３八）の００Ｍボートの受４Ｍ
バッファＲＣに伝送され、デコーダ（３八）の００Ｍボ
ートの送信バッファＴＣのデータはコントローラ（１）
のＡＵＸボー１−の受信バッファＲＡに伝送される。つ
まり双方向伝送とされている。また、デコーダ（３八）
のＡＵＸボートの送（言ハソファＴへのデータはデコー
ダ（３Ｂ）の００Ｍボートの受信バッファＲＣに伝送さ
れ、デコーダ（３Ｂ）の００Ｍボートの送信バッファＴ
Ｃのデータはデコーダ（３＾）のＡＵＸポートの受信バ
ッファＲＡに伝送される。つまり、この場合も双方向伝
送とされている。その他のデコーダ間でも同様に双方向
伝送できるようになされている。

このような構成において、いま、−例としてデコーダ（
３八）〜（３Ｃ）の間の動作を第１５図に従って説明す
る。ステップ（イ）でプログラムが開始してステップ（
ロ）でデコーダ（３Ｂ）の００Ｍボートの受信バッファ
ＲＣがフルになったか否か、すなわち受信バッファＲＣ
がオーバフローとなったか否かが判断され、フルになる
とステップ（ハ）でデコーダ（３Ｂ）の００Ｍボートの
送信バッファＴＣに送信停止信号Ｘｏｆｆを出力する。

この送信停止信号Ｘ　ｏｆｆは前段のデコーダ（３／Ｉ
）のＡ　ｔＪ　Ｘポートの受信バッファＲＡで受信され
、デコーダ（３Δ）はデコーダ（３Ｂ）へのデータの転
送を停止する。ステップ（ロ）でフルになってなければ
ステップ（ニ）に進む。

ステップ（ニ）でデコーダ（３Ｂ）のＡ　ＬＪ　Ｘボー
トの受信バッファＲＡがフルになったか否か判断され、
フルになるとステップ（ホ）でデコーダ（３Ｂ）のＡＵ
Ｘポートの送信バッファＴＡに送信停止信号Ｘｏｆｆを
出力する。この送信停止信号Ｘｏｆｆは後段のデコーダ
（３Ｃ）の００Ｍボートの受信バッファＲＣで受信され
、デコーダ（３Ｃ）はデコーダ（３Ｂ）へのデータの転
送を停止する。ステップ（ニ）でフルになってなければ
ステップ（へ）に進む。

ステップ（へ）でデコーダ（３Ｂ）の００Ｍボートの送
信バッファＴＣに送信停止信号Ｘ　ｏｆｆを出力した状
態か否かを判断し、出力した状態であればステップ（ト
）に進む。ステップ（ト）でデコーダ（３Ｂ）の００Ｍ
ボートの受信バッファＲＣに空きがあるか否かを判断し
、空きがあればステップ帰）でデコーダ（３Ｂ）のＣ０
Ｍポートの送信バッファＴＣに送信再開信号Ｘｏｎを出
力する。この送信再開信号Ｘｏｎは前段のデコーダ（３
八）のＡＵＸポートの受信バッファＲＡで受信され、デ
コーダ（３Ａ）はデコーダ（３Ｂ）へのデータの転送を
再開する。ステップ（へ）で送信停止信号Ｘｏｆｆが出
力されずまたステップ（ト）で受信バッファＲＣに空き
がなければステップ（す）に進む。

ステップ（す）でデコーダ（３Ｂ）のＡＵＸボートの送
信バッファＴＡに送信停止信号Ｘｏｆｆを出力した状態
か否かを判断し、出力した状態であればステップ（ヌ）
に進む。ステップ（ヌ）でデコーダ（３Ｂ）のＡＴＪＸ
ボートの受信バッファＲＡに空きがあるか否かを判断し
、空きがあればステップ（ル）でデコーダ（３Ｂ）のＡ
ＵＸボートの送信バッファＴＡに送信再開信号Ｘｏｎを
出力する。この送信再開信号Ｘｏｎは後段のデコーダ（
３Ｃ）の００Ｍボートの受信バッファＲＣで受信され、
デコーダ（３Ｃ）はデコーダ（３Ｂ）へのデータの転送
を再開する。そしてステップ（ヲ）でプログラムを終了
する。また、ステップ（す）で送信停止信号Ｘｏｆｆが
出力されずまたステップ（ヌ）で受信バッファＲＡに空
きがなければステップ（ヲ）に進んでプログラムを終了
する。

コントローラ（１１とデコーダ（３八）及び各デコーダ
間でも同様の動作が可能である。

Ｈ発明の効果 上述の如くこの発明によれば、情報発生手段からのデー
タシーケンスの所定部に識別番号を挿入し、複数個の端
末器のうち前段の端末器は供給された識別番号を受信し
て初期設定されると共に次段の端末器に対して新たな識
別番号を形成して転送するようにしたので、実質的に１
本の伝送ラインを用いるだけで直列接続の複数個の端末
器に識別番号を割付けて初期設定を行うことができ、回
路構成が簡略化される。また、情報発生手段では各端末
器毎に送信ボートを設ける必要がなく、初段の端末器に
対してのみ送信ボートを設ければよいので、それたり情
報発生手段の回路構成が簡略化される。

【図面の簡単な説明】

第１図はこの発明の一実施例をボず構成図、第２図は第
１図で使用されるコントローラの一例を示す構成図、第
３図は第１図で使用されるデコーダの一例を承す構成図
、第４図及び第５図は夫々画商の拡大縮小表ボの説明に
供するためのフローチャート及び線図、第６図及び第７
図は夫々拡大データ変換の説明に供するためのフロー千
ヤード及び線図、第８図及び第９図は夫々へセル補止の
説明に供するためのフローチャート及び線図、第１０図
及び第１１図は夫々ＩＤ番号の割付けの説明に供するた
めのフローチャート及び線図、第１２図及び第１３図は
夫々外部同期の説明に供するためのフローチャート、第
１４図及び第１５図は夫々フローコントロールの説明に
供するための構成図及びフローチャートである。 （１）はコントローラ、（２）はキーボード、（３八）
〜（３■）はデコーダ、（４八）〜（４Ｉ）は表示器で
ある。

Claims (1)

1. 【特許請求の範囲】 内部または外部からのデータに基づいて情報を発生する
   情報発生手段と、 該情報発生手段に対して直列の関係に配された中央処理
   装置を有する複数個の端末器とを備え、上記情報発生手
   段からのデータシーケンスの所定部に識別番号を挿入し
   、 上記複数個の端末器のうち前段の端末器は供給された識
   別番号を受信して初期設定されると共に次段の端末器に
   対して新たな識別番号を形成して転送するようにしたこ
   とを特徴とするマルチプロセッサ。