JPS62160561A

JPS62160561A - プロセツサ間通信方式

Info

Publication number: JPS62160561A
Application number: JP202986A
Authority: JP
Inventors: Katsuyuki Miyazaki; 宮崎　勝行
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-01-10
Filing date: 1986-01-10
Publication date: 1987-07-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はプロセッサ間の通信方式に係り、特に複数のプ
ロセッサにより構成されるマルチプロセッサシステムに
おけるプロセッサ間のデータ伝送に好適な通信方式に関
する。

〔発明の効果〕

大規模なシステムを構築する場合、プロセッサの処理能
力の限界や信頼性上から複数のプロセッサにより構成す
るマルチプロセッサシステムカ採用される。このマルチ
プロセッサシステムにおいて、問題となるのがプロセッ
サ間通信である。プロセッサ間通信の形態には、１つの
プロセッサと他の１つのプロセッサが通信を゛行う１対
１通信と、１つのプロセッサから複数のプロセッサへデ
ータ伝送を行う１：ｒＬ通信即ち回報通信がある。

前者の１対１通信の方式は、特開昭６０−９５６７４号
公報に記載されている。この従来技術を回報通信に適用
すると、第４図に示すように、プロセッサ１とプロセッ
サ間通信制御装置２を用い、プロセッサ間通信路３を網
状に張り伝送制御を行うことになる。従って、プロセッ
サ数が増大すると当然プａセ〜す間通信路３が飛躍的に
増大する。またプロセッサ間通信装置２内におけるプロ
セッサ対応部の増加に伴うハードウェア量増大を招き、
不経済なシステムとなってしまう。さらには増設の困難
も伴い融通性のないシステムとなる。

上記問題を解決する方法として、第５図に示す様なＩｇ
ＥＥ−ＩＢババス用いる方法がアイイーイーイースタン
ダード４８Ｂ−１９７５、スタンダード　デジタル　イ
ンターフェイス　フを一プログラマブル　インストクル
クメンテイシｌｙ　（Ｉ　Ｅ　Ｅ　Ｅ　　Ｓｔｄ　４８
８−１９７５　、　ＳｔａｎｔＬａｒｄＤｉｇｉｔａＬ
Ｉｎｔ＃ｒｆａｃｇ　ｆｏｒ　Ｐｒｏｇｒｔｕｎｍａｂ
ｔａ　Ｉｎｚｔｎｂｙｕｎｔａｔｉｏｎ　’）　　や特
開昭６（１−９５６７６号公報に述べられている。しか
し後者の方法に於ても、各ＣＰＵ間に送受用情報連絡配
線を張りめぐらさねばならず経済的ではない。このＩｇ
ｇＥ−ＩＢババス３を用いろ方法では、Ｉｇｇｇ−ＩＢ
パス回路１２やプロセッサ１１はプロセッサ数増加に伴
うハード増はな一＼が、３線ハンドシ工イク方式を用い
ろため、回報通信実行時、どのプロセッサが正しくデー
タを受信したか、またどのプロセッサがデータ受信に失
敗したかが不明である。このため、同報通信終了後、送
信元のプロセッサは各プロセッサ個々に受信状態を問い
合わせねばならず、融通性がない。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点を排除し、マ
ルチプロセッサシステムにおける経済的および融通性の
あるプロセッサ間通信方式を提供することにある。

〔発明の概要〕

上記目的を達成する為、本発明では、複数のプロセッサ
間通信バスとこれらプロセッサ間通信バスを接続するも
う１種類のバス通信バスにより構成されるマルチプロセ
ッサシステムにおいて、前記各通信バスはデータを転送
するための複数本の双方向のデータ線とデータ伝送を制
御するための複数本の制御線より構成されており、１つ
のプロセッサと他の１つのプロセッサが通信を行う第１
の場合、通信終了時の受信結果の報告を上記制御線によ
り行い、また１つのプロセッサより１つのプロセッサ間
通信パス内の全ブａセリサにデータを伝送する第２の場
合は、通信終了時の受信結果の報告をあらかじめ各プロ
セッサに割り当てられたデータ線により行い、さらに、
１つのプロセッサより全プロセッサにデータ伝送する第
３の場合は、通信終了時の受信結果の報告を各プロセッ
サ通信バス毎に行い、その報告方法は前記第２の場合と
同様あらかじめ各プロセッサに割当てられたデータ線に
より行う。

〔発明の実施例〕

以下に本発明の一実施例を第１図乃至第３図を参照して
説明する。第１図は本発明の一実施例を適用するマルチ
プロセッサシステムの構成例である。第１図において、
２１はプロセッサであり内部には命令を実行するプロセ
ッサ本体と、その命令やデータ類を格納する主記憶装置
類があり遂次処理を実行している（以下ＰＲ８と略す）
。２２はプロセッサ間通信制御装置（以下ＩＰＣと略す
）であり、詳細は別途説明する。２３は前記Ｉ　Ｐ　Ｃ
２２を接続するプロセッサ間通信バス（以下ＩＰｅと略
す）であり、データ線と通信制御を行う制御線により構
成されている。また本ＩＰＢ２３に接続されろＰ）ＬＳ
２１の数はデータ線数と同一であり、第１図の例におい
てはデータ線数が８で、ＰＲ８数が８の場合を示してい
る。２４は前記Ｉ　Ｐ　８２３間を接続するバスカブラ
（以下ＢＣと略す）である。本ＢＣ２４は、Ｉ　Ｐ　Ｂ
　２３の拡張とプロセッサ間通信を行うＩ　Ｐ　８２３
の選択を行うものである。２５は８本のＩ　Ｐ　Ｂ　２
３をＢ　Ｃ２４を経由して接続するバスカプラ間通信バ
スＣ以下ＢＣＢと略す）で、その構成はＩ　Ｐ　Ｂ　２
３と同様である。

第２図はＩ　Ｐ　Ｃ２２の概略構成を示したものである
。また、第３図は、プロセッサ間のデータ通信を開始す
るに先立ち、通信の形態３１、ＩＰＢ２３の指定３２や
ＩＰＢに接続されているＰＲ８２１を指定６３するとき
のデータフォーマット例である。第３図かられかるよう
に、通信形態としては、１つのプロセッサと他の１つの
プロセッサとが通信を行う単一通信３４．１つのプロセ
ッサから１本の工ＰＢ２５内の全プロセッサへ同時にデ
ータ伝送を行５ＩＩＰＢ内回報通信３５および１つのプ
ロセッサから全プロセッサヘ同時にデータ伝送を行う全
プロセッサ回報通信３６がある。単一通信３４において
は、相手プロセッサを指定するため相手プロセッサが接
続されているＩＰＢ番号６２およびＩ　Ｐ　Ｂ　２３内
のプロセッサ番号３３が必要となる。１１ＰＢ内回報通
信においては、ＩＰＢ番号３２が必要であり、プロセッ
サ番号３３は不要である。

このＩＰＢ番号３２はＢ　Ｃ２４番号（＃１〜＃８）を
指定するものであり、ＢＣ２４内で解読され、該当する
番号のＢＣ２４が起動される。また全プロセッサ回報通
信３６においては、ＩＰＢ番号３２、プロセッサ番号３
６の指定は不要である。

次に第１図、第２図、第３図を用い【プロセッサ間通信
の動作概要を説明する。

まず単一通信の動作概要を説明する。例としてＩ　Ｐ　
Ｂ　２３の＃１に接続されているＰＲ８２１の＃１１か
らＩＰＢ２３の＃８に接続されているＰＲＩ８２１の＃
８８へデータを転送する場合をとりあげる。今、プロセ
ッサ間通信を行っていない状態、即ちバス２３および２
５がアイドル状態とする。この場合、制御ｆ３１４１（
第２図）で示されるバスビジ（ＢＢＳＹと略す）線はハ
イレベルの状態になっている。この状態をＰＲ，８２１
の＃１１は、Ｉ　Ｐ　Ｃ２２のステータスコントローラ
（５ＴＡＴ８　Ｃ０ＮＴと略す）４２およびデータコン
トローラ（ＤＡＴＡ　ＧＯＮＴ）４３を経由して読みと
る。ここでバス２３　、２５がアイドル状態であること
をＰＲ８２１の＃１１が確認すると、バス２３　、２５
を保留するために、バスハント要求をアドレス線４４を
経由してＩＰＣ２２に送出する。ＩＰＣ２２は、この要
求をコマンドデコーダ（ＣＭＬ）ＤＥＣと略す）４５に
より解読し、自プロセッサ番号（この場合＃１を示す）
を路網し、プロセッサ番号指定部（Ｐ　Ｒ８Ｎ０と略す
）４６から送出されてくるプロセッサ番号を、フラグデ
コーダ（ＦＬＧＤＥＣと略す）４７により、該プロセッ
サ番号に対応するデータ線４８のビット位置（この場合
＃１のビット線）にフラグを送り出す。これらの動作は
データ伝送を欲している各プロセッサが行うが、各プロ
セ９す毎にフラグを立てるビット位置が異なる。これら
各要求フラグをＩＰ８２５内の各ＩＰＣ２２が受信する
。これら要求フラグから、あらかじめ優先順位が定めら
れているプライオリティエンコーダ（ＰＲＩＯＲＩＴＹ
ＥＮＣＯＤと略す）４９により、最も優先順位の高（・
プロセッサの要求が受けつけられる。受は付けられたプ
ロセッサのＩＰＣ２２はそのままフラグを送出しつづけ
る。また受けつけられなかったプロセッサのＩＰＣ２２
はフラグ送出を停止する。一方、同様な動作によりＢｅ
２４間の競合制御が行われ、全体として１つのプロセッ
サが選択される。このようにして選択されたプロセッサ
はＢＢＳＹ４１０レベルをローニジ、バス２５゜２５を
保留する。以上が１つのプロセッサがバス２３　、２５
を保留する動作概要である。

つぎに通信相手のプロセッサを選択する動作概要を説明
する。送信元プロセッサ（この場合ＰＲ，８２１の＃１
１である）はステータス線（ＳＴと略す）５０にステー
タスを表示する。本例ではｓ’ｒｓｏは２ビツトにより
構成され、（０，０”）はプロセッサ指定、（０，１）
はデータ転送中、（１，０）はデータ転送終了、また（
１．１）はデータ受信結果の報告指示を示している。今
はプロセ９す指定であるから、ＰＲ８２１の＃１１はｓ
’ｒｓｏを（ｏ、ｏ）にすると同時にＤＡＴＡ４８に第
３図で示すフｔマヴトのデータを送出する。この場合、
ＭＯＤ３１は単一通信３４を、またＩＰＢＮＯ３２はＩ
ＰＢ＄８である　８　を、さらにＰＲ，５Ｎ０５５はＰ
Ｒ，８２１の＃８８を示す８　を示している。なおスト
ａ−プ線（ＳＴＢと略す）５１は相手プロセッサが正し
くデータを受信するためのストローブ信号を送出するも
のである。

つぎに１このプロセッサ指定情報は前述した様に、まず
ＩＰＢ２３を選択するため、ＭＯＤ３１とＩＰＢＮＯ３
２の情報によりＢＣ２４の＃８が起動される。このＢＣ
２４の＃８は自ＢＣ＃８配下のプロセッサを指定するた
め、ＭＯＤ３ｔとＰＲ，５ＮＯ５５の情報をＩＰＢ２５
の＃８に送出する。一方、受信側のプロセッサはｓ’ｒ
ｓｏ情報により、プロセッサ指定であることをステータ
スデコーダ（５ＴＤＥＣと略す）５２により識別し、Ｍ
０Ｄ３１の情報を解読するために、モードデコーダ（Ｍ
ＤＤＥＣと略す）５３を起動する。単一通信３４の場合
は、単一通信指示線５４によりＰＲ，５Ｎ０５５とＰＲ
，５ＮＯ４６との一致を判別するマツチャ（ＭＡＴＣＨ
と略す）５５を起動し、送信プロセッサ側からのプロセ
ッサ指定と自プロセッサとが一致するか否かを判別する
。一致したプロセッサは、次のデータ転送に備え、ダイ
レクトメモリアクセスコントローラ（ＤＭＡと略す）５
６を起動し、ＤＡＴＡ４Ｂから送られてくるデータをプ
ロセッサ２１内にある主記憶装置へサイクルスティール
により格納する準備を行う。以上がプロセッサ指定の動
作概要である。

つぎにデータ転送の動作概要を説明する。まず送信側の
プロセッサＰＲ８２１の＃１１は５Ｔ５０を（０，１）
にすると共にＤＭＡ５６を起動し、主記憶装置から、あ
らかじめ指定したデータ量を１バイト（８ビツト）づつ
ＤＡＴＡ４Ｂへ５ＴＢ５１のタイミング信号と共に送出
する。なお、このとき、データ伝送の誤り制御を行うた
めの情報（例えばパリティ情報やＣＲＣ情報）も送・出
する０一方、受信側のプロセッサＰＲ，８２１では、送
られてきたデータをＤＭＡ５６の制御のもとに順次主記
憶装置に格納すると共に誤り検出回路（ＥＲＲＣＨＫと
略す）５７により受信データの正常性を監視する。送信
側のプロセッサＰＲ８２１の＃１１はデータ転送が終了
すると、５Ｔ５０を（１，０）にし、受信側にデータ転
送終了を指示する。一方、受信側のプロセッサＰａ５２
１の＃８８は８Ｔｓｏによりデータ転送終了を認知する
とＤＭＡ５６を停止すると同時にプロセッサにデータ転
送終了を報告する。以上がデータ転送の動作概要である
。

つぎＩｃ後処理動作の説明を行う。後処理と次、受信側
のプロセッサがデータ受信を正しく行ったか否かの判定
と送信プロセッサへの報告を行なう処理であり、また送
信側のプロセ・・すが受信側プロセッサへの受信結果の
報告指示とその報告結果にもとづ℃・た処理（例えば、
再送処理）ル鍔＾Ｊ−ｙ　？−九入−噂ぜ逆β佃１ハプ
ロセッサはｓ’ｒｓｏを（１，１）にし、受信側プロセ
ッサへデータ受信結果の報告指示を行う。一方、受信側
プロセッサのＩＰＣ２２は５Ｔ５０により、データ受信
結果の報告指示を受けると、ＥＲＲＣＨＫ５７で、デー
タ受信開始当初より監視して〜・たデータの誤り検出結
果をＡＣＫ／ＮＡＫ送出回路６１によりＡＣＫ線５８へ
送出する。また、受信側のＩＰＣ２２は、ＡＣＫ線５８
により、受信結果を受信するとそれをＳＴＡ’ｌ’Ｓ　
　Ｃ０ＮＴ４２を経由して、プロセッサへ報告し、後処
理動作を終了する。以上が単一通信の動作概要である。

つぎに１１ＰＢ内回報通信の動作概要を説明する。送信
要求のあるプロセッサがバス２３　、２５を保留する動
作は単一通信の場合と同様であるので省略する。また相
手プロセッサの指定動作も皐−動作の場合と類似して（
・ろので、相違を中心に説明する。即ち該当するＢＣ２
４の起動と該当Ｂｅが配下のＩＰＣ２２へ第５図で示さ
れるＭＯＤ３１及びＰＲ８ＮＯ３３を転送する動作は単
一通信の塵をと同１〕である、この場合、ＭＯＤ３１ハ
（１、Ｏ）のビットパターンとなっており、ＰＲ，８Ｎ
Ｏ５５の情報は意味をもだな〜・。本ビットパターンを
１１ＰＢ内の各ＩＰＣ２２がＭＤＢＣ５５により検出す
ると、単一通信の場合と同様・ＤＭＡ５６を起動しデー
タ受信の準備を行う。以後、各ＩＰＣが送信側プロセッ
サから送られてくるデータを主記憶装置へ格納するデー
タ転送動作は、皐−通信の場合と同じである。つぎに後
処理動作であるが、この場合、単一通信と同様５Ｔｓｏ
によりデータ受信結果の報告指示を送受するまでは単一
通信と同じであるが、送信側プロセッサはＭＯＤｓｌを
（ｉ　、０）即ち１１ＰＢ内同報通信として報告指示を
行う。受信側ＩＰＣ２２はこれを受け、データ受信結果
を、ＡＣＫ／ＮＡＫ６１よりゲート６２を経由して、各
ＩＰＣ３２に割当てられたＤＡＴＡ線４８のビット位置
に送出する。送信側のＩＰＣ２２は、各ＩＰＣからの受
信結果をＤＡＴＡ線４Ｂより受信し、ＤＡＴＡＣＯＮＴ
４３を経由してプロセッサへ報告する。

以上がＩＩＰＢ内同報通信の動作概要である。

最後に全プロセッサ同報通信の動作概要を説明する。こ
の動作にお（・ては、バスの保留やデータ転送の動作は
今まで述べた動作概要と同様であるので省略する。後処
理動作にお（・て、全プロセッサのデータ受信結果を同
時に報告することは、ＤＡＴＡ線４８のビ９ト数が少な
いから不可能である。そこで、１１ＰＢ内回報通信にお
ける後処理動作を用〜・て１つのＩＰＢ２３毎に後処理
動作を行（・、全プロセッサの受信結果を送信側プロセ
ッサが入手するようＫする。

尚、第２図に示すコントローラ６０は上述しｔこ各種動
作を制御し、プロセッサバスコントローラ５９はプロ上
９サバスの制御を行ない、データコントローラ４３はプ
ロセーＩす間のデータ受授を制御するものである。

〔発明の効果〕

上記した様に、本発明によれば、マルチプロセッサシス
テムにおいて、プロセッサ数の増大に伴うハードウェア
量の増大もほとんどなく経済的なシステムを提供できる
。さらに増設等によるプロセッサ数の増減に伴う変更も
ほとんどない。また回報通信においては、同時に多数の
・プロセッサの受信結果を知ることができ、障害・処理
も含め融通性の高いシステムが提供できる・。

【図面の簡単な説明】

第１図は本発明の一実施例に係るマルチプロセッサシス
テムの構成図、第２図は第１図に示。すプロセッサ間通信制御装置の詳細構成図、纂３図はデ
ータフナ−マット図、第４図及び第５図は夫々従来のマ
ルチプロセッサシステムの構。成因である。２１　・・プロセッサ、２２・・・プロセッサ間通信制
御装置、２３・・・プロセッサ間通信バス、２４・・・
バスカプラ、２５・・・バスカブラ間通信バス、３１・
・・通信の形態、５２・・・ＩＰＢＮＯ１６５・・・Ｐ
Ｒ８ＮＯ，ｓ４・・・単一通信、３５・・・ＩＩＰＢ内
同報通信、３６・・・全プロセッサ同報通信、４１・・
・バスビジ線、４２・・・ステータスコントローラ、４
３・・・データコントローラ、４４・・・アドレス線４
４．４５・・・コマンドデコーダ、４６・°°プロセッ
サ番号指定部、４７・・・フラグデコーダ、１４日・・
・データ線、４９・・・プライオリティエンコータゝ、
５０・・・ステータス線、５１・・・ストローブ線、５
２・・・ステータスデコーダ、５３・・・モードデコー
ダ、５４・・・彬−通信指示線、５５・・・マツチャ、
５６・・・ダイレクトアクセスコントローラ、５７・・
・誤り検出回路、５８・・・・ＡＣＫ線、５９・・・プ
ロセッサバスコントローラ、６０・・・コントローラ。

Claims

【特許請求の範囲】

複数のプロセッサを接続する複数のプロセッサ間通信バ
スと、各プロセッサ間通信バスを接続するもう１種類の
バス通信バスにより構成されるマルチプロセッサシステ
ムにおいて、前記プロセッサ間通信バス及びバス通信バ
スはデータ転送用の複数本の双方向データ線とデータ伝
送を制御するための複数本の制御線より構成されており
、１つのプロセッサと他の１つのプロセッサが通信を行
う第１の場合は通信終了時に受信結果の報告を前記制御
線により行い、１つのプロセッサから１つのプロセッサ
間通信バスに接続されている全てのプロセッサにデータ
を伝送する第２の場合は、通信終了時の受信結果の報告
をあらかじめ各プロセッサに割当られたデータ線により
行い、１つのプロセッサから全プロセッサ間通信バスに
接続されている全プロセッサにデータ伝送を行う第３の
場合は、通信終了時の受信結果の報告を各プロセッサ通
信バス単位に行うと共に、前記第２の場合と同様にあら
かじめ各プロセッサに割当てられたデータ線により行う
ことを特徴とするプロセッサ間通信方式。