JP2002526860A - マルチプロセッサ環境において正しいプロセッサのための入出力命令をエミュレートし、ソフトウェアｓｍｉをサービスするための装置及び方法 - Google Patents
マルチプロセッサ環境において正しいプロセッサのための入出力命令をエミュレートし、ソフトウェアｓｍｉをサービスするための装置及び方法Info
- Publication number
- JP2002526860A JP2002526860A JP2000575034A JP2000575034A JP2002526860A JP 2002526860 A JP2002526860 A JP 2002526860A JP 2000575034 A JP2000575034 A JP 2000575034A JP 2000575034 A JP2000575034 A JP 2000575034A JP 2002526860 A JP2002526860 A JP 2002526860A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- instruction
- input
- smi
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45537—Provision of facilities of other operating environments, e.g. WINE
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
マルチプロセッサ環境における入出力制御のための方法であって、割込みを要求している入出力命令がプロセッサと入出力デバイスの間でデータまたはコマンドを転送するためにマルチプロセッサ環境のプロセッサのうちの１つによって実行されているかどうか判定するステップと、そのような入出力命令が検出された場合、割込みを実行するステップと、マルチプロセッサ環境のプロセッサのうちいずれが入出力命令を実行しているか判定するステップと、そのただ１つのプロセッサが入出力命令を実行している場合、その１つのプロセッサを入出力命令を実行しているプロセッサに指定する最終プロセッサ・インジケータをセットするステップと、入出力命令に応答して最終プロセッサ・インジケータにおいて指定されているプロセッサ及び入出力デバイスの間でデータまたはコマンドを転送するステップを備える方法。本発明のさらなる態様では、マルチプロセッサ環境の入出力命令によって開始されたソフトウェア・システム管理割込み（ＳＭＩ）にサービスを提供するための方法であって、ソフトウェアＳＭＩの発生を検出するステップと、そのプロセッサがソフトウェアＳＭＩを開始したことを示す状態情報を、マルチプロセッサ環境においてどのプロセッサが保存したか判定するステップと、ＳＭＩハンドラ及びソフトウェアＳＭＩを開始したと判定されたプロセッサ間の情報を転送するステップを備える方法が提供される。
Description
【０００１】 （これは１９９８年１月１５日に出願された米国出願第０９／００７５３９号の
一部継続出願である。）
一部継続出願である。）
【０００２】 （発明の分野） 本発明は、一般に、マルチプロセッサ・コンピュータ・システムの分野に関し
、より詳細には、マルチプロセッサ・コンピュータ・システム環境における入力
または出力のデータのエミュレーション及び指定された入出力デバイスに向けら
れた入出力命令を実行するプロセッサへの、またはそれからの通信及び／または
コマンドに関する。
、より詳細には、マルチプロセッサ・コンピュータ・システム環境における入力
または出力のデータのエミュレーション及び指定された入出力デバイスに向けら
れた入出力命令を実行するプロセッサへの、またはそれからの通信及び／または
コマンドに関する。
【０００３】 本発明はまた、一般にＳＭＩサービス及びマルチプロセッサ・コンピュータ・
システムの分野、詳細には、ソフトウェアＳＭＩをサービスすることの分野に関
する。
システムの分野、詳細には、ソフトウェアＳＭＩをサービスすることの分野に関
する。
【０００４】 （発明の背景） 現代のコンピュータ・アーキテクチャは、一般的にレガシー・ハードウェアと
称される一組のハードウェアを含む。このレガシー・ハードウェアとは、全ての
アプリケーション、オペレーティング・システム及びＢＩＯＳ（アーキテクチャ
をブートして試験し、ならびにランタイム・サービスを提供するために用いられ
る基本入出力システム・ファームウェア）がコンピュータ・システムに存在する
ことが期待され、かつコンピュータ・システムにおいて所定の方法で挙動するこ
とを期待されるハードウェアである。与えられたアーキテクチャにおける多様な
ハードウェアと通信するために、指定されたアドレス及びデータ値を伴う一連の
入力及び出力命令が標準化されてきている。コンピュータ・システムの新規なハ
ードウェアを取り除くかまたは加えるときに、全ての既存のアプリケーション及
びオペレーティング・システム・ソフトウェアが修正なしに新規なハードウェア
を使用することができるようにするためには、新規なハードウェア及び古いシス
テム・ハードウェア間の入出力命令は一般的にエミュレーションを必要とし、そ
れはソフトウェア・エミュレーション・サブルーチンに入力／出力命令をディス
パッチすることによって達成される。これは、またトラッピングとも称される。
エミュレーション操作を要求するハードウェアの具体例は、ユニバーサル・シリ
アル・バス（ＵＳＢ）・レガシー・サポート・システムである。この支援システ
ムのＵＳＢハードウェアは、コンピュータ・システム全体に、ＵＳＢホスト・コ
ントローラ、ルート・ハブ、コネクタ、割込み生成機構、ＵＳＢキーボードを含
むＵＳＢ装置を付加する。既存のアプリケーション及びオペレーティング・シス
テムのすべてはＵＳＢキーボードの利点を活用するためには、このキーボードは
、入力／出力命令レベルで、例えばＰＳ／２キーボードのようなレガシー・ハー
ドウェアで使用されていた元々のキーボードとして見えるようになされなければ
ならない。ＰＳ／２キーボードをエミュレートするために、システム管理割込み
（ＳＭＩ）がＰＳ／２キーボード・コントローラ入力／出力命令上のトラッピン
グによって生成される。ＳＭＩサービス・ルーチンの範囲内で、次いで特殊ルー
チンは、レガシー・ハードウェア・フォーマットからのコマンド／データをＵＳ
Ｂキーボード・コマンド／データに変換する。
称される一組のハードウェアを含む。このレガシー・ハードウェアとは、全ての
アプリケーション、オペレーティング・システム及びＢＩＯＳ（アーキテクチャ
をブートして試験し、ならびにランタイム・サービスを提供するために用いられ
る基本入出力システム・ファームウェア）がコンピュータ・システムに存在する
ことが期待され、かつコンピュータ・システムにおいて所定の方法で挙動するこ
とを期待されるハードウェアである。与えられたアーキテクチャにおける多様な
ハードウェアと通信するために、指定されたアドレス及びデータ値を伴う一連の
入力及び出力命令が標準化されてきている。コンピュータ・システムの新規なハ
ードウェアを取り除くかまたは加えるときに、全ての既存のアプリケーション及
びオペレーティング・システム・ソフトウェアが修正なしに新規なハードウェア
を使用することができるようにするためには、新規なハードウェア及び古いシス
テム・ハードウェア間の入出力命令は一般的にエミュレーションを必要とし、そ
れはソフトウェア・エミュレーション・サブルーチンに入力／出力命令をディス
パッチすることによって達成される。これは、またトラッピングとも称される。
エミュレーション操作を要求するハードウェアの具体例は、ユニバーサル・シリ
アル・バス（ＵＳＢ）・レガシー・サポート・システムである。この支援システ
ムのＵＳＢハードウェアは、コンピュータ・システム全体に、ＵＳＢホスト・コ
ントローラ、ルート・ハブ、コネクタ、割込み生成機構、ＵＳＢキーボードを含
むＵＳＢ装置を付加する。既存のアプリケーション及びオペレーティング・シス
テムのすべてはＵＳＢキーボードの利点を活用するためには、このキーボードは
、入力／出力命令レベルで、例えばＰＳ／２キーボードのようなレガシー・ハー
ドウェアで使用されていた元々のキーボードとして見えるようになされなければ
ならない。ＰＳ／２キーボードをエミュレートするために、システム管理割込み
（ＳＭＩ）がＰＳ／２キーボード・コントローラ入力／出力命令上のトラッピン
グによって生成される。ＳＭＩサービス・ルーチンの範囲内で、次いで特殊ルー
チンは、レガシー・ハードウェア・フォーマットからのコマンド／データをＵＳ
Ｂキーボード・コマンド／データに変換する。
【０００５】 マルチプロセッサ環境において、そのような割込みの使用によって基本的な問
題が生じる。割込みが利用される場合、この問題はマルチプロセッサ環境で、ど
のプロセッサによって、命令トラップが生じたかを判定することである。例えば
、ＩＮ命令のエミュレーションによって、そのコマンドまたはデータが入力命令
を開始して、実行したプロセッサの正しいレジスタへロードされない場合、重大
な問題が生じることがある。同様に、データがＯＵＴ命令を実行したプロセッサ
から受け取られない場合、それによってプロセッサのレジスタの破壊は生じない
ものの、ＯＵＴ命令のエミュレーションは、不正確なデータを出力デバイスに提
供することになる。
題が生じる。割込みが利用される場合、この問題はマルチプロセッサ環境で、ど
のプロセッサによって、命令トラップが生じたかを判定することである。例えば
、ＩＮ命令のエミュレーションによって、そのコマンドまたはデータが入力命令
を開始して、実行したプロセッサの正しいレジスタへロードされない場合、重大
な問題が生じることがある。同様に、データがＯＵＴ命令を実行したプロセッサ
から受け取られない場合、それによってプロセッサのレジスタの破壊は生じない
ものの、ＯＵＴ命令のエミュレーションは、不正確なデータを出力デバイスに提
供することになる。
【０００６】 典型的なマルチプロセッサ・アーキテクチャでは、入出力命令エミュレーショ
ンに変更がなされない場合、ブート・ストラップ・プロセッサ（ＢＳＰ）は、マ
ルチプロセッサ・アーキテクチャのアプリケーション・プロセッサのうちの１つ
がエミュレーションを要求する入力命令を実行するときに、そのレジスタのうち
の１つを変更する。これによって、２つの問題が生じる。（１）入力命令データ
は、入力命令を実行したアプリケーション・プロセッサによって決して受領され
ない、（２）ブート・ストラップ・プロセッサのレジスタの１つが、不注意に変
更され、これが破滅的な効果をもたらしうる。
ンに変更がなされない場合、ブート・ストラップ・プロセッサ（ＢＳＰ）は、マ
ルチプロセッサ・アーキテクチャのアプリケーション・プロセッサのうちの１つ
がエミュレーションを要求する入力命令を実行するときに、そのレジスタのうち
の１つを変更する。これによって、２つの問題が生じる。（１）入力命令データ
は、入力命令を実行したアプリケーション・プロセッサによって決して受領され
ない、（２）ブート・ストラップ・プロセッサのレジスタの１つが、不注意に変
更され、これが破滅的な効果をもたらしうる。
【０００７】 同様に、出力命令エミュレーションに対して変更を加えなければ、アプリケー
ション・プロセッサのうちの１つが出力命令を実行した場合であっても、エミュ
レーション・コードは、ブート・ストラップ・プロセッサから出力データを得る
だけである。これによって、２つの問題が生じる。（１）アプリケーション・プ
ロセッサ出力命令データは、出力命令エミュレーション・コードによって決して
受領されない。（２）ブート・ストラップ・プロセッサのレジスタのうちの１つ
は、エミュレートされたデバイスを望ましくない状態にする可能性のある出力命
令データとして使われる。本発明は、これらの問題の双方を解決するために考案
されている。
ション・プロセッサのうちの１つが出力命令を実行した場合であっても、エミュ
レーション・コードは、ブート・ストラップ・プロセッサから出力データを得る
だけである。これによって、２つの問題が生じる。（１）アプリケーション・プ
ロセッサ出力命令データは、出力命令エミュレーション・コードによって決して
受領されない。（２）ブート・ストラップ・プロセッサのレジスタのうちの１つ
は、エミュレートされたデバイスを望ましくない状態にする可能性のある出力命
令データとして使われる。本発明は、これらの問題の双方を解決するために考案
されている。
【０００８】 一般に、インテルＰｅｎｔｉｕｍのような現代のＣＰＵハードウェアでは、シ
ステム管理割込み（ＳＭＩ）信号に対する準備がなされている。割込みは、コン
ピュータ・システムのチップセット・ロジックから出力されたピンへ接続されて
いる。チップセット・ロジックのプログラマブル・タイマのタイミング・アウト
、パリティ・エラーのようなエラー条件、外部ハードウェアからのロー・バッテ
リ指示、特定のバス入出力サイクル実行のような、あるシステム・ハードウェア
・イベントがシステムのＣＰＵの外で起こると、チップセット・ロジックは、ソ
フトウェア管理割込み（ＳＭＩ）信号を生成する。この割込みは、ＣＰＵでの実
行をさらなる処理のためにＢＩＯＳＳＭＩ割込みハンドラへ転送する。それは通
常ソフトウェア・モジュールによって実行される。
ステム管理割込み（ＳＭＩ）信号に対する準備がなされている。割込みは、コン
ピュータ・システムのチップセット・ロジックから出力されたピンへ接続されて
いる。チップセット・ロジックのプログラマブル・タイマのタイミング・アウト
、パリティ・エラーのようなエラー条件、外部ハードウェアからのロー・バッテ
リ指示、特定のバス入出力サイクル実行のような、あるシステム・ハードウェア
・イベントがシステムのＣＰＵの外で起こると、チップセット・ロジックは、ソ
フトウェア管理割込み（ＳＭＩ）信号を生成する。この割込みは、ＣＰＵでの実
行をさらなる処理のためにＢＩＯＳＳＭＩ割込みハンドラへ転送する。それは通
常ソフトウェア・モジュールによって実行される。
【０００９】 純粋なハードウェア・イベントに加えて、ＳＭＩ機能はまた、ソフトウェアＳ
ＭＩプロシージャの使用によるソフトウェアによって故意に呼び出されることも
ある。一般に、ソフトウェアＳＭＩプロシージャはチップセット・ロジックが、
モニタするようにプログラムされた１つ以上の入出力命令を実行する。入出力サ
イクルが起こったことを検出すると、チップセット・ロジックは、ＣＰＵのＳＭ
ＩピンにＳＭＩ信号を生成する。この状況ではチップセット・ロジックは、入出
力バス・サイクルを（それらをハードウェア・イベントとみなして取り扱い）単
にモニタしているだけであって、したがってどのＣＰＵが実際にその命令を生成
したかを知ることはない。
ＭＩプロシージャの使用によるソフトウェアによって故意に呼び出されることも
ある。一般に、ソフトウェアＳＭＩプロシージャはチップセット・ロジックが、
モニタするようにプログラムされた１つ以上の入出力命令を実行する。入出力サ
イクルが起こったことを検出すると、チップセット・ロジックは、ＣＰＵのＳＭ
ＩピンにＳＭＩ信号を生成する。この状況ではチップセット・ロジックは、入出
力バス・サイクルを（それらをハードウェア・イベントとみなして取り扱い）単
にモニタしているだけであって、したがってどのＣＰＵが実際にその命令を生成
したかを知ることはない。
【００１０】 外部ハードウェア・イベントによって生成されたＳＭＩの場合では、システム
のさまざまなＣＰＵのレジスタの状態は、たいていの場合は割込みハンドリング
とは無関係な状態である。ハードウェア・イベントはＣＰＵより独立していて、
ＢＩＯＳのＳＭＩハンドラは、単にハードウェア・イベントを取り扱う制御を与
えられているだけである、そうすると処理に続いて、システムが通常処理を再開
することを認める。ＣＰＵはそれ自身一般に情報を入力せず、そこへ送り返され
る情報を要求しない。
のさまざまなＣＰＵのレジスタの状態は、たいていの場合は割込みハンドリング
とは無関係な状態である。ハードウェア・イベントはＣＰＵより独立していて、
ＢＩＯＳのＳＭＩハンドラは、単にハードウェア・イベントを取り扱う制御を与
えられているだけである、そうすると処理に続いて、システムが通常処理を再開
することを認める。ＣＰＵはそれ自身一般に情報を入力せず、そこへ送り返され
る情報を要求しない。
【００１１】 しかし、故意にソフトウェアによって生成されたＳＭＩ（Ｓ／Ｗ ＳＭＩ）の
場合、一般にＳＭＩハンドラに情報を渡すこと及び、結果を取り戻すことが必要
である。例えば、電力管理機能を行うために用いられるソフトウェアＳＭＩの場
合、その結果は、特定のＣＰＵの１つ以上のレジスタに、そのＣＰＵに接続され
ている装置の、与えられた部品の電力上昇、または電力低下を行うために伝えら
れる制御情報である。他の例としては、ソフトウェアＳＭＩはＭＯＤＥＭを起動
するために生成されることができ、特定のＣＰＵのレジスタに対して返信される
その結果は、ＭＯＤＥＭが起動されたかそうでなかったかという例がある。さら
に他の実施例として、ソフトウェアＳＭＩはパスワードを点検するために、生成
されることができ、特定のＣＰＵのレジスタを変更することによって返信される
結果は、入力されたパスワードが、受け入れられたパスワードの保存されている
組と一致するかどうかであるという例がある。
場合、一般にＳＭＩハンドラに情報を渡すこと及び、結果を取り戻すことが必要
である。例えば、電力管理機能を行うために用いられるソフトウェアＳＭＩの場
合、その結果は、特定のＣＰＵの１つ以上のレジスタに、そのＣＰＵに接続され
ている装置の、与えられた部品の電力上昇、または電力低下を行うために伝えら
れる制御情報である。他の例としては、ソフトウェアＳＭＩはＭＯＤＥＭを起動
するために生成されることができ、特定のＣＰＵのレジスタに対して返信される
その結果は、ＭＯＤＥＭが起動されたかそうでなかったかという例がある。さら
に他の実施例として、ソフトウェアＳＭＩはパスワードを点検するために、生成
されることができ、特定のＣＰＵのレジスタを変更することによって返信される
結果は、入力されたパスワードが、受け入れられたパスワードの保存されている
組と一致するかどうかであるという例がある。
【００１２】 単一ＣＰＵの場合、ＳＭＩハンドラが標準のＣＰＵレジスタを読み出すことに
より結果が渡され、出力は、再開時にＣＰＵのこれらのレジスタを変更すること
によって検索される。しかし、多重ＣＰＵの場合は、ソフトウェアＳＭＩを生成
した個々のＣＰＵがこれまでたやすく判定できず、そのため、入力として読み、
データを書き込むＣＰＵレジスタが知られることができなかったため、新規な問
題が起こる。
より結果が渡され、出力は、再開時にＣＰＵのこれらのレジスタを変更すること
によって検索される。しかし、多重ＣＰＵの場合は、ソフトウェアＳＭＩを生成
した個々のＣＰＵがこれまでたやすく判定できず、そのため、入力として読み、
データを書き込むＣＰＵレジスタが知られることができなかったため、新規な問
題が起こる。
【００１３】 ソフトウェアＳＭＩ機能に対する変更なしで、ブート・ストラップ・プロセッ
サ（ＢＣＰ）は、アプリケーション・プロセッサ（ＡＰ）のうちの１つがソフト
ウェアＳＭＩを実行するときに、どのような入出力変更に対しても使用されるレ
ジスタを備えている。これによって、２つの問題が生じる。１）入力命令のデー
タは、ＡＰによって決して受領されない。２）ＢＣＰのレジスタが不注意に変更
されれば、破滅的な効果をもたらしうる。多重ＣＰＵのサポートは、これまで達
成されたことはなかった。
サ（ＢＣＰ）は、アプリケーション・プロセッサ（ＡＰ）のうちの１つがソフト
ウェアＳＭＩを実行するときに、どのような入出力変更に対しても使用されるレ
ジスタを備えている。これによって、２つの問題が生じる。１）入力命令のデー
タは、ＡＰによって決して受領されない。２）ＢＣＰのレジスタが不注意に変更
されれば、破滅的な効果をもたらしうる。多重ＣＰＵのサポートは、これまで達
成されたことはなかった。
【００１４】 （発明の概要） 簡潔に言えば、本発明は、各々がプロセッサと入出力デバイスの間でデータま
たはコマンドを転送するための入出力命令を実行することができる少なくとも第
１及び第２のプロセッサと、プロセッサのうちの１つからの選択された入出力命
令を受けると、複数のプロセッサ上で割込みを実行し、かつ入出力デバイスとプ
ロセッサのうちの１つとの間でデータまたはコマンドを転送する入出力及びトラ
ップ・ハードウェアと、入出力命令を実行しているプロセッサを判定する第１の
デバイスと、ただ１つのプロセッサが入出力命令を実行しているときに、入出力
命令を実行しているプロセッサとしてその１つのプロセッサを指定している最終
プロセッサ・インジケータを設定するように動作する第２のデバイスと、最終プ
ロセッサ・インジケータに示されているプロセッサ及び選択された入出力命令に
応答する入出力デバイス間でデータまたはコマンドを転送する第３のデバイスを
含むマルチプロセッサ・システムからなる。
たはコマンドを転送するための入出力命令を実行することができる少なくとも第
１及び第２のプロセッサと、プロセッサのうちの１つからの選択された入出力命
令を受けると、複数のプロセッサ上で割込みを実行し、かつ入出力デバイスとプ
ロセッサのうちの１つとの間でデータまたはコマンドを転送する入出力及びトラ
ップ・ハードウェアと、入出力命令を実行しているプロセッサを判定する第１の
デバイスと、ただ１つのプロセッサが入出力命令を実行しているときに、入出力
命令を実行しているプロセッサとしてその１つのプロセッサを指定している最終
プロセッサ・インジケータを設定するように動作する第２のデバイスと、最終プ
ロセッサ・インジケータに示されているプロセッサ及び選択された入出力命令に
応答する入出力デバイス間でデータまたはコマンドを転送する第３のデバイスを
含むマルチプロセッサ・システムからなる。
【００１５】 本発明のさらなる態様において、入出力及びトラップ・ハードウェアは、その
データまたはコマンドを、入力デバイスまたはプロセッサの一方から、入力デバ
イスまたはプロセッサの他方に適合する異なるフォーマットに変換するためのエ
ミュレーション・ブロックを含む。
データまたはコマンドを、入力デバイスまたはプロセッサの一方から、入力デバ
イスまたはプロセッサの他方に適合する異なるフォーマットに変換するためのエ
ミュレーション・ブロックを含む。
【００１６】 さらに他の本発明の態様では、入出力命令を実行しているプロセッサを判定す
る第１のデバイスは、複数のプロセッサの各々について、回路そのプロセッサに
よって最後に実行された入出力命令の命令アドレスとそのプロセッサの現在の命
令アドレスとの間の命令アドレス・カウント差が所定の数以下であるかどうかを
指定する第１の回路を含み、この指定を、入出力命令を実行しているプロセッサ
を判定する際に使用する。
る第１のデバイスは、複数のプロセッサの各々について、回路そのプロセッサに
よって最後に実行された入出力命令の命令アドレスとそのプロセッサの現在の命
令アドレスとの間の命令アドレス・カウント差が所定の数以下であるかどうかを
指定する第１の回路を含み、この指定を、入出力命令を実行しているプロセッサ
を判定する際に使用する。
【００１７】 さらに他の本発明の態様において、第１の回路は、特定のプロセッサの命令ア
ドレス・カウント差が、１に等しくなるときを判定するための、及び、特定のプ
ロセッサに対する最後の入出力命令が直接的または間接的に特定の入出力デバイ
スのためのポートを示さない限り、入出力命令を実行しているプロセッサとして
のその特定のプロセッサの指定を削除するためのロジックを含む。
ドレス・カウント差が、１に等しくなるときを判定するための、及び、特定のプ
ロセッサに対する最後の入出力命令が直接的または間接的に特定の入出力デバイ
スのためのポートを示さない限り、入出力命令を実行しているプロセッサとして
のその特定のプロセッサの指定を削除するためのロジックを含む。
【００１８】 さらに他の本発明の態様において、所定の数は２である。
【００１９】 さらに他の本発明の態様において、各々の第１及び第２のプロセッサが、いつ
それが入出力命令を実行するかの第１のインジケータを設定する第１のロジック
を含み、第１のデバイスは第１のインジケータが設定されているプロセッサを判
定する第２のロジックを含む。
それが入出力命令を実行するかの第１のインジケータを設定する第１のロジック
を含み、第１のデバイスは第１のインジケータが設定されているプロセッサを判
定する第２のロジックを含む。
【００２０】 本発明のさらなる態様において、マルチプロセッサ環境において入出力を制御
する方法であって、割込み要求する入出力命令が、プロセッサと入出力デバイス
の間でデータまたはコマンドを転送するために、マルチプロセッサ環境のプロセ
ッサのうちの１つによって実行されているかどうか判定するステップと、そのよ
うな入出力命令が検出された場合、割込みを実行するステップと、マルチプロセ
ッサ環境のプロセッサのどちらが入出力命令を実行しているかを判定するステッ
プと、プロセッサのうちの１つでも入出力命令を実行していれば、入出力命令を
実行しているプロセッサとしてその１つのプロセッサを示している最終プロセッ
サ・インジケータをセットするステップと、最終プロセッサ・インジケータで示
されるプロセッサと入出力デバイスの間で、入出力命令に応答して、データまた
はコマンドを転送するステップを含む方法が提供される。
する方法であって、割込み要求する入出力命令が、プロセッサと入出力デバイス
の間でデータまたはコマンドを転送するために、マルチプロセッサ環境のプロセ
ッサのうちの１つによって実行されているかどうか判定するステップと、そのよ
うな入出力命令が検出された場合、割込みを実行するステップと、マルチプロセ
ッサ環境のプロセッサのどちらが入出力命令を実行しているかを判定するステッ
プと、プロセッサのうちの１つでも入出力命令を実行していれば、入出力命令を
実行しているプロセッサとしてその１つのプロセッサを示している最終プロセッ
サ・インジケータをセットするステップと、最終プロセッサ・インジケータで示
されるプロセッサと入出力デバイスの間で、入出力命令に応答して、データまた
はコマンドを転送するステップを含む方法が提供される。
【００２１】 本発明のさらなる態様はコンピュータ・プログラム・プロダクツであって、入
出力トラップの間にマルチプロセッサ環境の適当なプロセッサと入出力デバイス
の間の入出力機能を果たすコンピュータ可読プログラム・コード手段が組み込ま
れているコンピュータ使用可能媒体を備え、そのコンピュータ・プログラム・プ
ロダクツのコンピュータ可読プログラム・コード手段は、マルチプロセッサ環境
のどのプロセッサが入出力命令を実行しているかをハードウェアに判定させる第
１のコンピュータ可読プログラム・コード手段、マルチプロセッサ環境のただ１
つのプロセッサが入出力命令を実行しているかどうかをハードウェアに判定させ
、かつその場合には、入出力命令を実行しているプロセッサとして１つのプロセ
ッサを示す最終プロセッサ・インジケータを設定する第２のコンピュータ可読プ
ログラム・コード手段、及び、ハードウェアに最終プロセッサ・インジケータに
よって示されるプロセッサと入出力デバイスの間で、データまたはコマンドを転
送させる第３のコンピュータ可読プログラム・コード手段を含むコンピュータ・
プログラム・プロダクツ。
出力トラップの間にマルチプロセッサ環境の適当なプロセッサと入出力デバイス
の間の入出力機能を果たすコンピュータ可読プログラム・コード手段が組み込ま
れているコンピュータ使用可能媒体を備え、そのコンピュータ・プログラム・プ
ロダクツのコンピュータ可読プログラム・コード手段は、マルチプロセッサ環境
のどのプロセッサが入出力命令を実行しているかをハードウェアに判定させる第
１のコンピュータ可読プログラム・コード手段、マルチプロセッサ環境のただ１
つのプロセッサが入出力命令を実行しているかどうかをハードウェアに判定させ
、かつその場合には、入出力命令を実行しているプロセッサとして１つのプロセ
ッサを示す最終プロセッサ・インジケータを設定する第２のコンピュータ可読プ
ログラム・コード手段、及び、ハードウェアに最終プロセッサ・インジケータに
よって示されるプロセッサと入出力デバイスの間で、データまたはコマンドを転
送させる第３のコンピュータ可読プログラム・コード手段を含むコンピュータ・
プログラム・プロダクツ。
【００２２】 さらに他の本発明の態様においては、各々がプロセッサと入出力デバイスの間
で、データまたはコマンドを転送するための入出力命令を実行することができる
少なくとも第１及び第２のプロセッサ、プロセッサのうちの１つからの選択され
た入出力命令を受けると複数のプロセッサ上で割込みを実行し、かつ、入出力装
置及びプロセッサの１つの間で、データまたはコマンド転送する入出力及びトラ
ップ・ハードウェア、そのプロセッサによって最後に実行された入出力命令の命
令アドレスと、そのプロセッサの現在の命令アドレス間の命令アドレス・カウン
ト差が、所定の数以下であるかどうかという指定を、複数のプロセッサのそれぞ
れに与え、その情報を用いて、入出力命令に応答して、入出力デバイスとそのプ
ロセッサの間でデータまたはコマンドを転送するために、入出力デバイスをプロ
セッサのどちらに接続するかを判定し、その接続を実行する第１のデバイスを含
むマルチプロセッサ・システムが提供される。
で、データまたはコマンドを転送するための入出力命令を実行することができる
少なくとも第１及び第２のプロセッサ、プロセッサのうちの１つからの選択され
た入出力命令を受けると複数のプロセッサ上で割込みを実行し、かつ、入出力装
置及びプロセッサの１つの間で、データまたはコマンド転送する入出力及びトラ
ップ・ハードウェア、そのプロセッサによって最後に実行された入出力命令の命
令アドレスと、そのプロセッサの現在の命令アドレス間の命令アドレス・カウン
ト差が、所定の数以下であるかどうかという指定を、複数のプロセッサのそれぞ
れに与え、その情報を用いて、入出力命令に応答して、入出力デバイスとそのプ
ロセッサの間でデータまたはコマンドを転送するために、入出力デバイスをプロ
セッサのどちらに接続するかを判定し、その接続を実行する第１のデバイスを含
むマルチプロセッサ・システムが提供される。
【００２３】 さらに他の本発明の態様においては、マルチプロセッサ環境の制御入出力のた
めの方法が提供される。その方法は、、マルチプロセッサ環境において、プロセ
ッサと入出力デバイスの間で、データまたはコマンドを転送するために、プロセ
ッサのうちの１つによって割込み要求をする入出力命令が実行されているかどう
か判定するステップと、そのような入出力命令が検出された場合、割込みを実行
するステップと、マルチプロセッサ環境のプロセッサのどのプロセッサが、最後
に実行された入出力命令の命令アドレスとそのプロセッサの現在の命令アドレス
と間の命令アドレス・カウント差が所定の数より少ないか等しいかを指定するス
テップと、その情報を使用して、選択された入出力命令に応答して、入出力デバ
イスとプロセッサと間でデータまたはコマンドを転送するために、どちらのプロ
セッサを入出力デバイスに接続するべきかを判定し、かつその接続を実行するス
テップを含んでいる。
めの方法が提供される。その方法は、、マルチプロセッサ環境において、プロセ
ッサと入出力デバイスの間で、データまたはコマンドを転送するために、プロセ
ッサのうちの１つによって割込み要求をする入出力命令が実行されているかどう
か判定するステップと、そのような入出力命令が検出された場合、割込みを実行
するステップと、マルチプロセッサ環境のプロセッサのどのプロセッサが、最後
に実行された入出力命令の命令アドレスとそのプロセッサの現在の命令アドレス
と間の命令アドレス・カウント差が所定の数より少ないか等しいかを指定するス
テップと、その情報を使用して、選択された入出力命令に応答して、入出力デバ
イスとプロセッサと間でデータまたはコマンドを転送するために、どちらのプロ
セッサを入出力デバイスに接続するべきかを判定し、かつその接続を実行するス
テップを含んでいる。
【００２４】 本発明のさらなる態様は、マルチプロセッサ環境の入出力命令によって開始さ
れたソフトウェア・システム管理割込み（ＳＭＩ）をサービスする方法であって
、ソフトウェアＳＭＩの発生を検出するステップと、プロセッサがソフトウェア
ＳＭＩを開始した旨を示す状態情報を、マルチプロセッサ環境のどちらのプロセ
ッサが保存したかを判定するステップと、ＳＭＩハンドラとソフトウェアＳＭＩ
を開始したと判定されたプロセッサとの間で情報を転送するステップを含む。
れたソフトウェア・システム管理割込み（ＳＭＩ）をサービスする方法であって
、ソフトウェアＳＭＩの発生を検出するステップと、プロセッサがソフトウェア
ＳＭＩを開始した旨を示す状態情報を、マルチプロセッサ環境のどちらのプロセ
ッサが保存したかを判定するステップと、ＳＭＩハンドラとソフトウェアＳＭＩ
を開始したと判定されたプロセッサとの間で情報を転送するステップを含む。
【００２５】 本発明のさらなる態様において、プロセッサ判定ステップは、ＢＩＯＳソフト
ウェアＳＭＩコール・ルーチンのソフトウェアＳＭＩを開始する入出力コール命
令に直ちに続く命令が存在するオフセット位置に等しい割込み保存エリアに、マ
ルチプロセッサ環境のプロセッサがＥＩＰ’値を持つかを判定するステップを含
む。
ウェアＳＭＩコール・ルーチンのソフトウェアＳＭＩを開始する入出力コール命
令に直ちに続く命令が存在するオフセット位置に等しい割込み保存エリアに、マ
ルチプロセッサ環境のプロセッサがＥＩＰ’値を持つかを判定するステップを含
む。
【００２６】 本発明のさらなる態様において、プロセッサ判定ステップは、プロセッサ入出
力状態保存エリアのＥＩＰ値が、ソフトウェアＳＭＩをＢＩＯＳソフトウェアの
ＳＭＩコール・ルーチンにおいて開始する入出力コール命令が存在するオフセッ
ト位置に等しいかを判定するステップを含む。
力状態保存エリアのＥＩＰ値が、ソフトウェアＳＭＩをＢＩＯＳソフトウェアの
ＳＭＩコール・ルーチンにおいて開始する入出力コール命令が存在するオフセッ
ト位置に等しいかを判定するステップを含む。
【００２７】 本発明のさらなる態様においては、少なくとも第１及び第２のプロセッサを備
え、その各々は、ＢＩＯＳソフトウェアＳＭＩコール・ルーチン内で、特定の入
出力コール命令を生成することによってソフトウェア生成システム管理割込み（
ＳＭＩ）を開始することができ、さらに、処理システム管理のためのＳＭＩハン
ドラ、ソフトウェアＳＭＩの発生を検出する第１のロジック、第１のロジックが
ソフトウェアＳＭＩの発生を検出した後に、マルチプロセッサ環境のどちらのプ
ロセッサが、そのプロセッサがソフトウェアＳＭＩを開始したことを示す状態保
存情報を有しているかを判定する第２のロジック、ＳＭＩハンドラ及びソフトウ
ェアＳＭＩを開始したと判定されたプロセッサ間で情報を転送する第３のロジッ
クを含むマルチプロセッサ・システムが提供される。
え、その各々は、ＢＩＯＳソフトウェアＳＭＩコール・ルーチン内で、特定の入
出力コール命令を生成することによってソフトウェア生成システム管理割込み（
ＳＭＩ）を開始することができ、さらに、処理システム管理のためのＳＭＩハン
ドラ、ソフトウェアＳＭＩの発生を検出する第１のロジック、第１のロジックが
ソフトウェアＳＭＩの発生を検出した後に、マルチプロセッサ環境のどちらのプ
ロセッサが、そのプロセッサがソフトウェアＳＭＩを開始したことを示す状態保
存情報を有しているかを判定する第２のロジック、ＳＭＩハンドラ及びソフトウ
ェアＳＭＩを開始したと判定されたプロセッサ間で情報を転送する第３のロジッ
クを含むマルチプロセッサ・システムが提供される。
【００２８】 本発明のさらなる態様において、マルチプロセッサ環境のどのプロセッサがソ
フトウェア・システム管理割込み（ＳＭＩ）を開始したかを判定するためのコン
ピュータ可読プログラム・コード手段が組み込まれており、ＳＭＩハンドラ及び
そのプロセッサ間の通信を提供するコンピュータが使用可能な媒体を含み、コン
ピュータ・プログラム・プロダクツのコンピュータ可読プログラム・コード手段
は、ソフトウェアＳＭＩの発生を検出する第１のコンピュータ可読プログラム・
コード手段、第１のコンピュータ可読プログラム・コード手段が、ソフトウェア
ＳＭＩの発生を検出した後、マルチプロセッサ環境のどのプロセッサが、そのプ
ロセッサがソフトウェアＳＭＩを開始したとして示す状態保存情報を有している
のかを判定するための、第２のコンピュータ可読プログラム・コード手段、及び
、ＳＭＩハンドラ、及び、ソフトウェアＳＭＩを開始したと判定されたプロセッ
サ間で、情報を転送する第３のコンピュータ可読プログラム・コード手段を含む
コンピュータ・プログラム・プロダクツが提供される。
フトウェア・システム管理割込み（ＳＭＩ）を開始したかを判定するためのコン
ピュータ可読プログラム・コード手段が組み込まれており、ＳＭＩハンドラ及び
そのプロセッサ間の通信を提供するコンピュータが使用可能な媒体を含み、コン
ピュータ・プログラム・プロダクツのコンピュータ可読プログラム・コード手段
は、ソフトウェアＳＭＩの発生を検出する第１のコンピュータ可読プログラム・
コード手段、第１のコンピュータ可読プログラム・コード手段が、ソフトウェア
ＳＭＩの発生を検出した後、マルチプロセッサ環境のどのプロセッサが、そのプ
ロセッサがソフトウェアＳＭＩを開始したとして示す状態保存情報を有している
のかを判定するための、第２のコンピュータ可読プログラム・コード手段、及び
、ＳＭＩハンドラ、及び、ソフトウェアＳＭＩを開始したと判定されたプロセッ
サ間で、情報を転送する第３のコンピュータ可読プログラム・コード手段を含む
コンピュータ・プログラム・プロダクツが提供される。
【００２９】 本発明のさらなる態様はコンピュータプログラム・プロダクツを提供する。そ
のプロダクツは、マルチプロセッサ環境のどのプロセッサがソフトウェア・シス
テム管理割込み（ＳＭＩ）を開始したかを判定し、かつＳＭＩハンドラとそのプ
ロセッサ間で通信を行うコンピュータ可読プログラム・コード手段が書き込まれ
たコンピュータの使用可能な媒体を含む。コンピュータ・プログラム・プロダク
ツのコンピュータ可読プログラム・コード手段は、ソフトウェアＳＭＩの発生を
検出する第１のコンピュータ可読プログラム・コード手段と第２のコンピュータ
可読プログラム・コード手段とを有する。その第２のコンピュータ可読プログラ
ム・コード手段は、第１のコンピュータ可読プログラム・コード手段がソフトウ
ェアＳＭＩの発生を検出した後、 １）マルチプロセッサ環境のプロセッサが、ＢＩＯＳソフトウェアＳＭＩコー
ル・ルーチンのソフトウェアＳＭＩを開始する入出力コール命令に直ちに続く命
令が存在するオフセット位置に等しい割込み状態保存エリアにＥｌＰ’値を有し
、 ２）プロセッサの入出力状態保存エリアのＥｌＰ値が、ＢＩＯＳソフトウェア
ＳＭＩコール・ルーチンのソフトウェアＳＭＩを開始する入出力コール命令が存
在するオフセット位置に等しい、 という試験の双方ともが順序に関係なく真である場合に、マルチプロセッサ環境
のあるプロセッサをソフトウェアＳＭＩを開始したと指定し、 ＳＭＩハンドラと指定されたプロセッサ間で情報を転送する。
のプロダクツは、マルチプロセッサ環境のどのプロセッサがソフトウェア・シス
テム管理割込み（ＳＭＩ）を開始したかを判定し、かつＳＭＩハンドラとそのプ
ロセッサ間で通信を行うコンピュータ可読プログラム・コード手段が書き込まれ
たコンピュータの使用可能な媒体を含む。コンピュータ・プログラム・プロダク
ツのコンピュータ可読プログラム・コード手段は、ソフトウェアＳＭＩの発生を
検出する第１のコンピュータ可読プログラム・コード手段と第２のコンピュータ
可読プログラム・コード手段とを有する。その第２のコンピュータ可読プログラ
ム・コード手段は、第１のコンピュータ可読プログラム・コード手段がソフトウ
ェアＳＭＩの発生を検出した後、 １）マルチプロセッサ環境のプロセッサが、ＢＩＯＳソフトウェアＳＭＩコー
ル・ルーチンのソフトウェアＳＭＩを開始する入出力コール命令に直ちに続く命
令が存在するオフセット位置に等しい割込み状態保存エリアにＥｌＰ’値を有し
、 ２）プロセッサの入出力状態保存エリアのＥｌＰ値が、ＢＩＯＳソフトウェア
ＳＭＩコール・ルーチンのソフトウェアＳＭＩを開始する入出力コール命令が存
在するオフセット位置に等しい、 という試験の双方ともが順序に関係なく真である場合に、マルチプロセッサ環境
のあるプロセッサをソフトウェアＳＭＩを開始したと指定し、 ＳＭＩハンドラと指定されたプロセッサ間で情報を転送する。
【００３０】 （好ましい実施形態の詳細な説明） 本発明は特定の実施形態の状況について記載されている、しかし、本発明はそ
れに制限されることを目的としない。本発明が特にエミュレーションを容易にす
る割込みにとって有用であるにもかかわらず、例えば、データを保存すること、
データを迂回させること、プログラムのフローを迂回させることのような、いか
なる種類の割込みに対しても幅広く応用できる。
れに制限されることを目的としない。本発明が特にエミュレーションを容易にす
る割込みにとって有用であるにもかかわらず、例えば、データを保存すること、
データを迂回させること、プログラムのフローを迂回させることのような、いか
なる種類の割込みに対しても幅広く応用できる。
【００３１】 本発明は、マルチプロセッサ環境の多くの機能を認識し応用する。第１に、複
数のプロセッサが同時に入力／出力命令を実行しているケースはまれなイベント
であるということが本発明で認識された。加えて、ハードウェア制御は、その時
々の方法で１つのプロセッサからもう一方まで頻繁に移動させることはできない
ということが認識されている。さらに、ハードウェアが同時に動いている２つの
入力／出力命令を有することができないことが本発明で認識された。マルチプロ
セッサ・システムのための入力／出力バスは、１度に１つのプロセッサによって
アクセスされることができるだけである。他のプロセッサは、第１の入力／出力
命令の完了まで受け付けられない。本発明はまた、その割込みを要求している入
力命令がすでに実行さているという知見を利用する。本発明の一実施形態におい
て、本発明はこのプロセッサが入力／出力命令を出していたかどうか判定するた
めに、各々のプロセッサの状態保存エリアを使用する。最後に、本発明は保留中
の入力／出力命令を有する多重プロセッサを区別するために与えられたプロセッ
サの履歴を使用する。
数のプロセッサが同時に入力／出力命令を実行しているケースはまれなイベント
であるということが本発明で認識された。加えて、ハードウェア制御は、その時
々の方法で１つのプロセッサからもう一方まで頻繁に移動させることはできない
ということが認識されている。さらに、ハードウェアが同時に動いている２つの
入力／出力命令を有することができないことが本発明で認識された。マルチプロ
セッサ・システムのための入力／出力バスは、１度に１つのプロセッサによって
アクセスされることができるだけである。他のプロセッサは、第１の入力／出力
命令の完了まで受け付けられない。本発明はまた、その割込みを要求している入
力命令がすでに実行さているという知見を利用する。本発明の一実施形態におい
て、本発明はこのプロセッサが入力／出力命令を出していたかどうか判定するた
めに、各々のプロセッサの状態保存エリアを使用する。最後に、本発明は保留中
の入力／出力命令を有する多重プロセッサを区別するために与えられたプロセッ
サの履歴を使用する。
【００３２】 例として、本発明は実施形態において、以下のステップを含む。 （１）割込みを要求している入出力命令が実行されていると判定するステップ
と、 （２）割込みを実行するステップと、 （３）マルチプロセッサ環境の、入出力命令を実行しているプロセッサを判定
するステップと、 （４）ただ１つのプロセッサが入出力命令を実行している場合、その１つのプ
ロセッサを入出力命令を実行しているプロセッサとして指定する最終プロセッサ
・インジケータを設定するステップと、 （５）最終プロセッサ・インジケータの示すプロセッサと入出力デバイス間で
、入出力命令に応答して、データまたはコマンドを転送するステップ。
と、 （２）割込みを実行するステップと、 （３）マルチプロセッサ環境の、入出力命令を実行しているプロセッサを判定
するステップと、 （４）ただ１つのプロセッサが入出力命令を実行している場合、その１つのプ
ロセッサを入出力命令を実行しているプロセッサとして指定する最終プロセッサ
・インジケータを設定するステップと、 （５）最終プロセッサ・インジケータの示すプロセッサと入出力デバイス間で
、入出力命令に応答して、データまたはコマンドを転送するステップ。
【００３３】 さらに詳細にここで、これらの各ステップについて述べると、第１のステップ
は、そのモニタするトラップ・イベントが発生したことを示すため、及び割込み
を開始するために典型的トラッピング・ハードウェアの使用を単純に要求する。
上記したように、割込みは、様々な異なる目的を達成するために使用できる。例
えば、ＵＳＢレガシー・サポート・システムの場合、ハードウェアはＲｅａｄ
ｏｆ Ｐｏｒｔ ６０Ｈが発生したことを示す。Ｒｅａｄ ｏｆ Ｐｏｒｔ ６
０Ｈは、レガシー・キーボードのための入力ポートがアクセスされていることを
示す。このイベントが検出されたことは、入出力命令（この場合は入力命令）が
マルチプロセッサ環境のプロセッサのうちの１つによって実行されていることを
示す。
は、そのモニタするトラップ・イベントが発生したことを示すため、及び割込み
を開始するために典型的トラッピング・ハードウェアの使用を単純に要求する。
上記したように、割込みは、様々な異なる目的を達成するために使用できる。例
えば、ＵＳＢレガシー・サポート・システムの場合、ハードウェアはＲｅａｄ
ｏｆ Ｐｏｒｔ ６０Ｈが発生したことを示す。Ｒｅａｄ ｏｆ Ｐｏｒｔ ６
０Ｈは、レガシー・キーボードのための入力ポートがアクセスされていることを
示す。このイベントが検出されたことは、入出力命令（この場合は入力命令）が
マルチプロセッサ環境のプロセッサのうちの１つによって実行されていることを
示す。
【００３４】 同様に、出力命令の実行の状況において、モニタされた可能性のある命令また
はイベントは、命令Ｗｒｉｔｅ ｏｆ Ｐｏｒｔ ６４ＨまたはＰｏｒｔ ６０
Ｈである。Ｐｏｒｔ ６０Ｈが出力または書込みコマンドのためのレガシー・キ
ーボード・コントローラのためのデータ・ポートである一方で、Ｐｏｒｔ ６４
Ｈは、レガシー・キーボード・コントローラのためのコマンド・ポートである点
に注意されたい。モニタする特定のイベントが検出されると、例えば、Ｒｅａｄ
ｏｆ Ｐｏｒｔ ６０ＨまたはＷｒｉｔｅ ｏｆ Ｐｏｒｔ ６４ＨまたはＰ
ｏｒｔ ６０Ｈ命令の実行の検出が行われると、割込みがシステム内で開始され
る。この割込みによって、プログラム・フローがこの特定のイベントの検出に基
づいて迂回されることがありえる。あるいは、その割込みはエミュレーション・
プログラム・サブルーチンが実行されるようにする。前述されたように、新規な
装置をレガシー・システムに取り入れるときには、入力と出力データのエミュレ
ーション、及び／または正しい通信を容易にするために、新規な入出力デバイス
とレガシー・システムとの間で転送されるコマンドを与えることが重要である。
このエミュレーション・サブルーチンは、一般的に単に２つの異なるフォーマッ
ト間のコマンドとデータを変換するための翻訳サブルーチンを含むものである。
はイベントは、命令Ｗｒｉｔｅ ｏｆ Ｐｏｒｔ ６４ＨまたはＰｏｒｔ ６０
Ｈである。Ｐｏｒｔ ６０Ｈが出力または書込みコマンドのためのレガシー・キ
ーボード・コントローラのためのデータ・ポートである一方で、Ｐｏｒｔ ６４
Ｈは、レガシー・キーボード・コントローラのためのコマンド・ポートである点
に注意されたい。モニタする特定のイベントが検出されると、例えば、Ｒｅａｄ
ｏｆ Ｐｏｒｔ ６０ＨまたはＷｒｉｔｅ ｏｆ Ｐｏｒｔ ６４ＨまたはＰ
ｏｒｔ ６０Ｈ命令の実行の検出が行われると、割込みがシステム内で開始され
る。この割込みによって、プログラム・フローがこの特定のイベントの検出に基
づいて迂回されることがありえる。あるいは、その割込みはエミュレーション・
プログラム・サブルーチンが実行されるようにする。前述されたように、新規な
装置をレガシー・システムに取り入れるときには、入力と出力データのエミュレ
ーション、及び／または正しい通信を容易にするために、新規な入出力デバイス
とレガシー・システムとの間で転送されるコマンドを与えることが重要である。
このエミュレーション・サブルーチンは、一般的に単に２つの異なるフォーマッ
ト間のコマンドとデータを変換するための翻訳サブルーチンを含むものである。
【００３５】 一旦割込み作業が発生すると、解決すべき問題は、マルチプロセッサ環境の、
どのプロセッサが入出力命令を実行したかを判定すること、及び、入力コマンド
またはデータを受け取るかまたは、その出力データまたはコマンドを入出力デバ
イスに送り出すかのいずれかを実行すべきかを判定することである。マルチプロ
セッサ環境の正しいプロセッサのこの判定を達成するために、本発明の一実施形
態において、例えばプロセッサに対して内部であれ外部であれ、ＲＡＭのような
状態保存エリアにおいて、トラップの間に状態操作保存が利用される。詳細には
、標準プロセッサは、そのプロセッサの最後の入出力命令の実行の間に存在して
いたＥＣＸ、ＥＳＩ、ＥＤＩ、及びＥｌＰレジスタの状態を保存する。最後の入
出力レジスタ状態は、最終Ｉ／Ｏ保存エリアにおいて保存されると考えられる。
最後の入出力にレジスタ状態を取っておくための元々の理論的根拠は、必要に応
じて最後の入出力命令での再開を許すことにあった。
どのプロセッサが入出力命令を実行したかを判定すること、及び、入力コマンド
またはデータを受け取るかまたは、その出力データまたはコマンドを入出力デバ
イスに送り出すかのいずれかを実行すべきかを判定することである。マルチプロ
セッサ環境の正しいプロセッサのこの判定を達成するために、本発明の一実施形
態において、例えばプロセッサに対して内部であれ外部であれ、ＲＡＭのような
状態保存エリアにおいて、トラップの間に状態操作保存が利用される。詳細には
、標準プロセッサは、そのプロセッサの最後の入出力命令の実行の間に存在して
いたＥＣＸ、ＥＳＩ、ＥＤＩ、及びＥｌＰレジスタの状態を保存する。最後の入
出力レジスタ状態は、最終Ｉ／Ｏ保存エリアにおいて保存されると考えられる。
最後の入出力にレジスタ状態を取っておくための元々の理論的根拠は、必要に応
じて最後の入出力命令での再開を許すことにあった。
【００３６】 同様に、割込みが起こるときに、割込みの開始時にあったレジスタＥＣＸ、Ｅ
ＳＩ、ＥＤＩ、及びＥｌＰの状態は、それが、割込みレジスタ保存エリアである
と考えられる領域において保存される。
ＳＩ、ＥＤＩ、及びＥｌＰの状態は、それが、割込みレジスタ保存エリアである
と考えられる領域において保存される。
【００３７】 割込みを発生させる入出力命令を受け取るプロセッサの正常動作において、レ
ジスタＥＣＸ、ＥＳＩ、ＥＤＩ、及びＥｌＰの状態は入出力命令を受けると、入
出力保存エリアに保存されるということがわかる。例えばＩＮ ＡＬ，Ｐｏｒｔ
６４Ｈは２バイト命令であり、このような典型的入力命令は、プロセッサ・レ
ジスタＡＬにＰｏｒｔ ６４Ｈの入出力デバイスの内容を移動するようにプロセ
ッサに指示する。典型的な他の入力命令は、ＩＮ ＡＬ，ＤＸの１バイトの命令
の形式を有する。ＤＸはポート・アドレスを含む。関係する入出力命令のタイプ
に従い、Ｐｏｒｔ ６４Ｈのための命令リンクは多数バイト長である。２バイト
の入力命令の実例では、マルチプロセッサ・システムのための入出力管理ロジッ
クがこれがモニタされる入出力命令であるということを検出する前に、プロセッ
サは命令の両方のバイトを読み込む。したがって、プログラムはプロセッサが入
出力命令を読み込むようにし、入出力管理システムがこれが割込みを要求し、割
込みを開始し、レジスタＥＣＸ、ＥＳＩ、ＥＤＩ、及びＥｌＰの状態を割込み状
態保存エリアに保存する入出力命令であることを検出するようにするために２バ
イトで進む。入出力命令を実行するプロセッサのために、最終Ｉ／Ｏ状態保存エ
リア内に保持されている、最後の入出力実行の間に実行される命令のための、命
令ポインタまたはアドレスが、割込み状態保存エリア内に保持されている次の命
令ポインタまたはアドレスと、所定の数以下の値だけ異なることが分かる。この
例では、この所定の数は、入出力デバイスが有することができるアドレス・バイ
トの最大数である。２バイトの入出力ポート命令の現在の実例では、この所定の
数は２に等しい。したがって、特定のプロセッサによって実行される最後の入出
力命令のためのアドレスを保有している最終Ｉ／Ｏ状態保存エリアと、割込み状
態保存エリアに保持されている次の命令ポインタ間のアドレス差が、２に等しい
とき、その特定のプロセッサが入出力命令を実行していることは明白であること
がわかる。１つの例示的実施形態では、入出力命令を受け取る時点でレジスタＥ
ｌＰに保持されているアドレスは、最終Ｉ／Ｏ状態保存エリアに保存され、割込
みの時点で、そのアドレスが割込み状態保存エリアに保持されているＥｌＰレジ
スタに保持されているアドレスで減算され、またそれと比較されることに注意さ
れたい。これらの２アドレス間の差は、所定の数、この例では２と比較される。
すなわち、ＥＩＰ’＝ＥＩＰ＋２であり、ここでＥＩＰ’は次の命令ポインタま
たはアドレスを保持しているレジスタである。
ジスタＥＣＸ、ＥＳＩ、ＥＤＩ、及びＥｌＰの状態は入出力命令を受けると、入
出力保存エリアに保存されるということがわかる。例えばＩＮ ＡＬ，Ｐｏｒｔ
６４Ｈは２バイト命令であり、このような典型的入力命令は、プロセッサ・レ
ジスタＡＬにＰｏｒｔ ６４Ｈの入出力デバイスの内容を移動するようにプロセ
ッサに指示する。典型的な他の入力命令は、ＩＮ ＡＬ，ＤＸの１バイトの命令
の形式を有する。ＤＸはポート・アドレスを含む。関係する入出力命令のタイプ
に従い、Ｐｏｒｔ ６４Ｈのための命令リンクは多数バイト長である。２バイト
の入力命令の実例では、マルチプロセッサ・システムのための入出力管理ロジッ
クがこれがモニタされる入出力命令であるということを検出する前に、プロセッ
サは命令の両方のバイトを読み込む。したがって、プログラムはプロセッサが入
出力命令を読み込むようにし、入出力管理システムがこれが割込みを要求し、割
込みを開始し、レジスタＥＣＸ、ＥＳＩ、ＥＤＩ、及びＥｌＰの状態を割込み状
態保存エリアに保存する入出力命令であることを検出するようにするために２バ
イトで進む。入出力命令を実行するプロセッサのために、最終Ｉ／Ｏ状態保存エ
リア内に保持されている、最後の入出力実行の間に実行される命令のための、命
令ポインタまたはアドレスが、割込み状態保存エリア内に保持されている次の命
令ポインタまたはアドレスと、所定の数以下の値だけ異なることが分かる。この
例では、この所定の数は、入出力デバイスが有することができるアドレス・バイ
トの最大数である。２バイトの入出力ポート命令の現在の実例では、この所定の
数は２に等しい。したがって、特定のプロセッサによって実行される最後の入出
力命令のためのアドレスを保有している最終Ｉ／Ｏ状態保存エリアと、割込み状
態保存エリアに保持されている次の命令ポインタ間のアドレス差が、２に等しい
とき、その特定のプロセッサが入出力命令を実行していることは明白であること
がわかる。１つの例示的実施形態では、入出力命令を受け取る時点でレジスタＥ
ｌＰに保持されているアドレスは、最終Ｉ／Ｏ状態保存エリアに保存され、割込
みの時点で、そのアドレスが割込み状態保存エリアに保持されているＥｌＰレジ
スタに保持されているアドレスで減算され、またそれと比較されることに注意さ
れたい。これらの２アドレス間の差は、所定の数、この例では２と比較される。
すなわち、ＥＩＰ’＝ＥＩＰ＋２であり、ここでＥＩＰ’は次の命令ポインタま
たはアドレスを保持しているレジスタである。
【００３８】 あるいは、入出力ポート・アドレスは、例えばレジスタＤＸのようなレジスタ
に配置されることができる。その命令は、この例では１バイト命令であって、以
下の形式ＩＮ ＡＬ，ＤＸをとる。この状況では、実行される最後の入出力命令
のための最終Ｉ／Ｏ状態保存エリアに保持されている命令アドレスと、そのプロ
セッサのための割込み状態保存エリアに保持されている次の命令ポインタ間の命
令カウント差は、１に等しく、すなわちＥＩＰ’＝ＥＩＰ＋１である。ここにＥ
ｌＰ’は割込み状態保存エリアの次の命令ポインタ位置に保持されている次の命
令ポインタである。
に配置されることができる。その命令は、この例では１バイト命令であって、以
下の形式ＩＮ ＡＬ，ＤＸをとる。この状況では、実行される最後の入出力命令
のための最終Ｉ／Ｏ状態保存エリアに保持されている命令アドレスと、そのプロ
セッサのための割込み状態保存エリアに保持されている次の命令ポインタ間の命
令カウント差は、１に等しく、すなわちＥＩＰ’＝ＥＩＰ＋１である。ここにＥ
ｌＰ’は割込み状態保存エリアの次の命令ポインタ位置に保持されている次の命
令ポインタである。
【００３９】 プロセッサのための命令ポインタ・カウント差が１に等しいときは、それが割
込みを要求したことは、すなわちレジスタＤＸに保持されているポート・アドレ
スが、モニタされている入出力デバイスのための指示子またはアドレスを実際に
保持しているかどうかを判定することが好ましい。このように、特定のプロセッ
サの命令アドレス・カウント差が１に等しいときに、特定のプロセッサに対する
最後の入出力命令が、モニタする入出力デバイスのためのポートを直接的または
間接的に示さなければ、入出力命令を実行するプロセッサとしての特定のプロセ
ッサの指定を削除する付加ステップが実行される。
込みを要求したことは、すなわちレジスタＤＸに保持されているポート・アドレ
スが、モニタされている入出力デバイスのための指示子またはアドレスを実際に
保持しているかどうかを判定することが好ましい。このように、特定のプロセッ
サの命令アドレス・カウント差が１に等しいときに、特定のプロセッサに対する
最後の入出力命令が、モニタする入出力デバイスのためのポートを直接的または
間接的に示さなければ、入出力命令を実行するプロセッサとしての特定のプロセ
ッサの指定を削除する付加ステップが実行される。
【００４０】 割込みが必要であると判定される前に入出力命令を読むためにプログラムが多
数のバイトをステップしないというプロセッサ設計があり得るということは注意
されるべきである。その場合、そのプロセッサによって実行される最終Ｉ／Ｏ命
令のための最終Ｉ／Ｏ状態保存エリアに保持されているアドレスと、そのプロセ
ッサのための割込み状態保存エリア保持されている現在の命令ポインタ間の命令
カウント差はゼロである。
数のバイトをステップしないというプロセッサ設計があり得るということは注意
されるべきである。その場合、そのプロセッサによって実行される最終Ｉ／Ｏ命
令のための最終Ｉ／Ｏ状態保存エリアに保持されているアドレスと、そのプロセ
ッサのための割込み状態保存エリア保持されている現在の命令ポインタ間の命令
カウント差はゼロである。
【００４１】 したがって、特定のプロセッサの命令ポインタ・カウント差は、実行されてい
る入出力命令があるときに、所定の数に等しいかまたは所定の数未満でもよいこ
とは、上記から理解できる。議論中の実例では、命令ポインタ・カウント差は、
２、１または０であってもよい。次のステップにおいて、１つのプロセッサだけ
が入出力命令の中にある場合、そのときはこのプロセッサは、入出力命令を出し
たものでなければならず、指定された入出力デバイス間で通信し、データ及びコ
マンドを転送するために接続されていなければならない。したがって、最終プロ
セッサ・インジケータは、この特定のプロセッサを示すために、読み込み命令の
場合は、レジスタＡＬのためのこのプロセッサの状態保存エリアの中に保持され
ている情報を更新するように設定される。あるいは、書き込み命令の場合、この
特定のプロセッサのためのレジスタＡＬのための割込み保存エリアに保持されて
いるデータまたはコマンドは、入出力デバイスの適当なポートに送出される。状
況の２つ以上のプロセッサが入出力命令の中にある場合、すなわち、２つ以上の
プロセッサに対して、最終Ｉ／Ｏ状態保存エリアに保持されている命令ポインタ
とそのプロセッサのための割込み状態保存エリアに保持されている現在の命令ポ
インタのとの間のアドレス差が所定の数以下である場合は、最終プロセッサ・イ
ンジケータは更新されず、最終プロセッサ・インジケータに現在表示されている
プロセッサがデータまたはコマンドの移動のための入出力デバイスに接続される
。本質において、入出力命令を実行している２つのプロセッサに直面すれば、最
終プロセッサ・インジケータにおいて示されるプロセッサは、通信のための正し
いプロセッサであると仮定される、これがデフォルト状況である。現実の世界に
おいて、そのようなプロセッサ競合はまれな状態である点に留意する必要がある
。実際、マルチプロセッサ・オペレーティング・システムは通常特定のハードウ
ェアを特定のプロセッサに割り当てる。割込み要求するまさに第１の入力命令の
実行中に、２つ以上のプロセッサが入出力命令中であるならば、その場合は最終
プロセッサ・インジケータは、ゼロに等しい。したがって、どちらのプロセッサ
の状態保存エリアも、入出力デバイスに接続されていない。この状態は、パワー
・オン・セルフ・テスト（Ｐｏｗｅｒ Ｏｎ Ｓｅｌｆ Ｔｅｓｔ、Ｐｏｓｔ）
の間に１つのプロセッサを実行するだけであるＢＩＯＳの中では、決して存在し
ない。これは、最終プロセッサ・インジケータは実行している唯一のプロセッサ
にセットされなければならないからである。
る入出力命令があるときに、所定の数に等しいかまたは所定の数未満でもよいこ
とは、上記から理解できる。議論中の実例では、命令ポインタ・カウント差は、
２、１または０であってもよい。次のステップにおいて、１つのプロセッサだけ
が入出力命令の中にある場合、そのときはこのプロセッサは、入出力命令を出し
たものでなければならず、指定された入出力デバイス間で通信し、データ及びコ
マンドを転送するために接続されていなければならない。したがって、最終プロ
セッサ・インジケータは、この特定のプロセッサを示すために、読み込み命令の
場合は、レジスタＡＬのためのこのプロセッサの状態保存エリアの中に保持され
ている情報を更新するように設定される。あるいは、書き込み命令の場合、この
特定のプロセッサのためのレジスタＡＬのための割込み保存エリアに保持されて
いるデータまたはコマンドは、入出力デバイスの適当なポートに送出される。状
況の２つ以上のプロセッサが入出力命令の中にある場合、すなわち、２つ以上の
プロセッサに対して、最終Ｉ／Ｏ状態保存エリアに保持されている命令ポインタ
とそのプロセッサのための割込み状態保存エリアに保持されている現在の命令ポ
インタのとの間のアドレス差が所定の数以下である場合は、最終プロセッサ・イ
ンジケータは更新されず、最終プロセッサ・インジケータに現在表示されている
プロセッサがデータまたはコマンドの移動のための入出力デバイスに接続される
。本質において、入出力命令を実行している２つのプロセッサに直面すれば、最
終プロセッサ・インジケータにおいて示されるプロセッサは、通信のための正し
いプロセッサであると仮定される、これがデフォルト状況である。現実の世界に
おいて、そのようなプロセッサ競合はまれな状態である点に留意する必要がある
。実際、マルチプロセッサ・オペレーティング・システムは通常特定のハードウ
ェアを特定のプロセッサに割り当てる。割込み要求するまさに第１の入力命令の
実行中に、２つ以上のプロセッサが入出力命令中であるならば、その場合は最終
プロセッサ・インジケータは、ゼロに等しい。したがって、どちらのプロセッサ
の状態保存エリアも、入出力デバイスに接続されていない。この状態は、パワー
・オン・セルフ・テスト（Ｐｏｗｅｒ Ｏｎ Ｓｅｌｆ Ｔｅｓｔ、Ｐｏｓｔ）
の間に１つのプロセッサを実行するだけであるＢＩＯＳの中では、決して存在し
ない。これは、最終プロセッサ・インジケータは実行している唯一のプロセッサ
にセットされなければならないからである。
【００４２】 最終プロセッサ・インジケータが最後のプロセッサであった特定のプロセッサ
を示しているレジスタ・ポインタを備えているかまたは、各々のプロセッサに設
定されるフラグを伴って、複数のフラグを備えることができる点に注意すべきで
ある。最終プロセッサ・インジケータは、入出力管理システムまたはプロセッサ
・チップセットに配置されていることができ、またはプロセッサ・チップセット
に対して外部部品であることもできる。
を示しているレジスタ・ポインタを備えているかまたは、各々のプロセッサに設
定されるフラグを伴って、複数のフラグを備えることができる点に注意すべきで
ある。最終プロセッサ・インジケータは、入出力管理システムまたはプロセッサ
・チップセットに配置されていることができ、またはプロセッサ・チップセット
に対して外部部品であることもできる。
【００４３】 図１を参照する。本発明の一実施形態のためのプログラム・フローを示すフロ
ーチャートを記載する。エントリ・ポイント１０から、システムは菱形１２をモ
ニタし、割込みを要求する入出力命令を探す。割込みを要求している入出力命令
が検出されない場合、システム・フローは直接終了点１００へ行く。割込みを要
求している入出力命令が検出されたとき、そのときはレジスタＥＩＰを含む適当
なレジスタの値が、各々のプロセッサのための割込み保存エリアに保存される。
この時点で、命令ポインタ・カウントの差はマルチプロセッサ・システムの各々
のプロセッサに対して判定される。したがって、ブロック１４において、チェッ
クされる第１のプロセッサに対してポインタが状態保存エリアにおいて初期化さ
れる。プログラム・フローは、次いでその特定のプロセッサが入出力命令を実行
しているかどうか判定される菱形１６へ移動する。以前に強調されたように、本
発明の好適な実施形態では、その菱形判定ブロック機能１６は、最終Ｉ／Ｏ入出
力状態保存エリア内に保持されている命令ポインタと、そのプロセッサのための
割込み保存エリアの現在の命令アドレス・ポインタ内に保持されている現在の命
令アドレスとの間のアドレス・カウント差が所定の数以下であることを判定する
ことによって達成されてもよい。現在の例では、この所定の数は２に等しい、し
かし、その他の例では使用されているプロセッサの特定のタイプに依存する。こ
の実施形態のさらなる態様において、特定のプロセッサのためのアドレス・カウ
ント差が１に等しいときに、特定のプロセッサに対する最後の入出力命令のため
の命令ポインタがモニタする入出力デバイスのための指示子を保持している位置
をポイントしない限り、このプロセッサは入出力命令を実行している特定のプロ
セッサに指定されない。
ーチャートを記載する。エントリ・ポイント１０から、システムは菱形１２をモ
ニタし、割込みを要求する入出力命令を探す。割込みを要求している入出力命令
が検出されない場合、システム・フローは直接終了点１００へ行く。割込みを要
求している入出力命令が検出されたとき、そのときはレジスタＥＩＰを含む適当
なレジスタの値が、各々のプロセッサのための割込み保存エリアに保存される。
この時点で、命令ポインタ・カウントの差はマルチプロセッサ・システムの各々
のプロセッサに対して判定される。したがって、ブロック１４において、チェッ
クされる第１のプロセッサに対してポインタが状態保存エリアにおいて初期化さ
れる。プログラム・フローは、次いでその特定のプロセッサが入出力命令を実行
しているかどうか判定される菱形１６へ移動する。以前に強調されたように、本
発明の好適な実施形態では、その菱形判定ブロック機能１６は、最終Ｉ／Ｏ入出
力状態保存エリア内に保持されている命令ポインタと、そのプロセッサのための
割込み保存エリアの現在の命令アドレス・ポインタ内に保持されている現在の命
令アドレスとの間のアドレス・カウント差が所定の数以下であることを判定する
ことによって達成されてもよい。現在の例では、この所定の数は２に等しい、し
かし、その他の例では使用されているプロセッサの特定のタイプに依存する。こ
の実施形態のさらなる態様において、特定のプロセッサのためのアドレス・カウ
ント差が１に等しいときに、特定のプロセッサに対する最後の入出力命令のため
の命令ポインタがモニタする入出力デバイスのための指示子を保持している位置
をポイントしない限り、このプロセッサは入出力命令を実行している特定のプロ
セッサに指定されない。
【００４４】 菱形１６がこのプロセッサが入出力命令を実行していると判定する場合、その
プロセッサのための入出力インジケータがセットされる。このインジケータは、
例えばフラグまたはポインタとすることができる。プログラム・フローは、それ
からチェックする次のプロセッサの状態保存エリアにポインタを増分するために
ブロック２０へ行く。次いで、プログラム・フローは、これ以上のプロセッサが
チェックされる必要があるかどうか判定される菱形２２へ行く。さらなるプロセ
ッサがチェックされる必要がある場合、プログラム・フローはこのさらなるプロ
セッサが上述したような入出力命令を実行しているかどうかを判定する菱形ブロ
ック１６への入力まで戻る。さらなるプロセッサが、それらが入出力命令を実行
しているかどうか判定するためにチェックされる必要はない場合、プログラム・
フローは、複数のプロセッサが入出力命令を実行している最中であるかを意味す
る、複数のプロセッサがセットされている入出力インジケータを有するかどうか
を判定するために菱形ブロック２４へ行く。入出力命令を実行している複数のプ
ロセッサがない場合、最終プロセッサ・インジケータはそのプロセッサを示すた
めに更新される。それから、プログラム・フローは「最終プロセッサ」の状態保
存エリアを選択された入出力デバイスに接続するためにブロック２８へ行く。Ｉ
Ｎ命令の場合、「最終プロセッサ」のためのＡＬレジスタのための値を保持して
いる状態保存エリアは、特定の入出力デバイスからのデータまたはコマンドによ
って更新される。あるいは、ＯＵＴ命令の場合、「最終プロセッサ」のレジスタ
ＡＬのための状態保存中に保持されているデータまたはコマンドは、特定の入出
力デバイスに送られる。
プロセッサのための入出力インジケータがセットされる。このインジケータは、
例えばフラグまたはポインタとすることができる。プログラム・フローは、それ
からチェックする次のプロセッサの状態保存エリアにポインタを増分するために
ブロック２０へ行く。次いで、プログラム・フローは、これ以上のプロセッサが
チェックされる必要があるかどうか判定される菱形２２へ行く。さらなるプロセ
ッサがチェックされる必要がある場合、プログラム・フローはこのさらなるプロ
セッサが上述したような入出力命令を実行しているかどうかを判定する菱形ブロ
ック１６への入力まで戻る。さらなるプロセッサが、それらが入出力命令を実行
しているかどうか判定するためにチェックされる必要はない場合、プログラム・
フローは、複数のプロセッサが入出力命令を実行している最中であるかを意味す
る、複数のプロセッサがセットされている入出力インジケータを有するかどうか
を判定するために菱形ブロック２４へ行く。入出力命令を実行している複数のプ
ロセッサがない場合、最終プロセッサ・インジケータはそのプロセッサを示すた
めに更新される。それから、プログラム・フローは「最終プロセッサ」の状態保
存エリアを選択された入出力デバイスに接続するためにブロック２８へ行く。Ｉ
Ｎ命令の場合、「最終プロセッサ」のためのＡＬレジスタのための値を保持して
いる状態保存エリアは、特定の入出力デバイスからのデータまたはコマンドによ
って更新される。あるいは、ＯＵＴ命令の場合、「最終プロセッサ」のレジスタ
ＡＬのための状態保存中に保持されているデータまたはコマンドは、特定の入出
力デバイスに送られる。
【００４５】 菱形ブロック２４が、入出力命令を実行する複数のプロセッサがあると判定す
るとき、その場合は「最終プロセッサ」インジケータは更新されず、むしろプロ
グラム・フローは直接ブロック２８へ行き、通信を許可する更新されていない「
最終プロセッサ」インジケータ中で示されているプロセッサの状態保存エリアを
特定の入出力デバイスへ接続する。これは、デフォルト状況である。ブロック２
８から出る出力は、次いでプログラム・フローから終了点１００まで行く。
るとき、その場合は「最終プロセッサ」インジケータは更新されず、むしろプロ
グラム・フローは直接ブロック２８へ行き、通信を許可する更新されていない「
最終プロセッサ」インジケータ中で示されているプロセッサの状態保存エリアを
特定の入出力デバイスへ接続する。これは、デフォルト状況である。ブロック２
８から出る出力は、次いでプログラム・フローから終了点１００まで行く。
【００４６】 ここにおいて記載されている本発明の本実施形態は、ＳＭＲＡＭの状態保存エ
リアを使用したが、本発明はそれに制限されない点に注意されたい。例えば、状
態保存情報は、標準のシステム・メモリに保存されてもよい。
リアを使用したが、本発明はそれに制限されない点に注意されたい。例えば、状
態保存情報は、標準のシステム・メモリに保存されてもよい。
【００４７】 ソフトウェアＳＭＩを引き起こしたＣＰＵを判定するという問題を解決するた
めに設計された本発明のさらなる態様では、本発明は、（１）ＢＩＯＳがＳ／Ｗ
ＳＭＩを生成する唯一のエージェントでなければならないという事実、（２）
各々のプロセッサのＳａｖｅ Ｓｔａｔｅ（保存状態）エリア内に保存されてい
るＣＰＵ状態情報、特に状態保存のＥｌＰ’入出力ＥＩＰスロットに含まれてい
る情報を使用する。本発明はまた、完全に現在のオペレーション・システムで機
能する既存のソフトウェアＳＭＩサービスに適合する。新規なインターフェース
は、定義される必要はない。
めに設計された本発明のさらなる態様では、本発明は、（１）ＢＩＯＳがＳ／Ｗ
ＳＭＩを生成する唯一のエージェントでなければならないという事実、（２）
各々のプロセッサのＳａｖｅ Ｓｔａｔｅ（保存状態）エリア内に保存されてい
るＣＰＵ状態情報、特に状態保存のＥｌＰ’入出力ＥＩＰスロットに含まれてい
る情報を使用する。本発明はまた、完全に現在のオペレーション・システムで機
能する既存のソフトウェアＳＭＩサービスに適合する。新規なインターフェース
は、定義される必要はない。
【００４８】 Ｓ／Ｗ ＳＭＩを生成したプロセッサを判定する検出プロシージャは、以下の
ステップに従う。 １）このＳＭＩがソフトウェアＳＭＩであったと判定するステップ。 ２）どのプロセッサの状態保存が、それがＳ／Ｗ ＳＭＩを生成したと結論を下
すための期待される情報を有しているか判定するステップ。
ステップに従う。 １）このＳＭＩがソフトウェアＳＭＩであったと判定するステップ。 ２）どのプロセッサの状態保存が、それがＳ／Ｗ ＳＭＩを生成したと結論を下
すための期待される情報を有しているか判定するステップ。
【００４９】 更に詳細に各々のこれらのステップを説明する。第１のステップは、単にその
特定のＳＭＩの出所は、ソフトウェアであったと判定するためにチップセット・
ロジック・レジスタを使用する。例えば、ロジックはモニタするソフトウェア・
イベントがいつ起こったかを示すために設定され、その発生を示すために次いで
特定のレジスタに「１」を配置することができる。
特定のＳＭＩの出所は、ソフトウェアであったと判定するためにチップセット・
ロジック・レジスタを使用する。例えば、ロジックはモニタするソフトウェア・
イベントがいつ起こったかを示すために設定され、その発生を示すために次いで
特定のレジスタに「１」を配置することができる。
【００５０】 第２のステップは、ＢＩＯＳがソフトウェアＳＭＩを生成することができる唯
一のエージェントであるという事実を利用する。これは明白でなければならない
。なぜならＳＭＩを処理するＳＭＩハンドラがＢＩＯＳによって生成されている
からである。このために、ソフトウェアＳＭＩを開始するためのいかなるコール
・ルーチンも、ＢＩＯＳによって判定されるフォーマットに従わなければならな
い。第２に、ソフトウェアＳＭＩを開始するためのコール・ルーチンはマシン特
有のものである。そのことはソフトウェアＳＭＩを使用するいかなる一般的なア
プリケーション・ソフトウェアにとっても、そのソフトウェアは、そのときＢＩ
ＯＳ内に存在しなければならない、マシン・レベル・プロシージャにアクセスし
なければならないことを意味する。
一のエージェントであるという事実を利用する。これは明白でなければならない
。なぜならＳＭＩを処理するＳＭＩハンドラがＢＩＯＳによって生成されている
からである。このために、ソフトウェアＳＭＩを開始するためのいかなるコール
・ルーチンも、ＢＩＯＳによって判定されるフォーマットに従わなければならな
い。第２に、ソフトウェアＳＭＩを開始するためのコール・ルーチンはマシン特
有のものである。そのことはソフトウェアＳＭＩを使用するいかなる一般的なア
プリケーション・ソフトウェアにとっても、そのソフトウェアは、そのときＢＩ
ＯＳ内に存在しなければならない、マシン・レベル・プロシージャにアクセスし
なければならないことを意味する。
【００５１】 第２のステップは、特定のＣＰＵがＢＩＯＳソフトウェアＳＭＩコール・ルー
チンの外で実行していたならば、どのルーチンがソフトウェアＳＭＩを生成する
入出力命令を含むかを判定するために各々のＣＰＵ状態保存エリアを見ることに
よってその判定機能を達成する。状態保存は、プロセッサが、ＳＭＩに先だって
その位置にあり、したがってソフトウェアＳＭＩを生成したかどうかを判定する
ことができる情報のキー部分を含む。試験をするために２つのデータが用いられ
る。そのＣＰＵがソフトウェアＳＭＩを実行しているかどうか判定するために、
いずれの試験も、あるレベルの正確度で使われる。両方の試験が真の場合、正確
度のレベルは実質的に１００％である。
チンの外で実行していたならば、どのルーチンがソフトウェアＳＭＩを生成する
入出力命令を含むかを判定するために各々のＣＰＵ状態保存エリアを見ることに
よってその判定機能を達成する。状態保存は、プロセッサが、ＳＭＩに先だって
その位置にあり、したがってソフトウェアＳＭＩを生成したかどうかを判定する
ことができる情報のキー部分を含む。試験をするために２つのデータが用いられ
る。そのＣＰＵがソフトウェアＳＭＩを実行しているかどうか判定するために、
いずれの試験も、あるレベルの正確度で使われる。両方の試験が真の場合、正確
度のレベルは実質的に１００％である。
【００５２】 試験１は、割込み状態エリアのＥＩＰ’値が、ＳＭＩハンドラに実行を送り出
すＢＩＯＳソフトウェアＳＭＩコール・ルーチン内の入出力コール命令に直ちに
続く命令のオフセット位置に等しいかどうか判定する。以前に強調されたように
、割込みが起こるとき、割込み状態保存エリアのＥｌＰ’レジスタは実行される
次の命令の位置を保つ。この状況では、オフセットとは相対位置を意味する。
すＢＩＯＳソフトウェアＳＭＩコール・ルーチン内の入出力コール命令に直ちに
続く命令のオフセット位置に等しいかどうか判定する。以前に強調されたように
、割込みが起こるとき、割込み状態保存エリアのＥｌＰ’レジスタは実行される
次の命令の位置を保つ。この状況では、オフセットとは相対位置を意味する。
【００５３】 ＢＩＯＳソフトウェアＳＭＩコール・ルーチンは少なくとも２つの命令を含ま
なければならず、それはＳＭＩを実行するために、ＳＭＩハンドラ・ルーチンに
実行を送り出し直ちに命令に続くための入出力コール命令を備えるということに
注意されたい。限定とはならない例証として挙げると、直ちに続く命令はソフト
ウェアＳＭＩの発生の前にＣＰＵで実行していたアプリケーション・プログラム
へ実行を送り返すこともできる。
なければならず、それはＳＭＩを実行するために、ＳＭＩハンドラ・ルーチンに
実行を送り出し直ちに命令に続くための入出力コール命令を備えるということに
注意されたい。限定とはならない例証として挙げると、直ちに続く命令はソフト
ウェアＳＭＩの発生の前にＣＰＵで実行していたアプリケーション・プログラム
へ実行を送り返すこともできる。
【００５４】 試験２は、ＣＰＵが入力／出力（入出力）命令を実行し始めるときに、割込み
状態保存エリアと異なる状態保存エリア内の位置のＥＣＸ、ＥＳＩ、ＥＤＩ、及
びＥｌＰレジスタの状態保存、すなわち入出力状態保存エリアの状態を保存する
という事実を利用する。以前に注目したように、これは入力／出力命令が、必要
に応じて、再開できるように実行される。この入出力状態保存情報は、プロセッ
サの最後に実行された入出力命令が、ソフトウェアＳＭＩを生成するために使用
された入力／出力命令からのものであるかどうかを判定するために用いられる。
ＥＩＰのための入出力状態保存値が、ＢＩＯＳソフトウェアＳＭＩコール・ルー
チンの入出力コール命令が存在するオフセット位置に等しい場合、その命令はＳ
ＭＩハンドラに実行を送る。
状態保存エリアと異なる状態保存エリア内の位置のＥＣＸ、ＥＳＩ、ＥＤＩ、及
びＥｌＰレジスタの状態保存、すなわち入出力状態保存エリアの状態を保存する
という事実を利用する。以前に注目したように、これは入力／出力命令が、必要
に応じて、再開できるように実行される。この入出力状態保存情報は、プロセッ
サの最後に実行された入出力命令が、ソフトウェアＳＭＩを生成するために使用
された入力／出力命令からのものであるかどうかを判定するために用いられる。
ＥＩＰのための入出力状態保存値が、ＢＩＯＳソフトウェアＳＭＩコール・ルー
チンの入出力コール命令が存在するオフセット位置に等しい場合、その命令はＳ
ＭＩハンドラに実行を送る。
【００５５】 これらの試験の両方とも正である場合、このＣＰＵが今まさに、Ｓ／Ｗ ＳＭ
Ｉを生成したことは確実であるということに注目されたい。ソフトウェアＳＭＩ
の時点で１つ以上のＣＰＵが、ランダムにこれらの試験の双方ともに合格する確
率は２＾３２より大きい。（システムが連続的に稼働するに任され、ソフトウェ
アＳＭＩが２秒ごとに生成される場合に、エラー条件が起こるには、平均して１
００年以上かかる。）このことは、多くの他のシステム故障イベントが確実と見
なされるよりもより確率が低い。両方の試験が正であれば、割込み状態保存レジ
スタＥＣＸ、ＥＳＩ、ＥＤＩはまた、そのＣＰＵのための入出力状態保存の、そ
れらの入出力状態保存等価物に等しくなければならない、ということに注目され
たい。
Ｉを生成したことは確実であるということに注目されたい。ソフトウェアＳＭＩ
の時点で１つ以上のＣＰＵが、ランダムにこれらの試験の双方ともに合格する確
率は２＾３２より大きい。（システムが連続的に稼働するに任され、ソフトウェ
アＳＭＩが２秒ごとに生成される場合に、エラー条件が起こるには、平均して１
００年以上かかる。）このことは、多くの他のシステム故障イベントが確実と見
なされるよりもより確率が低い。両方の試験が正であれば、割込み状態保存レジ
スタＥＣＸ、ＥＳＩ、ＥＤＩはまた、そのＣＰＵのための入出力状態保存の、そ
れらの入出力状態保存等価物に等しくなければならない、ということに注目され
たい。
【００５６】 次に図２に関連して考察すると、本発明の実施形態に従って、マルチプロセッ
サ環境のソフトウェアＳＭＩの後の判定の経過を示しているブロック図フローチ
ャートが示されている。この図が本発明の好適な実施形態を例示し、そこにおい
て、双方の試験は、どのプロセッサが、ソフトウェアＳＭＩを開始したかに関す
る判定に利用されるということに注目されたい。以前に明示されたように、本発
明はプロセッサの判定をするためにこれらの試験のうちの１つだけを使用して実
行されてもよい。次に図２に関連して考察する。実行はブロック１１０で示され
るエントリ・ポイントから始まる。ブロック１１０は、ＳＭＩが発行された実行
の位置を示す。この過程（ブロック１１２によって例示される）における次のス
テップは、ＳＭＩがソフトウェアＳＭＩであるかどうかを判定することである。
これがソフトウェアＳＭＩでないと判定された場合、実行はブロック１１４へ進
み、ＳＭＩは通常のハードウェアＳＭＩのように処理される。これがソフトウェ
アＳＭＩであることが判定された場合、実行はブロック１１６へ進み、第１のＣ
ＰＵの状態保存エリアをポイントする。実行はそれからブロック１１８へ進み、
そこにおいて割込み状態保存ＥＩＰ’値が、直ちに入出力コール命令に続くＢＩ
ＯＳソフトウェアＳＭＩコール・ルーチン内の命令のオフセット位置に等しいか
どうか判定される。答えがＮＯである場合、実行はブロック１２０へ進み、そこ
でこれが試験される最後のＣＰＵであるかどうか判定する。答えがＹＥＳである
場合、実行はこのプロシージャが停止させられるブロック１２２へ進む。これが
最後のＣＰＵでないと判定された場合、実行はブロック１２４へ進み、次のＣＰ
Ｕに対して増分する。次いで、実行はその次のＣＰＵのための割込み状態保存Ｅ
ＬＰ’値が、入出力コール命令に直ぐ続く、ＢＩＯＳソフトウェアＳＭＩコール
・ルーチンの命令のオフセット位置に等しいかどうかを判定するために再びブロ
ック１１８まで進む。
サ環境のソフトウェアＳＭＩの後の判定の経過を示しているブロック図フローチ
ャートが示されている。この図が本発明の好適な実施形態を例示し、そこにおい
て、双方の試験は、どのプロセッサが、ソフトウェアＳＭＩを開始したかに関す
る判定に利用されるということに注目されたい。以前に明示されたように、本発
明はプロセッサの判定をするためにこれらの試験のうちの１つだけを使用して実
行されてもよい。次に図２に関連して考察する。実行はブロック１１０で示され
るエントリ・ポイントから始まる。ブロック１１０は、ＳＭＩが発行された実行
の位置を示す。この過程（ブロック１１２によって例示される）における次のス
テップは、ＳＭＩがソフトウェアＳＭＩであるかどうかを判定することである。
これがソフトウェアＳＭＩでないと判定された場合、実行はブロック１１４へ進
み、ＳＭＩは通常のハードウェアＳＭＩのように処理される。これがソフトウェ
アＳＭＩであることが判定された場合、実行はブロック１１６へ進み、第１のＣ
ＰＵの状態保存エリアをポイントする。実行はそれからブロック１１８へ進み、
そこにおいて割込み状態保存ＥＩＰ’値が、直ちに入出力コール命令に続くＢＩ
ＯＳソフトウェアＳＭＩコール・ルーチン内の命令のオフセット位置に等しいか
どうか判定される。答えがＮＯである場合、実行はブロック１２０へ進み、そこ
でこれが試験される最後のＣＰＵであるかどうか判定する。答えがＹＥＳである
場合、実行はこのプロシージャが停止させられるブロック１２２へ進む。これが
最後のＣＰＵでないと判定された場合、実行はブロック１２４へ進み、次のＣＰ
Ｕに対して増分する。次いで、実行はその次のＣＰＵのための割込み状態保存Ｅ
ＬＰ’値が、入出力コール命令に直ぐ続く、ＢＩＯＳソフトウェアＳＭＩコール
・ルーチンの命令のオフセット位置に等しいかどうかを判定するために再びブロ
ック１１８まで進む。
【００５７】 ブロック１１８の判定に対する答えが、その割込み状態保存ＥｌＰ’が、入出
力コール命令に直ちに続く、ＢＩＯＳソフトウェアＳＭＩコール・ルーチンの命
令のオフセット位置にまさに等しい場合、実行はブロック１２６へ進む。ブロッ
ク１２６は、入出力状態保存ＥＩＰがＳＭＩハンドラを呼んだＢＩＯＳソフトウ
ェアＳＭＩコール・ルーチンの入出力コール命令のオフセット位置に等しいかど
うかを判定することによって第２の試験を実行する。この判定に対する答えがＹ
ＥＳである場合、実行はブロック１２８へ進み、このＣＰＵをソフトウェアＳＭ
Ｉを生成したＣＰＵに指定する。情報は、次いでＳＭＩハンドラとそのＣＰＵの
状態保存の間で通信される。実行は、それからルーチンを出るブロック１３０へ
進む。
力コール命令に直ちに続く、ＢＩＯＳソフトウェアＳＭＩコール・ルーチンの命
令のオフセット位置にまさに等しい場合、実行はブロック１２６へ進む。ブロッ
ク１２６は、入出力状態保存ＥＩＰがＳＭＩハンドラを呼んだＢＩＯＳソフトウ
ェアＳＭＩコール・ルーチンの入出力コール命令のオフセット位置に等しいかど
うかを判定することによって第２の試験を実行する。この判定に対する答えがＹ
ＥＳである場合、実行はブロック１２８へ進み、このＣＰＵをソフトウェアＳＭ
Ｉを生成したＣＰＵに指定する。情報は、次いでＳＭＩハンドラとそのＣＰＵの
状態保存の間で通信される。実行は、それからルーチンを出るブロック１３０へ
進む。
【００５８】 ブロック１２６の判定がＮＯである場合、すなわち、入出力状態保存ＥＩＰが
ＢＩＯＳソフトウェアＳＭＩコール・ルーチンの入出力コール命令のオフセット
位置に等しくない場合、実行はブロック１２０へ進む。ブロック１２０は、これ
が問い合わせをする最後のＣＰＵであるかどうか判定する。実行は、次いで以前
に議論されたように進む。
ＢＩＯＳソフトウェアＳＭＩコール・ルーチンの入出力コール命令のオフセット
位置に等しくない場合、実行はブロック１２０へ進む。ブロック１２０は、これ
が問い合わせをする最後のＣＰＵであるかどうか判定する。実行は、次いで以前
に議論されたように進む。
【００５９】 好適な実施形態は、ブロック１１８の試験のシーケンスを利用して記載されて
おり、すなわち、割込み状態保存ＥＩＰ’が、入出力コール命令に直ちに続く、
ＢＩＯＳソフトウェアＳＭＩコール・ルーチンの命令のオフセット位置に等しく
、続いて、ブロック１２６の試験が行われ、すなわち、入出力状態保存ＥＩＰは
ＢＩＯＳソフトウェアＳＭＩコール・ルーチンの入出力コール命令のオフセット
位置に等しい、とされているように記載されているが、本発明はそのように限定
されないことに注意されたい。詳細には、これらの試験は交換されてもよい。そ
の結果、ブロック１２６の試験はブロック１１８に記載される試験の前に起こっ
てもよい。
おり、すなわち、割込み状態保存ＥＩＰ’が、入出力コール命令に直ちに続く、
ＢＩＯＳソフトウェアＳＭＩコール・ルーチンの命令のオフセット位置に等しく
、続いて、ブロック１２６の試験が行われ、すなわち、入出力状態保存ＥＩＰは
ＢＩＯＳソフトウェアＳＭＩコール・ルーチンの入出力コール命令のオフセット
位置に等しい、とされているように記載されているが、本発明はそのように限定
されないことに注意されたい。詳細には、これらの試験は交換されてもよい。そ
の結果、ブロック１２６の試験はブロック１１８に記載される試験の前に起こっ
てもよい。
【００６０】 本発明は、その能力がマルチプロセッサ環境のソフトウェアＳＭＩを使用する
のを許すものである。マルチプロセッサ環境は、個々のシステム及びサーバーの
ために、より多くのＣＰＵスループットを達成するために重要である。ソフトウ
ェアＳＭＩの機能を有する必要性は、このクラスのシステムにとって重要であり
、特に、ソフトウェアＳＭＩを要求する特別な付加価値機能を取り入れるシステ
ム設計者にとってオペレーティング・システム主導の電力管理を使用するマルチ
プロセッサ・システムにとって重要である。
のを許すものである。マルチプロセッサ環境は、個々のシステム及びサーバーの
ために、より多くのＣＰＵスループットを達成するために重要である。ソフトウ
ェアＳＭＩの機能を有する必要性は、このクラスのシステムにとって重要であり
、特に、ソフトウェアＳＭＩを要求する特別な付加価値機能を取り入れるシステ
ム設計者にとってオペレーティング・システム主導の電力管理を使用するマルチ
プロセッサ・システムにとって重要である。
【００６１】 本発明の前述の好適な実施形態の詳細な説明は、図例及び説明のために示され
た。網羅的であるかまたは本発明を、開示されている正確な形式に制限すること
を目的とせず、修正及び変形は、上記の教示を考慮して可能であるか、または本
発明の実行から得られることができる。実施形態は、本発明の原則を説明するた
めに、またさまざまな実施形態で、予測される特定の使用に適しているようなさ
まざまな修正を伴って、当業者が本発明を利用することを可能とするための現実
的応用を説明するために選択され記載された。本発明の範囲が本願明細書に追加
される請求項、及び、それらの等価物によって定義されることを意図するもので
ある。
た。網羅的であるかまたは本発明を、開示されている正確な形式に制限すること
を目的とせず、修正及び変形は、上記の教示を考慮して可能であるか、または本
発明の実行から得られることができる。実施形態は、本発明の原則を説明するた
めに、またさまざまな実施形態で、予測される特定の使用に適しているようなさ
まざまな修正を伴って、当業者が本発明を利用することを可能とするための現実
的応用を説明するために選択され記載された。本発明の範囲が本願明細書に追加
される請求項、及び、それらの等価物によって定義されることを意図するもので
ある。
【図１】 本発明のためのフローを取り扱っている入出力命令トラップを示しているブロ
ック・フローチャートである。
ック・フローチャートである。
【図２】 マルチプロセッサ環境のソフトウェアＳＭＩの後のプロセッサ判定を示してい
るブロック・フローチャートである。
るブロック・フローチャートである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｕ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ ，ＧＥ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ， ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，Ｌ Ｓ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ， ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，Ｔ Ｔ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 エドリッチ，デイビッド・スティーブン アメリカ合衆国・95060・カリフォルニア 州・サンタ クルズ・モンテ ベルデ ハ イツ・２ Ｆターム(参考） 5B014 EB03 FA04 FB03 FB04 GA35 GA38 GC06 GD19 GD22 GD23 GD25 GD42 HA07 HC08 HC12
Claims (34)
- 【請求項１】 各々がプロセッサと入出力デバイスの間でデータまたはコマ
ンドを転送するための入出力命令を実行することができる少なくとも第１及び第
２のプロセッサと、 プロセッサのうちの１つからの選択された入出力命令を受けると、複数のプロ
セッサへ割込みを実行し、かつ入出力デバイスとプロセッサのうちの１つとの間
でデータまたはコマンドを転送するための入出力ハードウエア及びトラップ・ハ
ードウェアと、 入出力命令を実行しているプロセッサを判定する第１のデバイスと、 ただ１つのプロセッサが入出力命令を実行しているときに、入出力命令を実行
しているプロセッサとしてその１つのプロセッサを指定するように最終プロセッ
サ・インジケータを設定する第２のデバイスと、 選択された入出力命令に応答して、最終プロセッサ・インジケータに示されて
いるプロセッサと入出力デバイスの間でデータまたはコマンドを転送する第３の
デバイス を含むマルチプロセッサ・システム。 - 【請求項２】 入出力及びトラップ・ハードウェアが、そのデータまたはコ
マンドを、入力デバイスまたはプロセッサの一方から、入力デバイスまたはプロ
セッサの他方に適合する異なるフォーマットに変換するエミュレーション・ブロ
ックを含む請求項１に記載のマルチプロセッサ・システム。 - 【請求項３】 入出力命令を実行しているプロセッサを判定する第１のデバ
イスが、複数のプロセッサの各々に対して、そのプロセッサによって最後に実行
された入出力命令の命令アドレスとそのプロセッサの現在の命令アドレスとの間
の命令アドレス・カウント差が所定の数以下であるかどうかを指定する第１の回
路を含み、この指定を、入出力命令を実行しているプロセッサを判定する際に使
用する請求項１に記載のマルチプロセッサ・システム。 - 【請求項４】 第１の回路は、特定のプロセッサに対する最後の入出力命令
を除いて、入出力命令を実行している特定のプロセッサの命令アドレス・カウン
ト差がいつ１に等しくなるかを判定し、その特定のプロセッサの直接または間接
に入出力デバイスのためのポートを示すプロセッサとしての指定を削除するロジ
ックを含む請求項３に記載のマルチプロセッサ・システム。 - 【請求項５】 所定の数が２である請求項３に記載のマルチプロセッサ・シ
ステム。 - 【請求項６】 第１及び第２のプロセッサの各々が、いつそれが入出力命令
を実行するかの第１のインジケータを設定する第１のロジックを含み、 第１のデバイスは、第１のインジケータが設定されているプロセッサを判定す
る第２のロジックを含む請求項３に記載のマルチプロセッサ・システム。 - 【請求項７】 マルチプロセッサ環境において入出力を制御する方法であっ
て、 プロセッサと入出力デバイスの間でデータまたはコマンドを転送するために、
割込み要求する入出力命令がマルチプロセッサ環境のプロセッサのうちの１つに
よって実行されているかどうか判定するステップと、 そのような入出力命令が検出された場合、割込みを実行するステップと、 前記マルチプロセッサ環境のプロセッサのどちらが、入出力命令を実行してい
るかを判定するステップと、 プロセッサのうちの１つでも入出力命令を実行していれば、その１つのプロセ
ッサを入出力命令を実行しているプロセッサと指示するように最終プロセッサ・
インジケータをセットするステップと、 最終プロセッサ・インジケータ内で示されているプロセッサと入出力デバイス
の間で、入出力命令に応答して、データまたはコマンドを転送するステップ とを含む方法。 - 【請求項８】 割込み実行ステップが、データまたはコマンドを受け取るデ
バイスに適合する異なるフォーマットに変換されるべきデータまたはコマンドを
変換するステップを含む請求項７に記載の方法。 - 【請求項９】 プロセッサのどれが入出力命令実行しているかを判定するス
テップが、複数のプロセッサの各々に対して、そのプロセッサによって最後に実
行された入出力命令の命令アドレスとそのプロセッサの現在の命令アドレス間の
命令アドレス・カウント差が、所定の数以下であるどうかを指定するステップを
含み、プロセッサのどれが入出力命令を実行しているかを判定するためにこの情
報を使用する請求項７に記載の方法。 - 【請求項１０】 さらに、特定のプロセッサの命令アドレス・カウント差が
１に等しいときに、特定のプロセッサに対する最後の入出力命令が、直接的また
は間接的に、入出力デバイスのためのポートを示さない限り、入出力命令を実行
しているプロセッサとしてのその特定のプロセッサの指定を削除するステップを
含む請求項９に記載の方法。 - 【請求項１１】 入出力割込み中に、マルチプロセッサ環境の適当なプロセ
ッサと入出力デバイスの間の入出力機能を与えるコンピュータ可読プログラム・
コード手段が書き込まれているコンピュータ使用可能媒体を有し、そのコンピュ
ータ・プログラム・プロダクツにおけるコンピュータ可読プログラム・コード手
段が、 ハードウェアに、マルチプロセッサ環境のどのプロセッサが、入出力命令を実
行しているかを判定するようにさせるための第１のコンピュータ可読プログラム
・コード手段と、 マルチプロセッサ環境のただ１つのプロセッサが入出力命令を実行しているか
どうかをハードウェアに判定させ、その場合に、入出力命令を実行しているプロ
セッサとして、その１つのプロセッサを示す最終プロセッサ・インジケータを設
定する第２のコンピュータ可読プログラム・コード手段と、 ハードウェアに、最終プロセッサ・インジケータによって示されるプロセッサ
と入出力デバイス間で、データまたはコマンドを転送させるための第３のコンピ
ュータ可読プログラム・コード手段 とを含むコンピュータ・プログラム・プロダクツ。 - 【請求項１２】 第１のコンピュータ可読プログラム・コード手段が、複数
のプロセッサの各々に対して、そのプロセッサによって最後に実行された入出力
命令の命令アドレスとそのプロセッサの現在の命令アドレスとの間の命令アドレ
ス・カウント差が所定の数以下であるかどうかを判定する第４のコンピュータ可
読プログラム・コード手段を含み、入出力命令を実行しているプロセッサを判定
するためにその情報を使用する請求項１１に記載のコンピュータ・プログラム・
プロダクツ。 - 【請求項１３】 第１のコンピュータ可読プログラム・コード手段が、特定
のプロセッサの命令アドレス・カウント差がいつ１に等くなるかを判定し、特定
のプロセッサに対する最後の入出力命令が、直接的または間接的に、入出力デバ
イスのためのポートを示さない限り、入出力命令を実行しているプロセッサとし
てのその特定のプロセッサの指定を削除する第５のコンピュータ可読プログラム
・コード手段を含む請求項１２に記載のコンピュータ・プログラム・プロダクツ
。 - 【請求項１４】 所定の数が２である請求項１１に記載のコンピュータ・プ
ログラム・プロダクツ。 - 【請求項１５】 各々がプロセッサと入出力デバイスの間でデータまたはコ
マンドを転送するための入出力命令を実行することができる少なくとも第１及び
第２のプロセッサ、 プロセッサのうちの１つからの選択された入出力命令を受けると、複数のプロ
セッサへ割込みを実行し、かつ入出力デバイスとプロセッサのうちの１つとの間
で、データまたはコマンドを転送する入出力ハードウェア及びトラップ・ハード
ウェア、及び、 複数のプロセッサの各々に対して、そのプロセッサによって最後に実行された
入出力命令の命令アドレスとそのプロセッサの現在の命令アドレスとの間の命令
アドレス・カウント差が、所定の数以下であるかどうかの指定を行う第１のデバ
イス、及び、選択された入出力命令に応答して、入出力デバイスとその１つのプ
ロセッサの間でデータまたはコマンドを転送するために、どのプロセッサを入出
力デバイスに接続するかを判定するためにその情報を使用し、その接続を行う第
１のデバイス を含むマルチプロセッサ・システム。 - 【請求項１６】 さらに、特定のプロセッサに対する最後の入出力命令が入
出力デバイスのためのポートを直接的または間接的に指定しない限り、特定のプ
ロセッサの命令アドレス・カウント差が１に等しいとき、所定の数以下の命令カ
ウント差を有するプロセッサの指定を削除するためのロジックを含む請求項１５
に記載のマルチプロセッサ・システム。 - 【請求項１７】 マルチプロセッサ環境において入出力を制御する方法であ
って、 割込み要求する入出力命令が、プロセッサと入出力デバイスの間でデータまた
はコマンドを転送するために、マルチプロセッサ環境のプロセッサのうちの１つ
によって実行されているかどうか判定するステップと、 そのような入出力命令が検出された場合、割込みを実行するステップと、 マルチプロセッサ環境において複数のプロセッサの各々に対して、そのプロセ
ッサによって最後に実行された入出力命令の命令アドレスとそのプロセッサの現
在の命令アドレス間の命令アドレス・カウント差が、所定の数以下であるかどう
かの指定を行うステップと、 選択された入出力命令に応答して、入出力デバイスとそのプロセッサの間でデ
ータまたはコマンドを転送するために、どのプロセッサを入出力デバイスに接続
するかを判定するためにその情報を使用し、その接続を行うステップ を含む方法。 - 【請求項１８】 指定を行うステップが、特定のプロセッサの命令アドレス
・カウント差が１に等しいとき、特定のプロセッサに対する最後の入出力命令が
、直接的または間接的に、入出力デバイスのためのポートを示さない限り、所定
の数以下の命令カウント差を有するというプロセッサの指定を削除するステップ
を含む請求項１７に記載の方法。 - 【請求項１９】 マルチプロセッサ環境の適当なプロセッサと入出力デバイ
スの間の入出力機能を、入出力割込みの間に行うコンピュータ可読プログラム・
コード手段が書き込まれているコンピュータ使用可能媒体を含み、コンピュータ
・プログラム・プロダクツのコンピュータ可読プログラム・コード手段は、 マルチプロセッサ環境の複数のプロセッサの各々に対して、ハードウェアに、
そのプロセッサによって最後に実行された入出力命令の命令アドレスとそのプロ
セッサの現在の命令アドレス間の命令アドレス・カウント差が、所定の数以下で
あるかどうか指定させるための第１のコンピュータ可読プログラム・コード手段
、及び ハードウェアに、入出力デバイスとそのプロセッサの間でデータまたはコマン
ドを転送するために、どのプロセッサを入出力デバイスに接続するかを判定する
ためにこの指定を使用させ、その接続を行う第２のコンピュータ可読プログラム
・コード手段 を含むコンピュータ・プログラム・プロダクツ。 - 【請求項２０】 第１のコンピュータ可読プログラム・コード手段は、特定
のプロセッサの命令アドレス・カウント差が１に等しくなるときを判定し、かつ
特定のプロセッサに対する最後の入出力命令が、直接的または間接的に、入出力
デバイスのためのポートを示さない限り、その特定のプロセッサの入出力命令を
実行しているプロセッサとしての指定を削除する第３のコンピュータ可読プログ
ラム・コード手段を含む請求項１９に記載のコンピュータ・プログラム・プロダ
クツ。 - 【請求項２１】 マルチプロセッサ環境における入出力命令によって開始さ
れたソフトウェア・システム管理割込み（ＳＭＩ）をサービスする方法であって
、 ソフトウェアＳＭＩの発生を検出するステップと、 前記マルチプロセッサ環境のどのプロセッサがそのプロセッサがソフトウェア
ＳＭＩを開始した旨を示す状態保存情報を有しているかを判定するステップと、 ＳＭＩハンドラとソフトウェアＳＭＩを開始したと判定された前記プロセッサ
との間で情報を転送するステップと を含む方法。 - 【請求項２２】 前記プロセッサ判定ステップが、前記マルチプロセッサ環
境のプロセッサがＢＩＯＳソフトウェアＳＭＩコール・ルーチン内でソフトウェ
アＳＭＩを開始する入出力コール命令に直ちに続く命令が存在するオフセット位
置に等しい割込み状態保存エリアにＥＩＰ’値を有するかを判定するステップを
含む請求項２１に記載の方法。 - 【請求項２３】 前記プロセッサ判定ステップが、プロセッサ入出力状態保
存エリア内のＥＩＰ値がＢＩＯＳソフトウェアＳＭＩコール・ルーチン内でソフ
トウェアＳＭＩを開始する入出力コール命令が存在するオフセット位置に等しい
かを判定するステップを含む請求項２１に記載の方法。 - 【請求項２４】 前記プロセッサ判定ステップが、前記プロセッサ入出力状
態保存内のＥＣＸ、ＥＳＩ、ＥＤＩ値が割込み状態保存エリア内のＥＣＸ、ＥＳ
Ｉ、ＥＤＩ値に等しいかを判定するステップを含む請求項２３に記載の方法。 - 【請求項２５】 前記プロセッサ判定ステップが、プロセッサ入出力状態保
存エリア内のＥＩＰ値がＢＩＯＳソフトウェアＳＭＩコール・ルーチン内でソフ
トウェアＳＭＩを開始する入出力コール命令が存在するオフセット位置に等しい
かを判定するステップを含む請求項２２に記載の方法。 - 【請求項２６】 マルチプロセッサ環境における入出力命令によって開始さ
れるソフトウェア・システム管理割込み（ＳＭＩ）をサービスする方法であって
、 ソフトウェアＳＭＩの発生を検出するステップと、 前記マルチプロセッサ環境におけるプロセッサを、以下の試験の双方が順序を
問わず真である場合に、ソフトウェアＳＭＩを開始したと指定するステップであ
って、１）前記マルチプロセッサ環境のプロセッサは、ＢＩＯＳソフトウェアＳ
ＭＩコール・ルーチン内でソフトウェアＳＭＩを開始する入出力コール命令に直
ちに続く命令が存在するオフセット位置に等しい割込み状態保存エリアにＥｌＰ
’値を有し、２）プロセッサの入出力状態保存エリアのＥｌＰ値が、前記ＢＩＯ
ＳソフトウェアＳＭＩコール・ルーチン内でソフトウェアＳＭＩを開始する入出
力コール命令が存在するオフセット位置に等しい、指定するステップと、 前記ＳＭＩハンドラと前記指定されたプロセッサ間で情報を転送するステップ
と を含む方法。 - 【請求項２７】 各々がＢＩＯＳソフトウェアＳＭＩコール・ルーチン内で
特定の入出力コール命令を生成することによって、ソフトウェアによって生成さ
れたシステム管理割込み（ＳＭＩ）を開始することができる少なくとも第１及び
第２のプロセッサ、 システム管理割込みを処理するＳＭＩハンドラ、 ソフトウェアＳＭＩの発生を検出する第１のロジック、 前記第１のロジックがソフトウェアＳＭＩの発生を検出した後に、前記マルチ
プロセッサ環境のどのプロセッサが、そのプロセッサがソフトウェアＳＭＩを開
始したことを示す状態保存情報を有しているかを判定する第２のロジック、及び
、 前記ＳＭＩハンドラ及びソフトウェアＳＭＩを開始したと判定された前記プロ
セッサ間で情報を転送するための、第３のロジック を備えるマルチプロセッサ・システム。 - 【請求項２８】 前記第２のロジックが、前記マルチプロセッサ環境におけ
るプロセッサが、ＢＩＯＳソフトウェアＳＭＩコール・ルーチン内でソフトウェ
アＳＭＩを開始する入出力コール命令に直ちに続く命令が存在するオフセット位
置に等しい割込み保存エリア内に、ＥＩＰ’値を有するかを判定する第３のロジ
ックを含む請求項２７に記載のマルチプロセッサ・システム。 - 【請求項２９】 前記第２のロジックが、プロセッサ入出力状態保存エリア
内のＥＬＰ値が、前記ＢＩＯＳソフトウェアＳＭＩコール・ルーチン内でソフト
ウェアＳＭＩを開始する入出力コール命令が存在するオフセット位置に等しいか
を判定する第４のロジックを含む請求項２７に記載のマルチプロセッサ・システ
ム。 - 【請求項３０】 前記第２のロジックが、プロセッサ入出力状態保存エリア
内のＥＩＰ値が、前記ＢＩＯＳソフトウェアＳＭＩコール・ルーチン内でソフト
ウェアＳＭＩを開始する入出力コール命令が存在するオフセット位置に等しいか
を判定する第４のロジックを含む請求項２８に記載のマルチプロセッサ・システ
ム。 - 【請求項３１】 マルチプロセッサ環境におけるどのプロセッサがソフトウ
ェア・システム管理割込み（ＳＭＩ）を開始したかを判定するコンピュータ可読
プログラム・コード手段が書き込まれており、ＳＭＩハンドラとそのプロセッサ
の間で通信させるコンピュータ使用可能媒体を含み、そのコンピュータ・プログ
ラム・プロダクツ内のコンピュータ可読プログラム・コード手段は、 ソフトウェアＳＭＩの発生を検出する第１のコンピュータ可読プログラム・コ
ード手段、 前記第１のコンピュータ可読プログラム・コード手段がソフトウェアＳＭＩの
発生を検出した後に、前記マルチプロセッサ環境におけるどのプロセッサが、そ
のプロセッサをソフトウェアＳＭＩを開始したと指定する状態保存情報を有して
いるかの指定をする第２のコンピュータ可読プログラム・コード手段、 前記ＳＭＩハンドラとソフトウェアＳＭＩを開始したと判定された前記プロセ
ッサの間で、情報を転送する第３のコンピュータ可読プログラム・コード手段を
含むコンピュータ・プログラム・プロダクツ。 - 【請求項３２】 前記第２のコンピュータ可読プログラム・コード手段が、
ＢＩＯＳソフトウェアＳＭＩコール・ルーチン内でソフトウェアＳＭＩを開始す
る入出力コール命令に直ちに続く命令が存在するオフセット位置に等しい割込み
状態保存エリア内に、前記マルチプロセッサ環境におけるプロセッサがＥＩＰ’
値を有しているかを判定するためのコードを含む請求項３１に記載のコンピュー
タ・プログラム・プロダクツ。 - 【請求項３３】 前記第２のコンピュータ可読プログラム・コード手段が、
プロセッサ入出力状態保存エリア内のＥＩＰ値が、ＢＩＯＳソフトウェアＳＭＩ
コール・ルーチン内でソフトウェアＳＭＩを開始する入出力コール命令が存在す
るオフセット位置に等しいかを判定するためのコードを含む請求項３１に記載の
コンピュータ・プログラム・プロダクツ。 - 【請求項３４】 マルチプロセッサ環境におけるどのプロセッサがソフトウ
ェア・システム管理割込み（ＳＭＩ）を開始したかを判定するコンピュータ可読
プログラム・コード手段が書き込まれており、ＳＭＩハンドラとそのプロセッサ
の間で通信させるコンピュータ使用可能媒体を含み、そのコンピュータ・プログ
ラム・プロダクツ内のコンピュータ可読プログラム・コード手段は、 ソフトウェアＳＭＩの発生を検出する第１のコンピュータ可読プログラム・コ
ード手段、 前記第１のコンピュータ可読プログラム・コード手段がソフトウェアＳＭＩの
発生を検出した後に、前記マルチプロセッサ環境におけるプロセッサを、以下の
試験の双方が順序を問わず真である場合に、ソフトウェアＳＭＩを開始したとし
て指定し、かつ １）前記マルチプロセッサ環境のプロセッサは、ＢＩＯＳソフトウェアＳＭＩ
コール・ルーチン内でソフトウェアＳＭＩを開始する入出力コール命令を直ちに
続く命令が存在するオフセット位置に等しい割込み状態保存エリアにＥｌＰ’値
を有すること、及び、 ２）プロセッサの入出力状態保存エリアのそのＥｌＰ値が、ＢＩＯＳソフトウ
ェアＳＭＩコール・ルーチンのソフトウェアＳＭＩを開始する入出力コール命令
が存在するオフセット位置に等しいこと、 ＳＭＩハンドラと前記指定されたプロセッサ間で情報を転送する 第２のコンピュータ可読プログラム・コード手段 を有するコンピュータ・プログラム・プロダクツ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/164,347 US6571206B1 (en) | 1998-01-15 | 1998-10-01 | Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment |
| US09/164,347 | 1998-10-01 | ||
| PCT/US1999/020899 WO2000020977A1 (en) | 1998-10-01 | 1999-10-01 | Apparatus and method for emulating an i/o instruction for the correct processor and for servicing software smi's in a multi-processor environment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002526860A true JP2002526860A (ja) | 2002-08-20 |
Family
ID=22594084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000575034A Pending JP2002526860A (ja) | 1998-10-01 | 1999-10-01 | マルチプロセッサ環境において正しいプロセッサのための入出力命令をエミュレートし、ソフトウェアｓｍｉをサービスするための装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6571206B1 (ja) |
| JP (1) | JP2002526860A (ja) |
| AU (1) | AU6386999A (ja) |
| TW (1) | TW470885B (ja) |
| WO (1) | WO2000020977A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005013799A (ja) * | 2003-06-24 | 2005-01-20 | Ishigaki Co Ltd | 懸濁物質の凝集処理方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6715074B1 (en) * | 1999-07-27 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Virus resistant and hardware independent method of flashing system bios |
| US6978233B1 (en) * | 2000-03-03 | 2005-12-20 | Unisys Corporation | Method for emulating multi-processor environment |
| US6697901B1 (en) * | 2000-10-24 | 2004-02-24 | Oracle International Corporation | Using secondary resource masters in conjunction with a primary resource master for managing resources that are accessible to a plurality of entities |
| US20020099893A1 (en) * | 2001-01-24 | 2002-07-25 | Nguyen Tuyet-Huong Thi | System and method for the handling of system management interrupts in a multiprocessor computer system |
| US6968410B2 (en) * | 2001-02-28 | 2005-11-22 | Intel Corporation | Multi-threaded processing of system management interrupts |
| TW498213B (en) * | 2001-04-18 | 2002-08-11 | Via Tech Inc | Method and chipset for supporting interrupts of system management mode in multiple-CPU system |
| JP4005026B2 (ja) | 2001-12-13 | 2007-11-07 | 株式会社ソニー・コンピュータエンタテインメント | プログラムのセキュアな配布方法及び装置 |
| WO2003055132A1 (en) | 2001-12-21 | 2003-07-03 | Sony Computer Entertainment Inc. | Methods and apparatus for secure distribution of program content |
| US7243353B2 (en) * | 2002-06-28 | 2007-07-10 | Intel Corporation | Method and apparatus for making and using a flexible hardware interface |
| US7698689B2 (en) | 2002-08-13 | 2010-04-13 | Phoenix Technologies Ltd. | Method for meeting SMI duration limits by time slicing SMI handlers |
| US20050066097A1 (en) * | 2003-09-04 | 2005-03-24 | Matsushita Electric Industrial Co., Ltd. | Resource management apparatus |
| TW200401188A (en) * | 2003-09-16 | 2004-01-16 | Via Tech Inc | Debug device and method thereof |
| US7340547B1 (en) * | 2003-12-02 | 2008-03-04 | Nvidia Corporation | Servicing of multiple interrupts using a deferred procedure call in a multiprocessor system |
| US20050154573A1 (en) * | 2004-01-08 | 2005-07-14 | Maly John W. | Systems and methods for initializing a lockstep mode test case simulation of a multi-core processor design |
| US7197433B2 (en) * | 2004-04-09 | 2007-03-27 | Hewlett-Packard Development Company, L.P. | Workload placement among data centers based on thermal efficiency |
| CN1906576B (zh) | 2004-09-20 | 2010-05-12 | 索尼计算机娱乐公司 | 分布软件应用的方法与设备 |
| US20060282589A1 (en) * | 2005-06-08 | 2006-12-14 | Dell Products L.P. | System and method of processing system management interrupts (SMI) in a multi-processor environment |
| US7464211B2 (en) * | 2006-09-14 | 2008-12-09 | International Business Machines Corporation | Method of detecting and recovering a lost system management interrupt (SMI) in a multiprocessor (MP) environment |
| US7721034B2 (en) * | 2006-09-29 | 2010-05-18 | Dell Products L.P. | System and method for managing system management interrupts in a multiprocessor computer system |
| TW201025015A (en) * | 2008-12-30 | 2010-07-01 | Wistron Corp | Method for safely removing an external image processing device for a computer system and related computer system |
| US8578138B2 (en) | 2009-08-31 | 2013-11-05 | Intel Corporation | Enabling storage of active state in internal storage of processor rather than in SMRAM upon entry to system management mode |
| DE102010011583B4 (de) * | 2010-03-16 | 2011-12-22 | Fujitsu Technology Solutions Intellectual Property Gmbh | Verfahren zum Umsetzen von Befehlen mit Basisregister-relativer Adressierung bei einer Emulation |
| CN108717387B (zh) * | 2012-11-09 | 2021-09-07 | 相干逻辑公司 | 对于多处理器系统的实时分析和控制 |
| TW201533576A (zh) * | 2013-11-20 | 2015-09-01 | Insyde Software Corp | 在多核心系統上運用系統管理中斷（ｓｍｉ）之系統效能增強 |
| US11188640B1 (en) * | 2018-08-23 | 2021-11-30 | Advanced Micro Devices, Inc. | Platform firmware isolation |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160561A (ja) * | 1986-01-10 | 1987-07-16 | Hitachi Ltd | プロセツサ間通信方式 |
| JPH03171250A (ja) * | 1989-05-17 | 1991-07-24 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム |
| JPH0628321A (ja) * | 1992-04-22 | 1994-02-04 | Toshiba Corp | マルチプロセッサシステム |
| JPH07175665A (ja) * | 1993-12-17 | 1995-07-14 | Fujitsu Ltd | 入出力割込制御回路 |
| JPH07200496A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | プロセッサ割当て方式 |
| WO1997013202A1 (en) * | 1995-10-06 | 1997-04-10 | Advanced Micro Devices, Inc. | Flexible implementation of a system management mode (smm) in a processor |
| JPH10143387A (ja) * | 1996-10-29 | 1998-05-29 | Compaq Computer Corp | 障害診断機能付きのコンピュータ・システム |
| JPH10187589A (ja) * | 1996-10-18 | 1998-07-21 | Compaq Computer Corp | キーボード用ホットプラグ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950008837B1 (ko) | 1990-03-09 | 1995-08-08 | 후지쓰 가부시끼가이샤 | 멀티 프로세서 시스템용 제어시스템 |
| JPH05216712A (ja) | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにｉ／ｏプロセッサアセンブリ |
| US5721931A (en) * | 1995-03-21 | 1998-02-24 | Advanced Micro Devices | Multiprocessing system employing an adaptive interrupt mapping mechanism and method |
| US5796984A (en) | 1996-01-26 | 1998-08-18 | Dell Usa, L.P. | Operating system independent apparatus and method for eliminating peripheral device functions |
| US6003129A (en) * | 1996-08-19 | 1999-12-14 | Samsung Electronics Company, Ltd. | System and method for handling interrupt and exception events in an asymmetric multiprocessor architecture |
| US5889978A (en) * | 1997-04-18 | 1999-03-30 | Intel Corporation | Emulation of interrupt control mechanism in a multiprocessor system |
| US6321279B1 (en) * | 1998-09-14 | 2001-11-20 | Compaq Computer Corporation | System for implementing intelligent I/O processing in a multi-processor system by redirecting I/O messages to a target central processor selected from the multi-processor system |
| US6272618B1 (en) * | 1999-03-25 | 2001-08-07 | Dell Usa, L.P. | System and method for handling interrupts in a multi-processor computer |
-
1998
- 1998-10-01 US US09/164,347 patent/US6571206B1/en not_active Expired - Lifetime
-
1999
- 1999-10-01 WO PCT/US1999/020899 patent/WO2000020977A1/en active Application Filing
- 1999-10-01 JP JP2000575034A patent/JP2002526860A/ja active Pending
- 1999-10-01 AU AU63869/99A patent/AU6386999A/en not_active Abandoned
-
2000
- 2000-04-08 TW TW088116939A patent/TW470885B/zh not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160561A (ja) * | 1986-01-10 | 1987-07-16 | Hitachi Ltd | プロセツサ間通信方式 |
| JPH03171250A (ja) * | 1989-05-17 | 1991-07-24 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム |
| JPH0628321A (ja) * | 1992-04-22 | 1994-02-04 | Toshiba Corp | マルチプロセッサシステム |
| JPH07175665A (ja) * | 1993-12-17 | 1995-07-14 | Fujitsu Ltd | 入出力割込制御回路 |
| JPH07200496A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | プロセッサ割当て方式 |
| WO1997013202A1 (en) * | 1995-10-06 | 1997-04-10 | Advanced Micro Devices, Inc. | Flexible implementation of a system management mode (smm) in a processor |
| JP2000506636A (ja) * | 1995-10-06 | 2000-05-30 | アドバンスト・マイクロ・デバイシズ・インコーポレイテッド | プロセッサにおけるシステム管理モード（ｓｍｍ）のフレキシブルな実現 |
| JPH10187589A (ja) * | 1996-10-18 | 1998-07-21 | Compaq Computer Corp | キーボード用ホットプラグ |
| JPH10143387A (ja) * | 1996-10-29 | 1998-05-29 | Compaq Computer Corp | 障害診断機能付きのコンピュータ・システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005013799A (ja) * | 2003-06-24 | 2005-01-20 | Ishigaki Co Ltd | 懸濁物質の凝集処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000020977A9 (en) | 2000-08-24 |
| AU6386999A (en) | 2000-04-26 |
| TW470885B (en) | 2002-01-01 |
| US6571206B1 (en) | 2003-05-27 |
| WO2000020977A1 (en) | 2000-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002526860A (ja) | マルチプロセッサ環境において正しいプロセッサのための入出力命令をエミュレートし、ソフトウェアｓｍｉをサービスするための装置及び方法 | |
| US5761458A (en) | Intelligent bus bridge for input/output subsystems in a computer system | |
| US9052916B2 (en) | System ROM with an embedded disk image | |
| US6446153B2 (en) | Shared embedded microcontroller interface | |
| US6629157B1 (en) | System and method for virtualizing the configuration space of PCI devices in a processing system | |
| US6496945B2 (en) | Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory | |
| US6601166B1 (en) | Mechanism for booting a computer through a network | |
| US8255678B2 (en) | Method of booting a processing device | |
| US6711642B2 (en) | Method and chipset for system management mode interrupt of multi-processor supporting system | |
| EP0464615A2 (en) | Microcomputer equipped with DMA controller | |
| US6601165B2 (en) | Apparatus and method for implementing fault resilient booting in a multi-processor system by using a flush command to control resetting of the processors and isolating failed processors | |
| US7103743B2 (en) | System and method of accessing vital product data | |
| US20050246478A1 (en) | Information processing apparatus and a method and a program of loading a device driver | |
| US6304984B1 (en) | Method and system for injecting errors to a device within a computer system | |
| EP0437550B1 (en) | Information processing system emulation apparatus and method | |
| US7231512B2 (en) | Technique for reconstituting a pre-boot firmware environment after launch of an operating system | |
| US6963970B2 (en) | System and method for executing a fast reset of a computer system | |
| US7484083B1 (en) | Method, apparatus, and computer-readable medium for utilizing BIOS boot specification compliant devices within an extensible firmware interface environment | |
| JPH06242987A (ja) | コンピュータ装置においてマイクロプロセッサの正常な処理の引継ぎをホストプロセッサが実行する方法および装置 | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| US6907521B2 (en) | Enabling video BIOS and display drivers to leverage system BIOS platform abstract | |
| US6757770B1 (en) | Computer system supporting a universal serial bus (USB) interface and method for controlling a USB corresponding I/O device | |
| US5898859A (en) | Address shadow feature and methods of using the same | |
| JPH11502341A (ja) | プロセッサ間のデータ伝送用のリンクプロトコル | |
| CN116627472A (zh) | 高速外围组件设备的固件程序升级方法及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |