JPH0628321A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【目的】 マルチプロセッサシステムにおいて、割込
み処理の効率を向上することにある。 【構成】 割込み権制御回路３-1〜３-nは、順番に割
込み権を次段の割込み権制御回路３-2〜３-1に委譲す
る。割込み権制御回路３-1〜３-nは割込み権を保持して
いるときに、割込み信号ＩＢを受けると、割込み信号Ｉ
Ａを対応するプロセッサ２-1〜２-nに出力し、割込み権
の委譲を停止する。プロセッサ２-1〜２-nは割込み信号
に応答して、割込み処理を実行し、割込み件制御回路３
-1〜３-nに割込み権の転送を再開させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチプロセッサシステ
ムに関し、特に、各プロセッサモジュール毎に割込みコ
ントローラを有するコンピュータシステムに関する。

【０００２】

【従来の技術】従来のマルチプロセッサシステムにおい
て、入出力（Ｉ／Ｏ）インタフェース（デバイス）がプ
ロセッサに割り込む方法として、Ｉ／Ｏインタフェース
が任意のプロセッサに割込み信号を供給できる第１の方
法がある。この方法では、入出力（Ｉ／Ｏ）インターフ
ェースが１つのプロセッサを指定し、指定されプロセッ
サに割込み信号が供給される。

【０００３】また、プロセッサとＩ／Ｏインタフェース
が予め特殊なハードウェア（通信回路等）により接続さ
れ、各Ｉ／Ｏインタフェースが予め定められたプロセッ
サのみに割込み信号を供給できる第２の方法がある。

【０００４】いずれの方法でも、プロセッサに１対１に
割込みコントローラが設けられている。各割込みコント
ローラは、Ｉ／Ｏインタフェースが割込み要求を発生す
ると、割込み信号を該当するプロセッサに出力する。

【０００５】

【発明の解決すべき課題】しかし、第１の方式では、Ｉ
／Ｏインタフェースにより指定されたプロセッサが割込
みを受付けられない場合、Ｉ／Ｏインタフェースからの
割込み要求は待機状態となり、処理が遅れてしまう。一
方、第２の方法では、プロセッサとＩ／Ｏインタフェー
スとが予め特殊なハードウェアにより接続されている。
従って、割込み制御が、シングルプロセッサシステムに
おける割込み制御とは全く異なる。従って、シングルプ
ロセッサシステム用のソフトウェアを大幅に変更して使
用する必要がある。

【０００６】本発明は上記実情に鑑みてなされたもの
で、本発明の目的は割込み処理の効率を向上することに
ある。

【０００７】また、本発明の目的は、あるプロセッサが
割込みを受付けられない場合、他のプロセッサが割込み
要求を受付けることができるマルチプロセッサシステム
を提供することを目的とする。

【０００８】

【課題を解決するための手段と作用】本発明では、割込
み権制御手段は割込み権を保持しているときには対応す
る割込みコントローラからの割込み信号を対応するプロ
セッサに出力すると共に割込み権の委譲を停止する制御
を行なう。また、割込み一時マスク手段はプロセッサが
入出力インターフェースをアクセスしたときに割込みコ
ントローラに対して入出力インターフェースからの割込
み要求信号に対するマスクをセットし、割込み要求信号
の発生時に割込み権制御手段からの前記割込み権の委譲
に応じてマスクをリセットする。

【０００９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１０】図１はこの発明の第１実施例に係る密結合
型マルチプロセッサシステムの構成を示すブロック図で
ある。この密結合型マルチプロセッサシステムは、シス
テムバス６により相互に接続された複数のプロセッサモ
ジュール１-1〜１-nを備える。システムバス６には、キ
ーボードＩ／Ｏ1 ，ローカルエリアネットワーク（ＬＡ
Ｎ）Ｉ／Ｏ2 、フロッピーデスク装置（ＦＤＤ）Ｉ／Ｏ
3 、ハードデスク装置（ＨＤＤ）Ｉ／Ｏm などの入出力
（Ｉ／Ｏ）インタフェース（デバイス）が接続される。

【００１１】各プロセッサモジュール１-1〜１-nは、Ｃ
ＰＵ（中央処理装置）２-1〜２-n、割込み権制御回路３
-1〜３-n、割込みコントローラ４-1〜４-n、割込み一時
マスク回路５-1〜５-n、制御用のポートＲ1 〜Ｒn を有
する。

【００１２】ＣＰＵ２-1〜２-nのそれぞれは、図２に示
されるように内部にキャッシュメモリを備え、例えば、
３３ＭＨｚのクロック信号に同期して動作する。ＣＰＵ
２-1〜２-nは、共通のＯＳ（オペレーティングシステ
ム）により制御され、共用のＩ／Ｏインタフェースをア
クセスする。ＣＰＵ２-1〜２-nのそれぞれは、対応する
割込み権制御回路３-1〜３-nより割込み信号ＩＡを受
る。また、ＣＰＵ２−１〜２−ｎはポートＲ1 〜Ｒn に
接続され、ポートＲ1 〜Ｒn の内容をリード／ライトで
きる。

【００１３】割込み権制御回路３-1〜３-nは、ある時点
において１つのみが、Ｉ／Ｏインタフェースからの割込
み要求を受付け、対応するＣＰＵに割込み信号（要求）
を供給する。Ｉ／Ｏインタフェースからの割込み要求を
受付け、ＣＰＵに割込み信号を供給する権利を「割込み
権」と呼ぶ。割込み権を有している割込み権制御回路３
-1〜３-nは、割り込みコントローラ４−1 〜４-nの割り
込み要求があれば、対応するＣＰＵ２-1〜２-nの割込み
端子ＩＮＴに割込み信号ＩＡを供給し、割り込み要求が
なければ、割込み権を取得してから一定時間経過後、次
段のプロセッサモジュール１-2〜１-1の割込み権制御回
路３-2〜３-1に割込み権委譲信号ＩＤを出力する。割込
み権委譲信号ＩＤを出力した割込み権制御回路３-1〜３
-nは割込み権を失い、割込み権委譲信号ＩＤを受けた割
込み権制御回路３-2〜３-1が割込み権を取得する。な
お、最終段の割込み権制御回路３-nは、初段の割込み権
制御回路３-1に割込み権委譲信号ＩＤを出力する。

【００１４】割込みコントローラ４-1〜４-nは、ＰＩＣ
（プログラマブルインタラプトコントローラ）であり、
割込み処理に関するマスク制御、レベル制御、優先順位
制御、ベクタの発生等の制御を行なう。図面上は示され
ていないが、各割込みコントローラ４-1〜４-nはすべて
のＣＰＵ２-1〜２-nに接続され、すべてのＣＰＵ２-1〜
２-nにより制御可能である。割込みコントローラ４-1〜
４-nは、例えば、インテル社製のｉ８２５９Ａ−５を使
用できる。

【００１５】割込み一時マスク回路５-1〜５-nは、割込
み権委譲信号ＩＤに応答して、Ｉ／Ｏ装置からの割込み
信号をマスクする。

【００１６】ポートＲ1 〜Ｒn は、それぞれ割込み権制
御回路３-1〜３-n、割込み一時マスク回路４-1〜４-nを
制御するための制御信号、例えば、後述する信号ＩＧ，
ＩＨ，ＳＭ1 〜ＳＭm をアクテブにするためにＣＰＵ２
-1〜２-nがライトしたり、割り込み権制御回路３-1〜３
-nから出力される割り込み権指示信号ＩＥを検知するた
めにＣＰＵ２-1〜２-nがリードするポートである。

【００１７】次に、割込み権制御回路、割込みコントロ
ーラ、割込みマスク回路の内部構成を説明する。

【００１８】図３に示すように、割込み権制御回路３-1
〜３-nには、割込みコントローラ４-1〜４-nから割込み
信号ＩＢ、図示せぬクロックジェネレータからクロック
ＣＬ、割込み権制御回路３-n〜３−(n-1) から割込み権
委譲信号ＩＤ、ポートＲ1 〜Ｒn より、割込み権停止信
号ＩＧ、クリア信号ＩＨ、電源リセット回路からの初期
リセット信号ＲＥが供給される。割込み権制御回路３-1
〜３-nは、ＣＰＵ２-1〜２-nに割込み信号ＩＡを出力
し、割込み権制御回路３-2〜３-1に割込み権委譲信号Ｉ
Ｄを出力する。

【００１９】クロックＣＬは、例えば、８ＭＨｚの基本
動作クロックである。割込み権セット信号ＩＦは、シス
テムの電源立ち上げ時やシステムのリセット時等に、１
つの割込み権制御回路３-1〜３-nに割込み権を付与する
ための信号であり、プルダウン／プルアップ抵抗等のハ
ードウエアを用いて生成する。例えば、割込み権制御回
路３-1に供給される信号ＩＦはアクテブレベルにされ、
割込み権制御回路３-2〜３-n供給される信号ＩＦはノン
アクテブにされる。これにより、初期状態で、割込み権
制御回路３-1が割込み権を取得する。

【００２０】割り込み権停止信号ＩＧは割り込み権の委
譲を停止させるための信号であり、ＣＰＵ２-1〜２-nが
対応するポートＲ１〜Ｒｎを介してアクティブとする。
割込み権停止信号ＩＧがアクティブにされると、割込み
権制御回路３-1は、割込み権制御回路３-2への割込み権
委譲信号ＩＤの出力を停止する。従って、割込み権は割
込み権制御回路３-1で停止し、他の割込み権制御回路３
-2〜３-nに移動しない。また、ＣＰＵ２-1〜２-nに割り
込み信号ＩＡを出力した際は、割り込み権制御回路によ
り自動的に割り込み権の委譲は停止する。

【００２１】クリア信号ＩＨは、割込み権を保持した状
態を終了させるための信号であり、割込み信号を受信し
たＣＰＵ２-1〜２-nが、対応するポートＲ1 〜Ｒn を介
してアクティブとする。

【００２２】初期リセット信号ＲＥは、本回路のリセッ
ト信号であり、リセット回路により電源立ち上げ時にア
クティブとなる。

【００２３】割込み権指示信号ＩＥは、割込み権が保持
されていることを指示する信号であり、ＣＰＵ２-1〜２
-nが自己が属すプロセッサモジュール１-1〜１-nに割込
み権があるか否かを対応するポートＲ１〜Ｒｎをリード
することで確認するための信号である。

【００２４】割込み権制御回路３-1〜３-nの構成は、下
記の論理式（１）〜（４）により示される。

【００２５】 ＩＡ：＝ＩＥ＊ＩＢ＊／ＲＥ ……（１） ＩＥ：＝入力ＩＤ＊／ＲＥ＋ＩＥ＊ＩＢ＊／ＲＥ＋ＩＥ＊ＩＰ＊／ＲＥ ＋ＩＦ＊ＲＥ ……（２） ＩＰ：＝ＩＥ＊ＩＢ＊／ＲＥ＋ＩＧ＊／ＲＥ＋ＩＰ＊／ＩＨ＊／ＲＥ ＋ＩＦ＊ＲＥ ……（３） ＩＤ（出力）：＝ＩＥ＊／ＩＤ（入力）＊／ＩＰ＊／ＲＥ ……（４） ここで、「：＝」はＤ型フリップフロップのＱ出力を示
す記号であり、左辺はＱ出力であり、右辺はＤ入力を示
す。「＊」は論理積（ＡＮＤ）を示す。「＋」は論理和
（ＯＲ）を示す。「／」は否定（インバータ）を示す。

【００２６】式（１）〜（４）に示すフリップフロップ
のクロック入力にはクロックＣＬが供給される。

【００２７】式（１）は、割込み信号ＩＡをセットする
ためのフリップフロップの動作を示す論理式である。即
ち、割込み権指示信号ＩＥがセットされて、対応する割
込みコントローラ４-1〜４-nからの割込み信号ＩＢがア
クティブとなったときに、割込み信号ＩＡはフリップフ
ロップにセットされる。それ以外のときには、フリップ
フロップはクリアされる。

【００２８】式（２）は割込み権指示信号ＩＥをセット
し、ポートＲ１〜Ｒｎに出力するフリップフロップの動
作を示す論理式である。式（２）に対応する論理回路は
図３に示すように構成される。この論理回路は、フリッ
プフロップ１０、アンド回路１１ａ〜１１ｄ、オア回路
１２およびインバータ１３を有する。図３の論理回路で
は、前段からの割込み権委譲信号ＩＤがアクティブにな
ると、アンド回路１１ａおよびオア回路１２を通じて、
フリップフロップ１０がアクテブレベルをラッチし、ア
クテブレベルの割込み権指示信号ＩＥを出力する。フリ
ップフロップ１０は、割り込み信号ＩＢがアクティブ
か、または信号ＩＰが出力されている期間だけセット状
態を維持する。

【００２９】信号ＩＰは（３）式に示すように、割込み
権制御回路３-1〜３-nに割込み権を保持させるための信
号であり、信号ＩＰがアクテブレベルの期間、割込み権
制御回路３-1〜３-nは割込み権を他に譲らずに保持す
る。

【００３０】式（３）は、信号ＩＰをセットするための
フリップフロップの動作を示す論理式である。即ち、割
込み権指示信号ＩＥがセットされて、対応する割込みコ
ントローラ４-1〜４-nからの割込み信号ＩＢがアクティ
ブとなったとき、または割込み権停止信号ＩＧがアクテ
ィブになったときに信号ＩＰはセットされる。フリップ
フロップは、クリア信号ＩＨがアクティブになるまでセ
ット状態を維持する。式（３）に対応する論理回路は図
５に示すように構成される。この論理回路は、フリップ
フロップ３０、アンド回路３１ａ〜３１ｄ、オア回路３
２およびインバータ３３ａ，３３ｂを有する。

【００３１】式（４）は、割込み権委譲信号ＩＤをセッ
トするためのフリップフロップの動作を示す論理式であ
る。即ち、割込み権指示信号ＩＥがセットされ、対応す
る割込みコントローラ４-1〜４-nからの割込み信号ＩＢ
がインアクティブでかつ割込み権停止信号ＩＰがインア
クテブレベルのときに、割込み権委譲信号ＩＤはセット
される。

【００３２】また、割込み権セット信号ＩＦとリセット
信号ＲＥが共にアクティブ時に、割込み権指示信号ＩＥ
と割込み権停止信号ＩＧがアクテブとなる。一方、割込
み権セット信号ＩＦがインアクティブかつ初期リセット
信号ＲＥがアクティブ時、割込み権制御回路３-1〜３-n
のそれぞれを構成する４つの各フリップフロップは全て
クリアされる。

【００３３】図６は割込み一時マスク回路５-1〜５-nの
入出力信号を示す。割込み一時マスク回路５-1〜５-nは
割込み要求信号ＩＲ1 〜ＩＲm 、クロックＣＬ、割込み
権委譲信号ＩＤ、初期リセット信号ＲＥ、一時マスクセ
ット信号ＳＭ1 〜ＳＭm を入力し、対応する割込みコン
トローラ４-1〜４-nに割込み信号ＩＭ1 〜ＩＭm を出力
する。

【００３４】割込み要求信号ＩＲ1 〜ＩＲm はＩ／Ｏイ
ンターフェースからシステムバス６を介して供給され
る。図１の例では、割込み信号ＩＲ1 は、キーボードＩ
／Ｏ1からの割込み信号、割込み信号ＩＲ2 はＬＡＮＩ
／Ｏ2 からの割込み信号、割込み信号ＩＲ3 はフロッピ
ーデスク装置Ｉ／Ｏ3 からの割込み信号、割込み信号Ｉ
Ｒm はハードデスク装置Ｉ／Ｏm からの割込み信号、に
それぞれ対応する。一時マスクセット信号ＳＭ1 〜ＳＭ
m は、それぞれ、割込み信号ＩＲ1 〜ＩＲm の一時的な
マスクを設定するための信号であり、ＣＰＵ２-1〜２-n
のポートＲ1 〜Ｒn アクセスによりアクティブとなる。

【００３５】割込み一時マスク回路５-1〜５-nそれぞれ
の構成は、論理式（５）〜（１０）により示される。

【００３６】 ＩＭ1 ＝ＩＲ1 ＊／ＭＳ1 ……（５） ＩＭ2 ＝ＩＲ2 ＊／ＭＳ1 ……（６） ・・・・・・・・・・・・・・・・・・・・・・・・・・・・ ＩＭm ＝ＩＲm ＊／ＭＳ1 ……（７） ＭＳ1 ：＝ＳＭ1 ＊／Ｒ＋ＭＳ1 ＊／ＩＲ1 ＊／Ｒ＋ＭＳ1 ＊／ＩＤ＊／Ｒ ……（８） ＭＳ2 ：＝ＳＭ2 ＊／Ｒ＋ＭＳ2 ＊／ＩＲ2 ＊／Ｒ＋ＭＳ2 ＊／ＩＤ＊／Ｒ ……（９） ・・・・・・・・・・・・・・・・・・・・・・・・・・・ ＭＳm ：＝ＳＭm ＊／Ｒ＋ＭＳm ＊／ＩＲm ＊／Ｒ＋ＭＳm ＊／ＩＤ＊／Ｒ ……（１０） ここで、「：＝」はＤ型フリップフロップのＱ出力を示
す記号であり、左辺はＱ出力であり、右辺はＤ入力を示
す。「＊」は論理積（ＡＮＤ）を示す。「＋」は論理和
（ＯＲ）を示す。「／」は否定（インバータ）を示す。

【００３７】式（５）〜（７）に示されるように、割込
み要求信号ＩＲ1 〜ＩＲm がアクティブでかつ対応する
割込み一時マスク用のフリップフロップＭＳ1 〜ＭＳm
がクリアされているときに、割込み信号ＩＭ1 〜ＩＭm
がアクティブとなる。

【００３８】式（８）〜（１０）は、割込み一時マスク
用フリップフロップＭＳ1 〜ＭＳmの動作を示す論理式
である。即ち、フリップフロップＭＳ1 〜ＭＳm は一時
マスクセット信号ＳＭ1 〜ＳＭm がアクティブのときに
セットされ、Ｉ／Ｏインターフェースからの割込み要求
信号ＩＲ1 〜ＩＲm と次段への割込み権委譲信号ＩＤの
両方がアクティブとなるまでセット状態を維持する。初
期リセット信号ＲＥがアクティブのときに、フリップフ
ロップＭＳ1 〜ＭＳm は全てクリアされる。

【００３９】図７は論理式（５）と（８）に対応する論
理回路の具体例を示す。この論理回路は、フリップフロ
ップ２０、アンド回路２１ａ〜２１ｄ、オア回路２２お
よびインバータ２３ａ〜２３ｃを有する。フリップフロ
ップＭＳ1 は、一時マスクセット信号ＳＭ1 がアクティ
ブになると、アンド回路２１ｂおよびオア回路２２を通
じてセットされる。割込み要求信号ＩＲ1 と割込み権委
譲信号ＩＤの両方が共にアクティブになると、フリップ
フロップ２０はリセットされ、アンド回路２１ａは割込
みコントローラ４−１に割込み信号ＩＭ1 を出力する。

【００４０】つぎに、図８を参照して、ＣＰＵ２-1〜２
-nの割り込み動作を説明する。ＣＰＵ２-1〜２-nが割込
み信号ＩＡを受信すると、割り込み権の委譲は対応する
割り込み権制御回路で停止する（ステップＰ１）。次
に、ＣＰＵ２-1〜２-nは、割込みコントローラ４-1〜４
-nをアクセスし、割込みの内容を特定する（ステップＰ
１）。

【００４１】次に、ＣＰＵ２-1〜２-nは他のプロセッサ
モジュールのポートＲをアクセスし、そのＩ／Ｏインタ
フェースからの割込みを一時的にマスクする一時マスク
セット信号ＳＭをセットする（ステップＰ２）。例え
ば、ＣＰＵ２-1が、フロッピーデスク装置Ｉ／Ｏ3 から
の割込みを受け付けると、他のプロセッサモジュール１
-2〜１-nのポートＲ2 〜Ｒn をアクセスし、フロッピー
デスク装置Ｉ／Ｏ3 からの割込み要求ＩＲ3 を一時的に
マスクする一時マスクセット信号ＳＭ3 をセットする。
これは、同一のＩ／Ｏインタフェースからの割込み要求
をできるだけ、同一のプロセッサモジュールで受け付
け、ＣＰＵ内のキャッシュメモリの記憶内容を有効に使
用するためである。

【００４２】次に、ＣＰＵ２-1〜２-nは、割込み処理を
行う（ステップＰ３）。割込み処理が終了すると、クリ
ア信号ＩＨをアクテブレベルにする（ステップＰ４）。
すると、割込み権委譲信号ＩＤがアクテブレベルとな
り、次段の割込み権制御回路３-1〜３-nに割込み権が委
譲される。

【００４３】一時マスクがセットされたＩ／Ｏからの割
り込み要求がアクティブになりかつ割り込み権が一周す
ると、一時マスクはリセットされる。即ち、割り込み要
求が発生してから割り込み権が一周する間は一時マスク
がセットされていないＣＰＵへの割り込みが優先され
る。

【００４４】次に、割込み権制御回路３-1〜３-nの動作
を図９のフローチャートを参照して説明する。ステップ
Ｓ１に示すように、割込み権制御回路３-1〜３-nは一定
時間毎に、割込み権委譲信号ＩＤを次段の割込み権制御
回路に出力する。前段から供給される割込み権委譲信号
ＩＤがアクティブになると、前記論理式（２）の条件に
より割込み権指示信号ＩＥがセットされ、前記論理式
（４）の条件により次段への割り込み委譲信号ＩＤがア
クティブになる。これにより、割込み権は、割込み権制
御回路３-1、３-2、…、３-n、３-1、…と順に移転す
る。

【００４５】割込み権制御回路３-1〜３-nは、割込み権
を保持しているときに、対応する割込みコントローラ４
-1〜４-nから割込み信号ＩＢが入力されると（ステップ
Ｓ２のＹＥＳ，Ｓ３のＹＥＳ）、割込み信号ＩＡを対応
するＣＰＵ２-1〜２-nに出力する（ステップＳ４）。即
ち、論理式（１）により、割込み権指示信号ＩＥがセッ
トされ、かつ、割込みコントローラ４-1〜４-nからの割
込み信号ＩＢがアクティブとなったときに、対応するＣ
ＰＵ２-1〜２-nに対して割込み信号ＩＡを出力する。

【００４６】このとき、割込み権制御回路３-1〜３-nは
割込み権の委譲を停止し、割込み権を保持し続ける（ス
テップＳ５）。即ち、論理式（３）により、割込み信号
ＩＡがアクティブとなると同時に信号ＩＰがセットさ
れ，割込み権委譲信号ＩＤはノンアクテブレベルに固定
され、割込み権の次段への委譲は停止される。

【００４７】ＣＰＵ２-1〜２-nはＩ／Ｏインタフェース
をアクセスするなどして割り込み処理を終了すると、Ｃ
ＰＵ２-1〜２-nは、クリア信号ＩＨをアクテブレベルに
する。すると、フロップフロップの入力Ｄはノンアクテ
ブレベルとなり、信号ＩＰがノンアクテブレベルとな
る。これにより、割込み権委譲信号ＩＤがアクテブレベ
ルとなり、次段の割込み権制御回路３-1〜３-nに割込み
権が委譲される（ステップＳ６のＹＥＳ）。

【００４８】つぎに、図１０を参照して、割込み一時マ
スク回路５-1〜５-nの動作を説明する。Ｉ／Ｏインター
フェースＩ／Ｏ1 〜Ｉ／Ｏn から割込み要求信号ＩＲ1
〜ＩＲm が出力されたとき（ステップＳ１２のＹＥ
Ｓ）、各割込み一時マスク回路５-1〜５-nは、対応する
一時マスクセット信号ＳＭ1 〜ＳＭm がセットされてい
なければ、割込み要求信号ＩＲ1 〜ＩＲm をそのまま割
込みコントローラ４-1〜４-nに供給する。一方、対応す
る一時マスクセット信号ＳＭ1 〜ＳＭm がセットされて
いれば、割込み要求信号ＩＲ1 〜ＩＲm を割込みコント
ローラに供給しない。例えば、一時マスクセット信号Ｓ
Ｍ1 により一時マスクがセットされている状態では、割
込み要求信号ＩＲ1 が供給されても、それを割込みコン
トローラに供給しない（ステップＳ１３のＹＥＳ）。

【００４９】このとき、割込み権が次段のプロセッサモ
ジュールに委譲されると（ステップＳ１４のＹＥＳ）、
セットされていた一時マスクセット信号ＳＭがリセット
される（ステップＳ１５）。この時点で、ステップＳ１
３でブロックされていた割込み要求信号ＩＭが割込みコ
ントローラに供給される（ステップＳ１６）。

【００５０】つぎに、割込みコントローラの動作を説明
する。割込み要求信号ＩＲ1 〜ＩＲm を受けると、その
コントローラに設定されている割込みレベルと比較す
る。もし、割込み要求信号ＩＲ1 〜ＩＲm により特定さ
れる割込みレベルが設定されている割込みレベルよりも
低いければ、その割込み要求を無視する。もし、割込み
要求信号ＩＲ1 〜ＩＲm により特定される割込みレベル
が設定されている割込みレベルよりも高ければ、その割
込み要求信号にもとづいて、割込みベクトルなどを生成
すると共に割込み信号ＩＢを出力する。

【００５１】次に、図１〜１０を参照して、この実施例
のマルチプロセッサシステム全体の動作を説明する。

【００５２】まず、システムの電源立ち上げ時、ＣＰＵ
２-1〜２-n、割込みコントローラ４-1〜４-n、割込み一
時マスク回路５-1〜５-n、ポートＲ1 〜Ｒn に初期リセ
ット信号ＲＥが供給され，これらの回路は初期リセット
される。

【００５３】一方、割込み権制御回路３-1〜３-nのうち
の１つ（割込み権制御回路３-1と仮定する）には、初期
リセット信号ＲＥと共にアクテブレベルの割込み権セッ
ト信号ＩＦが供給される。このため、割込み権指示信号
ＩＥがアクテブレベルとなる。その他の割込み権制御回
路３-2〜３-nには、初期リセット信号ＲＥと共にノンア
クテブレベルの割込み権セット信号ＩＦが供給され、割
込み権指示信号ＩＥはノンアクテブレベルとなる。以上
の動作により、初期状態で、割込み権制御回路３-1が割
込み権を保有する。

【００５４】クロックＣＬの立上がりに同期して割込み
権制御回路３-1の出力する割込み権委譲信号ＩＤがアク
テブレベルになり、割込み権制御回路３-2が割込み権を
取得する。以後、クロックＣＬに応答して、割込み権が
順次移転する。

【００５５】割込み権制御回路３-1が割込み権を保持し
た状態の時に、ＬＡＮＩ／Ｏ2 が割込み要求ＩＲ2 を発
行したと仮定する。この割込み要求ＩＲ2 は、すべての
割込み一時マスク回路５-1〜５-nに供給される。この時
点で、一時マスクセット信号ＳＭ1 〜ＳＭm がセットさ
れていないと仮定すると、マスク回路５-1〜５-nは割込
み要求ＩＭ2 を割込みコントローラ４-1〜４-nに共通に
供給する。

【００５６】割込みコントローラ４-1〜４-nは、ＬＡＮ
Ｉ／Ｏ2 からの割込み要求ＩＲ2 を受け、レベル制御、
マスク制御、割込みベクタの発生等の処理を行う。

【００５７】例えば、割込みコントーラ４-4に、割込み
要求のマスクがセットされている場合には、割込みコン
トーラ４-4は入力される割込み要求をすべてマスクす
る。また、割込み要求の優先度が３で、割込みコントー
ラ４-3にセットされた割込み許容レベルが、優先度４
（優先度３より上位）の場合、割込みコントローラ４-3
はその割込み要求を無視する。例えば、割込み要求の優
先度が３で、割込みコントーラ４-1にセットされた割込
み許容レベルが、優先度２（優先度３より下位）の場
合、割込みコントーラ４-1は割込み信号ＩＢを割込み権
制御回路３-1に到達する。前述のように、割込み権制御
回路３-1は割込み権を有しているので、割込み権制御回
路３-1は割込み信号ＩＡをＣＰＵ２-1に供給する。

【００５８】その他の、割込み権制御回路３-2〜３-nも
割込み信号ＩＢを受けとる可能性を有するが、これらは
割込み権を有していないので、割込み信号ＩＡをＣＰＵ
２-2〜２-nに出力しない。

【００５９】割込み信号ＩＡに応答して、ＣＰＵ２-1
は、ポートＲ2 〜Ｒn を介して一時マスクセット信号Ｓ
Ｍ2 をアクティブにする。これにより、他のプロセッサ
モジュール１-2〜１-nはＬＡＮＩ／Ｏ2 からの割込み要
求を受け付けることができなくなる。次に、ＣＰＵ２-1
は、ＬＡＮＩ／Ｏ2 をアクセスして割込み処理を実行
し、その後、ポートＲ1 を通してクリア信号ＩＨをアク
ティブにする。これにより、再び、割込み権は割込み制
御回路を順番に転送される。

【００６０】割込み権制御回路３-2が割込み権を有して
いる段階で、ＬＡＮＩ／Ｏ2 が割込み要求ＩＲ2 を再発
行したと仮定する。この場合、前述のように、ポートＲ
2 〜Ｒn にアクテブレベルの一時マスクがセットされて
いるので、この割込み要求ＩＲ2 は、割込み一時マスク
回路５-2にブロックされる。割込み権制御回路３-2が割
込み権委譲信号ＩＤを出力した時点で、ポートＲ2 にセ
ットされた一時マスクセット信号ＳＭ2 がリセットさ
れ、信号ＩＭ2 が割込みコントローラ４-2に供給され
る。しかし、この時点では、割込み権制御回路３-2は割
込み権を有していないので、ＬＡＮＩ／Ｏ2 からの割込
みを要求受け付けることができない。同様の動作がプロ
セッサモジュール１-3〜１-nでも繰り返され、割込み権
制御回路３-1が割込み権を有した時に、この割込み要求
は受け付けられる。ＣＰＵ２-1は、キャッシュメモリ内
のデータを有効に活用して、割込み処理を実行する。も
し、ここで割り込みコントローラ４−１〜４−ｎにセッ
トされた許容レベル優先度がＬＡＮＩ／Ｏ2 の割り込み
優先度より高ければ、他のＣＰＵ２−２〜２−ｎがＬＡ
ＮＩ／Ｏ2 からの割り込みを受け付けることになる。

【００６１】また、ＣＰＵが割り込み要求に関係なく、
割り込みコントローラや割り込み一時マスク回路をアク
セスする場合は、自段の割り込み権制御回路の割り込み
権停止信号ＩＧをアクテブにしてから、割り込み権指示
信号ＩＥがアクテブであることを確認することで、排他
的に他のモジュールを含む割り込みコントローラや割り
込み一時マスク回路等の割り込みリソースをアクセスで
きる。

【００６２】本実施例によれば、Ｉ／Ｏインターフェー
スからの割込み要求が発生したときに、割込みの受付け
可能なプロセッサは即座に、割込み要求を受付けること
ができる。また、割込み権制御回路３−１〜３−ｎの割
込み権の委譲を制御することにより、割込み関連リソー
ス（割込み処理に必要な各回路）を排他的に処理でき
る。したがって、各プロセッサによる割込みアクセスの
競合を解消できる。

【００６３】さらに、割込み要求を受付けたプロセッサ
は、他のプロセッサモジュールの割込み一時マスク回路
に一時マスクセット信号をセットすることにより、次回
の割込み要求を優先的に受付けることが可能となる。

【００６４】なお、この発明は上記実施例に限定されな
い。例えば、第１実施例では、割込み一時マスク回路５
は、割込み権を次段のプロセッサモジュールに委譲した
際に、一時マスクセット信号をリセットした。この発明
はこれに限定されず、例えば、割込み権が割込み権制御
回路を２あるいは３巡した時点で一時マスクセット信号
をリセットしてもよく、また、一時マスクセット信号が
アクティブにされてから一定時間経過後に、一時マスク
セット信号をリセットしてもよい。

【００６５】（第２実施例）第１実施例において、プロ
セッサ（ＣＰＵ）２-1〜２-nは、割込みコントローラ４
-1〜４-nをプログラムすることにより、割込み要求をマ
スクすることができる。一方、プロセッサ２-1〜２-nは
ＣＰＵ自身が備えている割込み禁止命令を使用すること
により、割込みコントローラを制御することなく、すべ
ての外部割込みを高速に禁止できる。

【００６６】図１のマルチプロセッサシステムにおい
て、このプロセッサ自身の外部割込み禁止命令を使用す
ると、割込み信号ＩＡが割込み権制御回路からＣＰＵに
供給された状態で、ＣＰＵがその割込み信号を受付け
ず、結局、他のＣＰＵがその割込み要求を処理できるに
もかかわらず、その割込み要求が待たされることにな
る。この問題を解決するためには、ＣＰＵが自身の外部
割込み禁止命令を使用する場合でも、割込みコントロー
ラをプログラムし、すべてのＩ／Ｏ外インタフェースか
らの割込みを禁止する必要がある。

【００６７】しかも、ＵＮＩＸ等のマルチタスク、マル
チユーザのオペレーテングシステムにおいては、ＣＰＵ
はその期間は短いながらも、繁雑にすべての外部割込み
禁止」の状態が発生する。このため、第１実施例の構成
では、望ましい性能が得られない可能性がある。そこ
で、この発明の第２実施例では、割込みコントローラと
割込み権制御回路の間に、マスク回路を設けることによ
り、すべての割込みを禁止し、あるいは、その禁止を解
除することを可能とする。

【００６８】第２実施例にかかるプロセッサモジュール
の構成の一例を図１１に示す。なお、図１１において、
図１の構成に対応する部分には同一の参照符号を付す。

【００６９】図１１において、ＣＰＵ２は図２に示すＣ
ＰＵの構成と基本的に同一であるが、外部割込みをすべ
て禁止し、あるいは、割込み禁止状態を解除する機能、
及び、後述する信号ＳＥＴＭＡＳＫとＣＬＲＭＡＳＫを
セットする機能を有する。割込み権委譲制御回路及び一
時マスク回路の構成は、図１のそれと同一である。

【００７０】マスク回路１００は、図１２に示すよう
に、クロック信号ＣＬ，割込みコントローラ４の出力す
る割込み信号ＩＢ，マスク設定信号ＳＥＴＭＡＳＫ，マ
スク解除信号ＣＬＭＡＳＫ，リセット信号ＲＥを受け、
割込み信号ＩＢ´を割込み制御回路３に供給する。マス
ク設定信号ＳＥＴＭＡＳＫとマスク解除信号ＣＬＭＡＳ
Ｋは、例えば、ポートＲから供給される。マスク設定信
号ＳＥＴＭＡＳＫは、ＣＰＵ２が割込み禁止命令により
すべての外部割込みを禁止した時に、ＣＰＵ２自身によ
りアクテブレベルに設定される。マスク解除信号ＣＬＲ
ＭＡＳＫは、ＣＰＵ２が割込み禁止状態を解除した時
に、ＣＰＵ２自身によりアクテブレベルに設定される。

【００７１】マスク回路１００の構成は、論理式（１
１）、（１２）により示される。

【００７２】 ＩＢ´＝ＩＢ＊／ＭＡＳＫ ……（１１） ＭＡＳＫ：＝ＳＥＴＭＡＳＫ＊／ＲＥ＋ＭＡＳＫ＊／ＲＥ＊／ＣＬＲＭＡＳＫ ……（１２） ここで、「＝」の左辺は右辺の論理出力を示し、「：
＝」はＤ型フリップフロップのＱ出力を示す記号であ
り、左辺はＱ出力であり、右辺はＤ入力を示す。「＊」
は論理積（ＡＮＤ）を示す。「＋」は論理和（ＯＲ）を
示す。「／」は否定（インバータ）を示す。また、Ｄ型
フリップフロップのクロック入力はクロック信号ＣＬで
ある。

【００７３】式（１１）、（１２）に対応する論理回路
は、図１３に示すように構成される。 この第２実施例
においては、ＣＰＵ２は、割込み禁止命令あるいは解除
命令により、外部割込みを禁止または解除する場合、マ
スク設定信号ＳＥＴＭＡＳＫまたはマスク解除信号ＣＬ
ＲＭＡＳＫを設定する。マスク設定信号ＳＥＴＭＡＳＫ
が設定されると、割込み信号ＩＢはマスク回路１００で
ブロックされ、ＣＰＵ２に到達しない。

【００７４】本実施例によれば、簡単な操作ですべての
割込みを禁止、さらに、割込み禁止状態を解除できる。
ＣＰＵ２がＵＮＩＸのように頻繁に「すべての割込みを
禁止した状態」を設定するオペレーテングシテムの下で
動作している場合、割込み要求を適切に処理するために
本願発明は非常に有効である。また、マルチプロセッサ
システムでは、プロセッサ間での割込み機能を頻繁に必
要とする。あるプロセッサが他のプロセッサに割り込む
場合は、すべての外部割込みを禁止した状態が必要にな
る。従って、この実施例の構成は、マルチプロセッサシ
ステム非常に有効である。

【００７５】

【発明の効果】以上詳述したように本発明によれば、Ｉ
／Ｏインタフェースからの割込み要求が待機状態となる
ことが大幅に減少し、割込み処理の効率が向上する。ま
た、プロセッサとＩ／Ｏインタフェースとが特殊なハー
ドウェアにより接続されている構成ではないため、シン
グルプロセッサ用のソフトウェアを若干変更するだけ
で、マルチプロセッサシステムの割込み制御に関するソ
フトウェアを開発できる。また、プロセッサ自体が外部
割込みをすべて禁止する機能を有する場合でも、割込み
要求を適切に処理できる。

【図面の簡単な説明】

【図１】本発明の実施例に係るマルチプロセッサシステ
ムの構成を示すブロック図。

【図２】ＣＰＵの構成を示す図。

【図３】割込み権制御回路の入出力信号を説明するため
の図。

【図４】割込み権制御回路の構成を説明するための回路
図。

【図５】割込み権制御回路の構成を説明するための回路
図。

【図６】割込みマスク回路の入出力信号を説明するため
の図。

【図７】割込みマスク回路の構成を説明するための回路
図。

【図８】ＣＰＵの動作を説明するためのフローチャー
ト。

【図９】割込み権制御回路の動作を説明するためのフロ
ーチャート。

【図１０】割込みマスク回路の動作を説明するためのフ
ローチャート。

【図１１】この発明の第２実施例に係るプロセッサモジ
ュールのブロック図。

【図１２】マスク回路の入出力信号を説明するための
図。

【図１３】マスク回路の構成を示す論理回路図。

【符号の説明】

１-1〜１-n…プロセッサモジュール、２、２-1〜２-n…
ＣＰＵ、３、３-1〜３-n…割込み権制御回路、４、４-1
〜４-n…割込みコントローラ、５、５-1〜５-n…割込み
マスク回路、６…システムバス、Ｉ／Ｏ1 …キーボー
ド、Ｉ／Ｏ2 …ＬＡＮ、Ｉ／Ｏ3 …フロッピーデスク装
置、Ｉ／Ｏm …ハードデスク装置、１００…マスク回
路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 プロセッサモジュール毎に割込みコント
   ローラを有するマルチプロセッサシステムにおいて、 一定時間毎に割込み権を次段のプロセッサモジュールに
   委譲し、割込み権を保持しているときには対応する割込
   みコントローラからの割込み信号を対応するプロセッサ
   に出力して前記割込み権の委譲を停止する割込み権制御
   手段をプロセッサモジュール毎に具備したことを特徴と
   するマルチプロセッサシステム。
2. 【請求項２】 各プロセッサモジュールが入出力インタ
   ーフェースからの割込み要求信号を受信するマルチプロ
   セッサシステムにおいて、 各プロセッサモジュールは、 プロセッサと、 入出力インターフェースからの割込み要求信号を受信
   し、割り込み信号を出力する割込みコントローラと、 一定時間毎に割込み権を次段のプロセッサモジュールに
   委譲し、割込み権を保持しているときには対応する割込
   みコントローラからの割込み信号を対応するプロセッサ
   に出力すると共に割込み権の委譲を停止する割込み権制
   御手段と、 プロセッサによりセットされ、入出力インターフェース
   からの割り込み要求を、割り込み要求別に一時的にマス
   クする割り込み一時マスク回路、を備えることを特徴と
   するマルチプロセッサシステム。
3. 【請求項３】 各プロセッサモジュールが入出力インタ
   ーフェースからの割込み要求信号を受信するマルチプロ
   セッサシステムにおいて、 各プロセッサモジュールは、 外部割り込み信号を受付ける手段と、外部割り込み禁止
   命令を備えるプロセッサと、 入出力インターフェースからの割込み要求信号を受信
   し、割込み信号を出力する割込みコントローラと、 一定時間毎に割込み権を次段のプロセッサモジュールに
   委譲し、割込み権を保持しているときには対応する割込
   みコントローラからの割込み信号を対応するプロセッサ
   に出力すると共に割込み権の委譲を停止する割込み権制
   御手段と、 割込みコントローラと割込み権制御手段の間に配置さ
   れ、プロセッサが外部割込み禁止命令を実行する際に、
   セットされ、割込みコントローラからの割込み信号をマ
   スクするマスク手段、を備えることを特徴とするマルチ
   プロセッサシステム。
4. 【請求項４】 予め定められた順番で、割込み権を複数
   のプロセッサモジュールの１つに付与し、入出力インタ
   フェースからの割込み要求を複数のプロセッサモジュー
   ルに供給し、その時点で割込み権を保持しているプロセ
   ッサモジュールにより、割込み要求を処理させることを
   特徴とする割込み要求処理方法。