JPH10143387A

JPH10143387A - 障害診断機能付きのコンピュータ・システム

Info

Publication number: JPH10143387A
Application number: JP9297446A
Authority: JP
Inventors: Paul R Culley; ポール・アール・カリー; Joseph P Miller; ジョセフ・ピー・ミラー; Daniel S Hull; ダニエル・エス・ハル; Siamak Tavallaei; シアマック・タヴァラエイ
Original assignee: Compaq Computer Corp
Current assignee: Compaq Computer Corp
Priority date: 1996-10-29
Filing date: 1997-10-29
Publication date: 1998-05-29
Also published as: DE69726693T2; US6000040A; DE69726693D1; EP0840226A1; EP0840226B1

Abstract

(57)【要約】【課題】コンピュータ・システム内の複数の回路、バ
ス等の故障を診断する。【解決手段】コンピュータ・システムのシステム管理
ＳＭＲ１０は、それそれの回路及びバスを監視し、障害
が生じたときに障害情報を発生して、障害が発生した回
路及びバスと関連づけて該障害情報をメモリ３２に記憶
する。障害情報は、回路の内部クロックの不適性状態、
高温状態、及び過電圧状態、並びに所定時間内にリフレ
ッシュ状態が生じない場合のバス・エラー状態、等を含
んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ・シ
ステムにおける障害（故障）診断に関するものである。

【０００２】

【従来の技術】ファン、電源、中央演算装置（ＣＰＵ）
またはメモリ基板、あるいはＩ／Ｏバスのようなコンピ
ュータ・システムにおける構成要素には、重大なハード
ウエア障害が発生する場合がある。このような障害に対
処するために、ノンマスカブル割り込み（ＮＭＩ：non-
maskable interrupt）即ちシステム管理割り込み（ＳＭ
Ｉ：system management interrupt）を発生させてい
る。ＳＭＩまたはＮＭＩがアサートされると、ＣＰＵ
は、破壊的な障害が発生して、コンピュータ・システム
の停止が必要であることを知ることができる。

【０００３】他のタイプの障害もコンピュータ・システ
ムでは検出されることがある。例えば、周辺要素相互接
続（ＰＣＩ：Peripheral Component Interconnect）バ
ス上のバス・エージェントは、データ・エラー検出ロジ
ック（例えば、パリティ・エラー・チェッカ）を含み、
データ・エラーが検出された場合、パリティ・エラー信
号PERR_をアサートする。PERR_信号はＰＣＩエージェン
ト間で共有される。アドレス・パリティ・エラーのよう
なＰＣＩバス上における破壊的なエラーは、システム・
エラー（ＳＥＲＲ）信号をアサートすることによって報
知でき、ＳＥＲＲ信号がＮＭＩをアサートしてＣＰＵに
送るようにすることができる。

【０００４】

【発明の概要】概略的に、本発明は、一態様において、
回路と、各回路の障害状態を独立して検出し、障害状態
を各回路と関連付けるように接続されている障害管理シ
ステムとを有するコンピュータ・システムを特徴とす
る。このコンピュータ・システムは、障害管理システム
によるアクセスが可能な大容量記憶装置を含む。概略的
に、他の態様においては、本発明は、回路と、各回路の
障害状態を検出するように接続されている障害検出器
と、障害状態を各回路と関連付ける障害マネージャとを
有するコンピュータ・システムを特徴とする。概略的
に、他の態様においては、本発明は、回路を有するコン
ピュータ・システムにおける障害を管理する装置を特徴
とする。障害検出器が、各回路の障害状態を検出するよ
うに接続されており、障害マネージャが障害状態を各回
路と関連付ける。概略的に、他の態様においては、本発
明は、回路を有するコンピュータ・システムにおいて障
害を管理する方法を特徴とする。各回路の障害状態は独
立して検出される。障害状態は各回路と関連付けられ
る。

【０００５】本発明の種々の態様の内、その実施態様の
中には、次に述べる特徴の内１つ以上を含むものがあ
る。障害管理システムは、各回路に関連付けられ、各回
路の障害動作を検出し、その障害状態情報を発生するよ
うに構成されされている障害検出器を含む。また、障害
管理システムは、障害検出器からの障害状態情報を蓄積
するように接続されている中央マネージャを更に含む。
障害管理システムは、コンピュータ・システムにおいて
どの回路が障害動作の原因となっているのかを識別する
ように接続されているシステム・マネージャを含む。障
害検出器は、各回路の障害動作を示す指示を中央マネー
ジャに供給する。この指示は、障害検出器および中央マ
ネージャ間で送信される割り込み信号を含む。少なくと
も１つの障害検出器が１つ以上の回路を監視する。バス
が中央マネージャ内の各障害検出器間にあり、これを通
じて、障害動作に関連する情報が集められる。各バスは
ＪＴＡＧバスを含む。前記回路の１つはバスを含み、障
害状態はバス・エラー状態を含む。前記回路の１つは多
数のモジュールを含み、障害管理システムは、多数のモ
ジュールの障害状態を識別する。

【０００６】本発明の利点は、以下に述べるものを１つ
以上含むことができる。障害動作の原因となっている回
路は、コンピュータ自体によって自動的に識別すること
ができる。サービス・プロバイダには、障害動作の発生
源についての情報が提供されるので、サービス・プロバ
イダは直ちに必要な保守を行い、コンピュータ・システ
ムを修理することができる。障害動作の原因を理解する
ことにより、コンピュータ製造者は、かかる障害動作を
回避するように、コンピュータ・システムの設計および
製造を変更することができる。プログラム可能な障害検
出器を用いることにより、コンピュータ・システム内部
の障害動作の監視における柔軟度を高めることが可能と
なる。本発明の他の利点および特徴は、以下の記載およ
び特許請求の範囲から明白となろう。尚、以下の記載に
おいて、記号"〜"、"！"、または"＿"が前または後ろに
ある信号ニモニックは、逆論理状態を示すものとする。

【０００７】

【発明の実施の形態】図１を参照すると、コンピュータ
・サーバＳ（図１に示す種々の構成要素からなる）は、
（Intel Corporationの８０３８６ＥＸマイクロプロセ
ッサを用いて実施可能な）システム管理プロセッサ（Ｓ
ＭＰ）１４を有するシステム管理モジュール（ＳＭＭ）
９、ＳＭＭフラッシュ・リード・オンリ・メモリ（ＲＯ
Ｍ）およびランダム・アクセス・メモリ（ＲＡＭ）１
２、ならびにＳＭＭビデオ・コントローラ、キーボード
・コントローラおよびＰＣＭＣＩＡインターフェース１
６を含み、これらは全てローカル・バス１８に接続され
ている。ローカル・バス１８は、業界標準アーキテクチ
ャ（ＩＳＡ）規格の部分集合（サブセット）であるバス
・アーキテクチャを有する。ＰＣＭＣＩＡインターフェ
ースは、ネットワークとの通信のために、モデムまたは
ネットワーク・インターフェース・カード（ＮＩＣ）
（図示せず）に接続することができる。システム管理中
央（ＳＭＡ:system management central）ＡＳＩＣ１１
および分散型システム管理遠隔（ＳＭＲ: system manag
ement remote）ＡＳＩＣ１０Ａ〜Ｇ（サーバＳ内の種々
の回路に接続されている）は、システム管理機能を実行
する。かかる機能には、コンピュータ・システム環境の
監視、割り込みのルーティング、および障害診断が含ま
れる。各ＳＭＲ１０からの割り込みおよびエラー情報
は、直列バスＧＩＢＵＳまたはＩＣＩＢ（図７）を通じ
て、ＳＭＣ１１に転送される。ＳＭＣ１１およびＳＭＲ
１０Ａ−Ｇ間の通信は、IEEE 1149.1 (JTAG)boundary-s
can test standardの拡張版に準拠した、専用検査バス
上で行われる。この規格は、Texas InstrumentsのBound
ary-Scan Logic, IEEE Std 1149.1 (JTAG), 5-Vおよび
3.3-V Bus-Interface and Scan-Support Products Data
Book (1994)に記載されている。この言及により、この
資料は本願に含まれているものとする。ＪＴＡＧバス
は、境界走査サイクル(boundary scan cycle)のみでは
なく、ＳＭＣおよびＳＭＲ間の通信にも用いられる。

【０００８】ＳＭＣ１１は、ローカルＩＳＡバス１８お
よび周辺要素相互接続（ＰＣＩ）バス２０間の通信を制
御するバス・ブリッジを含む。コンピュータ・サーバＳ
は、４枚までの中央演算装置（ＣＰＵ）カード２８Ａ〜
Ｄを有するマルチプロセッサ・システムであり、各カー
ドは、関連する外部キャッシュを備えたマイクロプロセ
ッサを有する。ＣＰＵカード２８Ａ〜Ｄは、ホスト・バ
ス３０に接続されており、ホスト・バス３０およびＰＣ
Ｉバス２０間の通信は、データ・バッファ２４および制
御およびキュー・ロジック２６を有するＣＰＵ−ＰＣＩ
ブリッジ２２を通じて行われる。制御およびキュー・ロ
ジック２６は、ホスト・メモリ３２に接続されている。

【０００９】また、ＰＣＩバス２０には、１組のハード
・ディスク・ドライブ６２に接続されているＳＣＳＩコ
ントローラ６０も接続されている。加えて、ＰＣＩバス
２０は、他方側の補助ＰＣＩバス３６に接続する、ＰＣ
Ｉ−ＰＣＩブリッジ３４にも接続可能である。補助ＳＭ
Ｃ３８が補助ＰＣＩバス３６に接続されている。ＰＣＩ
バス２０上の装置も、ＰＣＩ−ＥＩＳＡブリッジ４６を
通じて、拡張業界標準アーキテクチャ（ＥＩＳＡ）バス
４４上の装置と通信することができる。ＰＣＩ−ＥＩＳ
Ａブリッジ４６は、Intelの８２３７４ＳＢＥＩＳＡ
システム素子（ＥＳＣ）および８２３７５ＢＰＣＩ−
ＥＩＳＡブリッジ（ＰＣＥＢ）を用いて実施可能であ
る。ＥＩＳＡバス４４は、拡張スロット４８および（直
列ポート、並列ポート、フロッピ・ディスク・ドライ
ブ、およびキーボードのためのインターフェース・ポー
トを含む）スーパーＩ／Ｏチップ５０を含む。６個のＥ
ＩＳＡバス装置（スーパーＩ／Ｏチップ５０、ＰＣＩ−
ＥＩＳＡブリッジ４６、およびスロット４８に接続され
る装置を含む）がＥＩＳＡバス４４に接続可能である。

【００１０】ＳＭＲ１０Ａ〜Ｇは、これらが接続されて
いる種々の情報源からのエラーおよび割り込み情報を受
け取る。ＳＭＲ１０Ａ〜Ｃは、ホスト基板上に位置す
る。ホスト基板は、ＣＰＵカード、およびＳＭＲ１０Ａ
に接続されている温度および電圧センサ５２を含む。Ｓ
ＭＲ１０Ａ〜Ｃに渡されるエラーおよび割り込み情報
は、過電圧および高温状態、ホスト・バス３０上の訂正
可能または訂正不可能なデータまたはアドレス・エラ
ー、ホスト・バス・エラーおよびホスト・バス・プロト
コルの違反の結果発生する可能性がある。ホスト・バス
・ウオッチャ(host bus watcher)５８が制御およびキュ
ー・ロジック２６に含まれており、ホスト・バス３０上
でバス・エラーまたはプロトコル違反が発生したか否か
について判定を行い、ＳＭＲ１０Ａ−Ｃの１つに当該エ
ラーまたは違反を報告する。

【００１１】ＳＭＲ１０Ｄは補助ＳＭＣ３８に接続され
ており、電源４０および温度センサ４４からエラーおよ
び割り込み情報を受け取る。ＳＭＲ１０Ｄに関連するス
テータス情報は、発光ダイオード（ＬＥＤ）４２によっ
て表示することができる。ＬＥＤ４２は、ＳＭＲ１０Ｄ
の出力、即ちＧＰＩＯピンのいくつかに接続されてい
る。ＳＭＲ１０Ｅはファン速度センサ５４に接続され、
ファン５６の速度を監視する。ファンの障害は、ＳＭＲ
１０Ｅへの割り込みとして報告される。ＳＭＲ１０Ｆは
ＥＩＳＡサブシステムと関連付けられており、ＥＩＳＡ
バス４４からのＥＩＳＡ割り込みラインＩＲＱを受け
る。ＳＭＲ１０Ｆは、ＥＩＳＡバス・ウオッチャも含
み、ＥＩＳＡバスのエラー状態を監視する。ＳＭＲ１０
ＧはＳＭＭ９内に位置し、ビデオ・コントローラ、キー
ボード・コントローラ、ＮＩＣ、およびモデム１６に接
続されている。ＳＭＭ９内のエラーおよび割り込みはＳ
ＭＲ１０Ｇを通じて伝達される。

【００１２】図２を参照すると、コンピュータ・サーバ
Ｓは、ホスト・カード１０８、ＳＭＭカード１０２、補
助ＰＣＩカード１０４、およびシステム基板１０６を含
む。ＳＭＭカード１０２内において、ＳＭＭメモリ１２
はダイナミック・ランダム・アクセス・メモリ（ＤＲＡ
Ｍ）１１０（例えば、１Ｍバイトの容量を有する）、お
よび電気的消去可能なプログラム可能リード・オンリ・
メモリ（ＥＥＰＲＯＭ）１１２（例えば、４Ｍバイトの
容量を有する）を含む。ＥＥＰＲＯＭの記憶容量は、拡
張ＥＥＰＲＯＭコネクタ１１３を通じて追加のＥＥＰＲ
ＯＭチップを加えることによって拡張可能である。ビデ
オ・コントローラ１１８、キーボード・インターフェー
ス１２０、およびＰＣＭＣＩＡインターフェース１１４
は、ビデオ・コネクタ１２２、マウスおよびキーボード
・コネクタ１２４、ならびに２つのＰＣＭＣＩＡコネク
タ１２６にそれぞれ接続されている。

【００１３】ＥＥＰＲＯＭ１１２には、ＳＭＰ１４によ
って実行可能であり、ホストがシステムＢＩＯＳから適
正に起動できない場合に、ＳＭＭ９およびコンピュータ
・システムＳ全体を初期化し検査する、起動時自己検査
（ＰＯＳＴ：power on selftest）コードが収容されて
いる。ＳＭＰ１４は、ホスト・メモリ３２にアクセスす
ることができ、オペレーティング・システム及び該オペ
レーティング・システムの下で実行されるアプリケーシ
ョン・プログラムと通信することができる。ホスト・カ
ード１０８上において、ＣＰＵコネクタ１４６Ａ−Ｄは
それぞれＣＰＵカード２８Ａ−Ｄに接続可能となってい
る。各ＣＰＵカード２８は、マイクロプロセッサ１３０
（IntelのPentium P5プロセッサのような）、キャッシ
ュ・メモリ・チップ１３４、キャッシュ・コントローラ
１３２、およびデータ・バッファ１３６を含む。ホスト
・メモリ３２は、アドレスおよび制御ロジック１５４を
含み、アドレス、RAS_、およびCAS_バッファ１４８を通
じて、単一インライン・メモリ・モジュール（ＳＩＭ
Ｍ）１５０に、アドレスおよびRAS_およびCAS_制御信号
を発生する。メモリ・データは、メモリ・データ・バッ
ファ１５２を通じてホスト・バス３０に送出される。シ
ステム基板１０６は、ＥＩＳＡバス４４およびＳＭＲ１
０Ｅ，１０Ｆを内蔵している。周辺装置群１００が、ス
ーパーＩ／Ｏチップ５０を通じてシステム基板１０６に
接続されており、不揮発性ランダム・アクセス・メモリ
（ＮＶＲＡＭ）１３８、フロッピ・インターフェース１
４０、システムＢＩＯＳを格納するためのＥＥＰＲＯＭ
１４２、直列インターフェース１４６、および並列イン
ターフェース１４４を含む。

【００１４】図３を参照すると、コンピュータ・サーバ
Ｓはホスト・ソフトウエア２００（例えば、ＮＯＳ、Ｄ
ＯＳ、Windows、ユーティリティ）およびＳＭＭファー
ムウエア２０２を実行する。ホスト・ソフトウエア２０
０およびＳＭＭファームウエア２０２間のインターフェ
ースは、ＳＭＭ９内に位置する共有メモリ１２である。
ホスト・ソフトウエアおよびＳＭＭファームウエアは、
以下の４状態の内の１つを取ることができる。（１）シ
ステム起動時自己検査（ＰＯＳＴ）ルーチンおよびＳＭ
ＭＰＯＳＴルーチンを実行し、コンピュータ・サーバ
Ｓを起動する起動状態、（２）ホスト・オペレーティン
グ・システム・アプリケーション２０８が実行中であ
り、ＳＭＭ９において実行するＳＭＭを基本とする環境
プログラム２１０およびネットワーク・プログラムと通
信中である、オンライン状態、（３）コンピュータ・サ
ーバＳのＣＰＵが、主オペレーティング・システムをデ
ィスクからブートすることができないために、主オペレ
ーティング・システムを実行することができないオフラ
イン状態、および（４）ホスト・システム２００が動作
不能状態となったフラット・ライン／動作不能(flat-li
ne/dead)状態。

【００１５】オフライン状態では、ホストに基づく診断
ソフトウエア２１２が、ディスク・サブシステム（ハー
ド・ディスク・ドライブ６２を含む）の診断を実行する
ことができる。診断プログラム２１２は（コマンドをデ
ィスク・コントローラ６０に発行することにより）情報
を収集し、ディスクの問題に関連するあらゆる情報（コ
ントローラおよびＲＯＭのバージョン、ドライブの位
置、障害したディスク・ドライブ、予備ドライブの入手
可能性、および監視および処理能力情報を含む）を格納
する。オフライン状態では、ＳＭＭ９はホストには代替
ブート装置として機能する。ホスト・プロセッサ（ＣＰ
Ｕカード２８Ａ〜Ｄの１つ）が主ブート・パーティショ
ン（ハード・ディスク・ドライブ６２）、システム（Ｄ
ＯＳ）パーティション、フロッピ・ディスク・ドライ
ブ、またはＣＤ−ＲＯＭドライブ（図示せず）をブート
しようとして失敗した場合、ＳＭＭ９は次のホスト・ブ
ート装置として動作する。

【００１６】ホスト・ソフトウエアが、他のいずれかの
障害状態（例えば、ＣＰＵカード２８Ａ〜Ｄの障害、ホ
スト・バス３０の膠着(hanging)、ＥＩＳＡバスの障
害、ＳＣＳＩコントローラ６０の障害）のためにいずれ
のコードも全く実行不可能となった場合、コンピュータ
・システムＳはフラット・ライン／動作不能状態に陥
る。電源４０も動作不能になっていないならば、低電力
モードに入り、ＳＭＭ基板１０２を動作可能状態に保持
し、ＬＥＤを点灯する。オフライン状態またはフラット
・ライン／動作不能状態の双方では、ＳＭＭファームウ
エア２０２（ＳＭＭに基づくエージェント２１４を通じ
て）が、コンピュータ・システムＳ内の障害状態を、遠
隔コンピュータに警告する。この警告は、ＳＮＭＰトラ
ップ（ＮＩＣを通じて）またはモデム・ページ（モデム
を通じて）を含む。ＳＭＭファームウエア２０２は、Ｓ
ＭＭに基づく検査プログラム２１６を含み、障害状態の
発生源を識別する。検査プログラム２１６は、ＳＭＰ１
４によって実行可能であり、障害状態の発生源を識別す
る診断プログラム２２４を含む。

【００１７】ＳＭＭに基づく診断プログラム２２４は、
ＳＭＲ１０Ａ〜Ｒおよびその他の割り込み源（ＳＭＣ１
１内のエラー指示信号のような）からの割り込みに応答
して、ＳＭＰ１４によって呼び出される。このような割
り込みはＳＭＣ１１によって受け取られ、ＳＭＰ１４に
対する割り込みとしてマップされる。図４を参照する
と、診断プログラム２２４が割り込みを受け取ったこと
を検出した場合（ステップ３００）、ＳＭＣ１１内の遠
隔割り込みレジスタ５１８およびＨＯＳＴ２ＳＭＰＩＲ
Ｑレジスタ５１２（図９のＡ）、ならびに、エラー信号
SMMERR_（図１３）の状態を格納するステータス（状
態）・レジスタにアクセスし、どの割り込みがアサート
されているかについてチェックを行う（ステップ３０
４）。レジスタ５１２，５１８において少なくとも１つ
のビットがセットされている場合、診断プログラム２２
４は、遠隔割り込みレジスタ５１８またはＨＯＳＴ２Ｓ
ＭＰＩＲＱレジスタ５１２の変更値に関連する、ＳＭＲ
１０のステータス（状態）および割り込みレジスタのＪ
ＴＡＧリードを実行する（３０６）。代わりに、信号SM
MERR_がアクティブ・ローであることが判定された場
合、診断ソフトウエア２２４はＳＭＣ１１内のエラー・
レジスタ９１２（図１３）の内容を読み出し、ＳＭＣ１
１内のどのモジュールが障害したのかについて判定を行
う。

【００１８】次に、ＳＭＲのステータス・レジスタおよ
び割り込みレジスタの内容、またはエラー・レジスタ９
１２の内容は、ＮＶＲＡＭ１３８に格納される（ステッ
プ３０８）。次に、診断プログラム２２４は、検出され
た障害のタイプをチェックする（ステップ３１０）。障
害には、大きく分けて３つの種類がある。即ち、（１）
コンピュータ・サーバＳ全体を停止しなければならない
システム・タイプの重大な障害（例えば、ファンの障
害、過熱、ＣＰＵカード２８Ａ−Ｄ全ての障害、ＳＣＳ
Ｉコントローラ６０の障害）、（２）サーバＳ内のサブ
システムを停止しなければならないサブシステムの重大
な障害（例えば、１つのＥＩＳＡスロット装置が障害し
た場合）、および（３）軽度の障害（例えば、ＳＭＣ１
１が障害した場合）。

【００１９】システム・タイプの重大な障害が検出され
た場合、コンピュータ・サーバＳ全体をリセットし、停
止させる（ステップ３１２）。サブシステムの重大な障
害が検出された場合、障害したサブシステムをリセット
する（ステップ３１４）。ステップ３１２，３１４，ま
たは３１６から、診断プログラム２２４は、障害状態に
関連する情報と共に警告を、管理者またはサービス・プ
ロバイダ（局部または遠くに位置する）に送る（ステッ
プ３１６）。かかる情報には、装置に関連するＮＶＲＡ
Ｍログ情報、および診断プログラム２２４によって発生
されるあらゆる診断情報（例えば、障害のタイプ、障害
源、等）を含む。局所的に、ＳＭＭファームウエア２０
２はローカル・コンソール２２２（キーボード、ビデ
オ、およびマウスを含む）（図３）を監督し、コンピュ
ータ・システムＳの電力が遮断されても、サービス・プ
ロバイダが診断情報を見ることができるようにする。遠
隔的には、ＳＭＭファームウエア２０２は、ＳＭＭ管理
エージェント２１４を通じて、ＳＮＭＰに基づく管理コ
ンソール２１８に通信する。サービス・プロバイダは、
遠隔再送出サービス・コンソール(remote-redirectedse
rvice console)２２０またはＳＮＭＰコンソールを用い
て、情報を検分する。遠隔またはローカル（局部）・サ
ービス・コンソール２２０または２２２は、サービス・
プロバイダにコンピュータ・サーバＳを再びブートさせ
る。

【００２０】図５を参照すると、ＳＭＣ１１は、バスＧ
ＩＢＵＳを通じてＳＭＲ１０Ａ〜Ｅおよび１０Ｇから割
り込みを受け取る。ＳＭＣ１１は時分割多重化を用い
て、バスＧＩＢＵＳ上のＳＭＲ割り込みを収集する。バ
スＧＩＢＵＳは、データ信号ＧＩＤ（小さいプルアップ
抵抗に接続される）およびクロック信号GICLKという２
つの信号を有する直列バスである。バスＧＩＢＵＳは１
６個までのタイム・スロットを含む。ＳＭＣ１１が受け
取った割り込み全てを蓄積するには、１６のＧＩＣＬＫ
周期が必要となる。ＳＭＦ１０Ｆ（ＥＩＳＡＳＭＲ）
は、直列バスＩＣＩＢを通じて割り込みを送信する。こ
の直列バスＩＣＩＢもＳＭＣ３８に接続されている。バ
スＩＣＩＢは双方向直列リンクであり、ＥＩＳＡ割り込
みをＳＭＭ９との間で双方向に搬送し、ＰＣＩ割り込み
を補助ＰＣＩバス３６からＳＭＭ９およびＥＩＳＡ基板
１０６に渡し、ＰＣＩ割り込みを主ＰＣＩバス２０から
ＥＩＳＡ基板１０６に渡す。バスＩＣＩＢ（バスＧＩＢ
ＵＳと同様のプロトコルを有する）は、１６タイム・ス
ロットを含み、各タイム・スロットは１つの割り込みメ
ッセージを搬送するために、４クロック周期から成る。

【００２１】図６を参照する。ＳＭＣ１１は、ＳＭＲ１
０Ａ−Ｇと通信するためのＪＴＡＧマスタ・コントロー
ラ６００およびＪＴＡＧスレーブ・コントローラ６０２
を有する、ＪＴＡＧインターフェース５９９を含む。Ｊ
ＴＡＧインターフェース５９９は、ＳＭＰ１４にＪＴＡ
Ｇ基板へのいくつかのコマンドをパイプライン化させる
コマンドおよびデータ・キューを供給することによっ
て、ＳＭＰ１４のオーバーヘッドを最少に抑える。クロ
ック発生器６４０は、内部ＳＭＰクロックＣＬＫ２（位
相ロック・ループ即ちＰＬＬ６０１によって発生する）
と同期を取った検査クロックＴＣＬＫを発生する。検査
クロックＴＣＬＫは、ＪＴＡＧバスを駆動すると共に、
直列バスＩＣＩＢおよびＧＩＢＵＳの駆動(clocking)を
行う。リセット発生器６０３は、ＳＭＣ１１をリセット
するためのリセット信号を供給する。また、リセット発
生器６０３は、クロックＣＬＫ２を監視するためのロジ
ックも含む。クロックＣＬＫ２がトグルを停止した場
合、リセット発生器６０３は信号NOCLK2ERRORをアサー
トし、クロック障害状態を示す。

【００２２】割り込みルーティング・ブロック６０４
は、ＰＣＩ割り込みPCIIRQ[15:0]_、ＥＩＳＡ割り込みE
ISA_IRQ[15:0]_、マウス割り込みMSEINT_、キーボード
割り込みKYBINT_、ＰＣＭＣＩＡ割り込みPCMCIA_IRQ_、
および直列バスＩＣＩＢおよびＧＩＢＵＳを含む、コン
ピュータ・サーバＳの様々な割り込み源から割り込みを
受け取る。これらの割り込みは、割り込みルーティング
・ブロック６０４によって、ＳＭＰ１４に供給される割
り込み信号SM_IRQ13およびＥＩＳＡ割り込みEISA-IRQ[1
5:0]_にマップされる。加えて、割り込みルーティング
・ロジック６０４は、高等プログラム可能割り込みコン
トローラ（ＡＰＩＣ:advanced programmable interrupt
controller）のＩ／Ｏ割り込み信号を、ＡＰＩＣＩ／
Ｏスレーブ６０６に供給する。ＡＰＩＣＩ／Ｏスレー
ブ６０６は、ＡＰＩＣバスに接続されて、多数のＣＰＵ
カード２８Ａ〜Ｄとの間において割り込みを伝達する。

【００２３】ＰＣＩバス・アービタ６０８は、ＰＣＩス
ロット（例えば、ＳＣＳＩコントローラ６０）、ホスト
・ブリッジ２２、ＰＣＩ−ＰＣＩブリッジ３４、ＰＣＩ
−ＥＩＳＡブリッジ４６等の内、どのマスタにＰＣＩバ
ス２０の制御を許可するかを決定する。ＰＣＩコントロ
ーラ・ブロック６１０は、ＰＣＩマスタ６１２およびＰ
ＣＩスレーブ６１４を含み、ＰＣＩバス２０上において
マスタおよびスレーブ機能を実行する。ＰＣＩバスは３
２ビット幅であり、ＩＳＡバスは１６ビット幅であるの
で、３２ビット／１６ビット変換器がＰＣＩサイクルを
２つのＩＳＡサイクルに、およびその逆に変換する。１
６ビットに変換されたサイクルはＳＭＣ制御ブロック６
２０に供給される。ＳＭＣ制御ブロック６２０は、ＳＭ
Ｃアービタ６２２（ローカルＩＳＡバス装置によるＩＳ
Ａバスへのアクセスを制御する）、アドレス変換ブロッ
ク６２４（ＰＣＩアドレスをＩＳＡアドレスに、および
その逆に変換する）、およびＳＭＣコンフィギュレーシ
ョン（環境設定）・レジスタ６２６（メモリおよびロー
カルＩＳＡバス１８のＩ／Ｏ空間、ならびにＳＭＣ１１
のモードを含む、ＳＭＣ１１のコンフィギュレーション
情報を規定する）を含む。

【００２４】ＳＭＣコンフィギュレーション・レジスタ
６２６は、エラー・レジスタ９１２（図１３）も含み、
ＳＭＣ１１内のモジュールにエラーを発生したものがあ
るか否かを示す。例えば、ＰＣＩアービタ６０８内の状
態マシン、ＰＣＩマスタ・ブロック６１２、ＰＣＩスレ
ーブ・ブロック６１４、およびその他のモジュールは、
不適法な状態となる可能性がある。加えて、ＳＭＣ１１
は、ローカルＩＳＡバス１８のエラー状態を監視するロ
ジックも含む。ＳＭＰ１４にエラー状態を通知すること
により、診断プログラム２２４は、ＳＭＣ１１の中でど
のモジュールが故障したのかを識別し、ローカルＩＳＡ
バス１８が故障した否かについて確認することができ
る。ＳＭＣ１１はまた、ローカルＩＳＡバス１８上でＩ
ＳＡトランザクションを発生し、受け取る、ＩＳＡバス
コントローラ６３２およびサイクル・タイミング・コン
トローラ６３４を有するローカル・バス・コントローラ
６３０も含む。メモリ・コントローラ６３６は、ＤＲＡ
Ｍ１１０へのアクセスを制御し、プロセッサ・コントロ
ーラ６３８はＳＭＣ１１およびＳＭＰ１４間にインター
フェースを設ける。

【００２５】図７を参照する。割り込みルーティング・
ブロック６０４は、主ＰＣＩバス２０から割り込みを受
け取り、それらをＥＩＳＡ割り込み信号IRQ[15,14,12:
9,7:3,1]にマップするＰＣＩ割り込みブロックを含む。
ＧＩＢＵＳコントローラ６４８およびＩＣＩＢコントロ
ーラ６５４は、それぞれバスＧＩＢＵＳおよびＩＣＩＢ
を通じてＳＭＲ１０から来る割り込み情報を受け取る。
加えて、ＩＣＩＢコントローラ６４９は、ＩＣＩＢバス
を通じて、ＥＩＳＡ割り込みをＳＭＲ１０Ｆに送信する
ことができる。ＧＩＢＵＳコントローラ６４８は、両バ
スＧＩＢＵＳおよびＩＣＩＢ上で可能な１６タイム・ス
ロットの内、「現（現在の）」タイム・スロットを指し
示す、タイム・スロット選択カウンタ６５８（信号GISL
OT[3:0]を発生する）を含む。

【００２６】ＳＭＣ１１は、ＳＭＲ１０Ａ〜１０Ｅおよ
び１０Ｇからの割り込み全てを、遠隔割り込みレジスタ
５１８（信号RIR[15:0]_を発生する）に集め、ＥＩＳＡ
ＳＭＲ１０Ｆからの割り込みをＨＯＳＴ２ＳＭＰＩＲ
Ｑレジスタ１０Ｆ（信号HOST2SMPIRQ[15:0]_を発生す
る）に集める。ＳＭＰ１４は、タイム・スロットに特定
の割り込みを個々にマスクすることもできる。遠隔割り
込みレジスタ５１８は、ＳＭＰ１４およびホストＣＰＵ
２８によって、ＰＣＩバス２０を通じてアクセス可能で
ある。信号RIR[15:0]_のビット毎のＯＲ論理が信号RIR
となり、他の割り込みが処理されている間、割り込みの
検出を保証するためのレベルに感応するＩＲＱ(level-s
ensitive IRQ)である。ＧＩＢＵＳコントローラ６４８
は、信号RIR2SMPを駆動することによって、信号RIRをＳ
ＭＰ１４に送出する。信号RIR2SMPは、ＳＭＰ割り込み
ブロック６５０によって受け取られる。ＳＭＰ割り込み
ブロック６５０は、信号RIR2SMPをレベル感応信号から
エッジ・トリガ信号(edge-triggered signal)SM_IRQ13
に変換し、ＳＭＰ１４に供給する。また、ＧＩＢＵＳコ
ントローラ６４８は、この信号を割り込み信号RIR2EISA
を通じてＥＩＳＡ基板１０６に、または割り込み信号RI
R2APICを通じてＡＰＩＣＩ／Ｏスレーブ６０６に送出す
ることも可能である。

【００２７】割り込みマッピング・ブロック６５２は、
ＥＩＳＡＩＲＱ信号をＰＣＩＩＲＱ信号に（およびそ
の逆に）マップする。また、割り込みマッピング・ブロ
ック６５２は、ＥＩＳＡＩＲＱ信号（ＩＣＩＢコント
ローラ６５４からのHOST2SMIRQ[15:0]_〜ＳＭＰ割り込
みSM_IRQ13を含む）もマップする。一旦ＳＭＰ１４が割
り込みSM_IRQ13を受け取ったなら、信号SM_IRQ13をマス
クし、他の割り込みの受け取りを防止することができ
る。マスキング処理は、物理的にはＳＭＰ１４内部で行
われる。割り込みSM_IRQ13の受け取りに応答して、ＳＭ
Ｐ１４は、まず遠隔割り込みレジスタ５１８、ＨＯＳＴ
２ＳＭＰＩＲＱレジスタ５１２、および信号SMMERR_を
格納するステータス・レジスタを読み取ることによっ
て、割り込み源を識別する。

【００２８】図８を参照する。ＳＭＰ１４に供給される
割り込み信号SM_IRQ13は、ＡＮＤゲート７０８によって
発生される。ＡＮＤゲート７０８の入力は、ＯＲゲート
７０６の出力および（SM_IRQ13信号をマスクする）信号
MASKSMIRQ13の逆状態を受ける。ＯＲゲート７０６の入
力は、信号ERR2SM_IRQ13（ＳＭＣ１１内またはローカル
ＩＳＡバス１８上において、あるエラーが発生したこと
を示す）、ASR2SMPINT（ＡＲＳイベントが発生したこと
を示す）、HOST2SMPINT（ホストからＳＭＰ１４への割
り込みが受け取られたことを示す）、およびＡＮＤゲー
ト７０４の出力を受け取る。ＡＮＤゲート７０４は、信
号RIR2SMPEN（アサートされてハイになると、ＳＭＲか
らの割り込みをSM_IRQ13としてＳＭＰ１４に送信可能と
する）、および１６入力ＯＲゲート７０２の出力を受け
取る。ＯＲゲート７０２の入力は、信号RIR[15:0]_およ
び信号RIR2SMPMASK[15:0]を受け取る１６個のＮＯＲゲ
ート７００の出力を受け取る。各ＡＮＤゲート７００
は、信号RIR[X]_およびRIR2SMPMASK[X]のＡＮＤ演算を
行う。なお、Ｘ＝０〜１５である。したがって、ＳＭＲ
１０がRIR[15:0]_ビットのいずれかをハイにセットした
場合、その特定のビットは、対応するマスク信号RIR2SM
PMASK[X]によってマスクされず、ＡＮＤゲート７０８は
信号SM_IRQ13をアサートしてハイとする。

【００２９】図９を参照する。ＩＣＩＢコントローラ６
５４は、ＩＣＩＢ直列バスを受ける時間マルチプレクサ
５１０を含む。時間マルチプレクサ５１０は、タイム・
スロット・カウント信号GISLOT[3:0]の値に基づいて、
１６個の出力ビットをＨＯＳＴ２ＳＭＰＩＲＱレジスタ
５１２に発生する。ＨＯＳＴ２ＳＭＰＩＲＱレジスタ５
１２は、サンプル信号SAMPLEGIがアサートされている場
合、これらの信号をCLK2の立ち上がりエッジでロードす
る。出力信号HOST2SMPIRQ[15:0]_は、割り込みマッピン
グ・ブロック６５２に供給され、割り込みマッピング・
ブロック６５２は信号HOST2SMPINTを発生し、ＥＩＳＡ
割り込みをＳＭＰ１４にマップする。同様に、ＧＩＢＵ
Ｓコントローラ６４８は、ＧＩＢＵＳ直列バスを受ける
時間マルチプレクサ５１６を含み、信号GISLOT[3:0]の
値に基づいて１６個の出力信号を生成する。ＲＩＲレジ
スタ５１８は、信号SAMPLEGIがアサートされている場
合、CLK2の立ち上がりエッジ上でこれらの信号をロード
する。レジスタ５１８は、出力信号RIR[15:0]を供給す
る。

【００３０】図１０を参照する。ＳＭＲ１０は、ＪＴＡ
Ｇバス・スレーブ８００（ＳＭＣ１１内のＪＴＡＧマス
タ６００とのＪＴＡＧ通信を処理する）、ＪＴＡＧバス
・マルチプレクサ８０１（ＪＴＡＧ信号を他のＪＴＡＧ
および境界走査可能な装置(boundary scanable device
s)に多重化する）、割り込みバス・インターフェース８
０４（ＧＩＢＵＳまたはＩＣＩＢバスを通じて割り込み
をＳＭＣ１１に伝達する）、ＩＩＣバス・マスタおよび
スレーブ８１０（温度センサ、電源モジュール、ファン
・センサ、過電圧センサ、ＮＶＲＡＭ、およびＡ／Ｄ変
換器のような他のＩＩＣ装置とＩＩＣバスを通じて通信
する）、バス・モニタ・ロジック８０８（接続されてい
るバス上の故障を検出する）、初期化状態マシン８０２
（ＳＭＲ１０の起動および初期化を行う）、ならびに汎
用Ｉ／Ｏ（ＧＰＩＯ）ブロック８０６（種々のサブシス
テムからの割り込みおよびエラー信号を受け取り、割り
込みバス・インターフェース８０４を通じて情報をＳＭ
Ｃ１１に中継すると共に、出力をアサートする）を含
む。ＳＭＲ１０は、１００ピンのＱＦＰに収容され、５
ボルトおよび３．３ボルト動作に適合するように設計さ
れている。

【００３１】図１０の下段に示すように、ＳＭＣ１１内
のＪＴＡＧマスタ６００は、ＪＴＡＧバス信号ＴＤＩ
（検査データ直列入力）、ＴＤＯ（検査データ直列出
力）、ＴＣＫ（ＴＤＩおよびＴＤＯ線上での通信を同期
させるための検査クロック）、ＴＭＳ（検査モードを選
択するための検査モード選択）、およびＴＲＳＴ（検査
リセット信号）によって、ＳＭＲＪＴＡＧスレーブ８
００に接続されている。ＪＴＡＧマルチプレクサ８０１
は、各ＳＭＲ１０が接続されている６個までの他のＪＴ
ＡＧ「チェーン」または「バス」のいずれかを、各ＳＭ
Ｒ１０に選択させる。これによって、あるＪＴＡＧチェ
ーンのＴＤＯ出力を、次のＪＴＡＧチェーンのＴＤＩ入
力に接続することが可能となり、必要であれば、連続チ
ェーンを形成することができる。

【００３２】バス・ウオッチャ８０８は、バスの利用度
およびバス・エラーを追跡し、表１にしたがって、入力
ピンＩ６およびＩ７をストラップ（プログラム）するこ
とにより、ＥＩＳＡモード（ＥＩＳＡバス４４に接続さ
れているＳＭＲ１０）、ホスト・モード１、またはホス
ト・モード２という３つのモードの１つに構成すること
ができる。

【表１】表１Ｉ６Ｉ７ＳＭＲモード００ホスト・モード１０１ホスト・モード２１０ＥＩＳＡモードＥＩＳＡモードでは、バス・ウオッチャ８０８はＥＩＳ
Ａバス４４のエラー状態を監視すると共に、ＥＩＳＡバ
スの利用度を計算するための情報を収集する。ホスト・
モード１または２では、バス・ウオッチャ８０８は、ホ
スト・バス（例えば、ホスト・バス３０）上におけるバ
スの利用度の計算を含む、他の機能を実行するようにプ
ログラムされる。

【００３３】ＳＭＲバス・ウオッチャ８０８は、信号
（O0，O1，O2，O3，O4，O5）を供給し、これらの信号は
レジスタに格納され、ＥＩＳＡバス故障状態が検出され
た場合に、どのＥＩＳＡバス装置が関与しているかを示
す。また、ＳＭＲバス・ウオッチャ８０８は、スロット
特定ＥＩＳＡリセット信号RSTDRV[5:0]をＥＩＳＡバス
４４上の各スロットに駆動する。O[5:0]およびRSTDRV
[5:0]信号は、双方向ＳＭＲ入出力ピンI/O[15:0]上に導
出される。バス・ウオッチャ８０８は、ＳＭＲ１０の入
力ピン上のEMAK[3:0]_信号を受け取る。信号EMAK[3:0]_
は、ＥＳＣ１６２（図２）によって発生され、エンコー
ドされた承認信号であり、受信側のＥＩＳＡ装置内のデ
コーダによって、ＥＩＳＡバス・マスタにバス・アクセ
スを許可するためのスロット特定承認信号に変換するこ
とができる。以下の表２は、信号EMAK[3:0]の値によっ
て選択されるＥＩＳＡスロットを示す。

【表２】表２ EMAK[3:0] ＥＩＳＡスロット＃００００００００１１００１０２００１１３０１００４０１０１５

【００３４】ＥＩＳＡバス４４上のＳＭＲ１０Ｆは、Ｅ
ＳＣ１６２からEMAK[3:0]を受け取り、EMAK[3:0]の値に
基づいて信号MAK[7:0]_を発生する。したがって、信号M
AK[0]_はＥＩＳＡバス４４上のスロット０に対応し、信
号MAK[1]_はＥＩＳＡバス４４上のスロット１に対応す
る等となる。信号EMAK[3:0]は、アクティブ・バス・マ
スタがその要求信号MREQ_をニゲート（negate)した場
合、ＥＳＣ１６２によってデフォルト二進値１１１１に
駆動される。これに応答して、ＳＭＲ１０Ｆは信号MAK
[7:0]_を１６進値ＦＦに駆動する。即ち、信号MAK[7:0]
_の各々は、インアクティブのハイとなる。ＥＳＣ１６
２は、ＥＩＳＡバス４４のバス・タイムアウト状態を監
視するためのロジックを含む。バス・タイムアウト状態
が検出された場合、ＥＳＣ１６２はＥＩＳＡリセット信
号RESDRV（ＳＭＲ１０Ｆによって奪取される）をアサー
トし、ＥＩＳＡバス４４上の装置をリセットし、ノンマ
スカブル割り込み（ＮＭＩ：non-maskable interrupt）
をホストＣＰＵ（ＣＰＵカード２８Ａ−Ｄの１つ）に発
生する。ＳＭＲ１０Ｆ内のバス・ウオッチャ８０８は、
ＥＩＳＡバス４４のバス・タイムアウト状態、およびリ
フレッシュ・ハンドオフ状態を監視することにより、Ｅ
ＳＣ１６２内のエラー検出ロジックと並行に動作する。
いずれかの状態が検出された場合、かかる状態はＳＭＲ
１０ＦによってＩＣＩＢバスを通じてＳＭＣ１１に報告
される。

【００３５】図１１を参照する。バス・ウオッチャ８０
８において、カウンタ８５２を用いて、バス・タイムア
ウト状態を検出し、カウンタ８５０がリフレッシュ・ハ
ンドオフ状態を検出する。カウンタ８５２は、信号CMD_
がアサートされている場合、ＥＩＳＡバス・クロックBC
LKの立ち上がりエッジ毎に増分し、信号CMD_がディアサ
ートされたときにクリアされる。カウンタ８５２からの
コマンド・カウント信号CDMCOUNT[15:0]が所定のカウン
ト値（例えば、２５６）に達した場合、比較器８６２が
その出力をアサートしてハイとし、Ｓ-Ｒフリップ・フ
ロップ８６４をハイにセットする（信号CMDERRORをハイ
にセットする）。フリップ・フロップ８６４は、信号BC
LKによって駆動される。カウンタ８５０は、ＥＩＳＡバ
ス・リフレッシュ信号REFRESH_がディアサートされハイ
となっている間、各クロックBCLKの立ち上がりエッジで
増分し、リフレッシュ・サイクルが進行していないこと
を示す。カウンタ８５０は、信号REFRESH_がアサートさ
れたときにクリアされる。リフレッシュ・カウント信号
REFCOUNT[15:0]が所定の最大リフレッシュ・カウント値
REFCOUNTMAX（例えば、４で、リフレッシュ・サイクル
が無いまま約６０ミリ秒が経過したことを示す）に達す
ると、比較器８５４がその出力をアサートしてハイと
し、Ｓ−Ｒフリップ・フロップ８５６をハイにセットす
る（信号REFCOUNTERRORをハイにセットする）。フリッ
プ・フロップ８５６は、BCLKによって駆動される。

【００３６】比較器８５４または８６２がその出力をア
サートしてハイにした場合、ＯＲゲート８５８はその出
力をアサートしてハイとし、Ｓ-Ｒフリップ・フロップ
８６０をセットする（信号NMI_INTがアサートされハイ
となる）。フリップ・フロップ８６０は、BCLKによって
駆動される。リセット信号RESETがアサートされるか、
あるいはＳＭＲ１０内のコンフィギュレーション・ビッ
トが書き込まれるときに、３つのフリップ・フロップ８
５６，８６０，８６４は全てクリアされる。いずれかの
バス・エラー状態（リフレッシュ・ホールドオフまたは
バス・タイムアウト状態）が発生すると、割り込みバス
・インターフェース８０４は、信号NMI_INTの状態をＩ
ＣＩＢバス上に送り出し、ＩＣＩＢバスのタイム・スロ
ット２において割り込みを発生することにより、このエ
ラー状態をＳＭＣ１１に報告する。これに応答して、Ｓ
ＭＣ１１はＳＭＰ１４への割り込み信号SM_IRQ13をアサ
ートする。割り込み信号SM_IRQ13のアサートに応答して
発生されたＳＭＭ診断ソフトウエア２２４の制御の下
で、ＳＭＣ１１は、ＪＴＡＧバスを通じてコンフィギュ
レーション・レジスタ（図１２におけるラッチ８２０の
内容に対応する）を読み出し、故障したＥＩＳＡスロッ
ト装置を識別する。

【００３７】図１２を参照する。ＳＭＲ１０Ｆ内のラッ
チ８２０は、ＥＳＣ１６２による信号RESDRVのアサート
時、またはNMI_INT信号のアサート時に、信号{〜O5, 〜
O4,〜O3, 〜O2, 〜O1, 〜O0}（それぞれ、ＥＩＳＡバス
４４上のスロット５，４，３，２，１，０に対する承認
信号に対応する）の状態をラッチする。ラッチ８２０
は、信号〜Ｏ[5:0]に対応する信号MAK_LATCH[5:0]を生
成する。また、ラッチ８２０は、信号MAK_INTをハイに
セットすることにより、バス・エラーが発生し、ＳＭＣ
１１に割り込みが必要であることを示す。ラッチ８２０
のラッチ入力は、ＡＮＤゲート８２２の出力に接続され
ており、このＡＮＤゲート８２２は、信号EISA_MODE
（ＳＭＲ１０はＥＩＳＡモードとなっている、即ち、Ｅ
ＩＳＡバス４４に接続されている）、信号FIRST_CLKの
逆状態（ＥＩＳＡリセット信号RESDRVがニゲートされた
後の最初のＢＣＬＫ周期において、MAK_信号のラッチを
防止する）、およびＯＲゲート８２１の出力を受け取
る。ＯＲゲート８２１は、信号RESDRVおよび信号NMI_IN
Tを受け取る。

【００３８】信号O[5:0]は、表３にしたがって、信号EI
SA_MODE，EMAK3，EMAK2，EMAK1，およびEMAK0から、デ
コーダ８２４によって発生される。

【表３】表３ EISA_MODE EMAK3 EMAK2 EMAK1 EMAK0 {O5,04,O3,O2,O1,O0} １００００１１１１１０１０００１１１１１０１１００１０１１１０１１１００１１１１０１１１１０１００１０１１１１１０１０１０１１１１１バス・ウオッチャ８０８は６個のＡＮＤゲート８２６を
含み、スロット特定リセット信号RSTDRV[5:0]を発生す
る。これらはアサートされると、ＥＩＳＡスロットを個
々にリセットする。各ＡＮＤゲート８２６の一方の入力
は、ＥＩＳＡリセット信号RESDRVを受け取り、他方の入
力は、それぞれ、信号RSTDRV[5:0]に対応する信号I_RST
DRV[5:0]を受ける。ＳＭＭ診断ソフトウエア２２４は、
信号I_RSTDRV[5:0]の値を制御することにより、ＥＩＳ
Ａバス４４上のスロットに接続されている故障バス装置
を、選択的にリセットすることができる。

【００３９】信号I_RSTDRV[5:0]は、ラッチ８２８によ
って発生される。ラッチ８２８のデータ入力は、レジス
タ８３２の出力に接続されている。レジスタ８３２への
入力は、３２：１６マルチプレクサ８３４の出力に接続
されており、マルチプレクサ８３４の０入力はＪＴＡＧ
スレーブ８００からのデータ信号ADD_DATA_JTAG[15:0]
に接続されており、１入力は初期化状態マシン８０２か
らのデータ信号ADD_DATA_INT[15:0]に接続されている。
マルチプレクサ８３４の選択入力は、初期化サイクルが
アクティブか否かを示す信号INITS_BUSを受け取る。一
旦ＳＭＭ診断ソフトウエア２２４が、どのＥＩＳＡスロ
ット装置が故障状態にあるのかを識別したなら、ＳＭＣ
１１をプログラムして、ＪＴＡＧデータ・バスを通じて
およびＳＭＲＪＴＡＧスレーブ８００を介してリセッ
ト制御ビットをバス・ウオッチャ８０８に書き込み、故
障した装置をリセットする。ラッチ８２８のラッチ入力
は、ＡＮＤゲート８３０の出力に接続されており、ＡＮ
Ｄゲート８３０の入力は、信号LATCH_DATA（ＪＴＡＧス
レーブ８００または初期化状態マシン８０２がデータを
ラッチ８２８に提示していることを示す）、および信号
RESDRVAD（信号ADD_DATA_JTAG[15:0]またはADD_DATA_IN
IT[15:0]がラッチ８２８に対応するアドレスを含むこと
を示す）を受け取る。

【００４０】図１７を参照する。各ＳＭＲ１０における
割り込みバス・インターフェース８０４は、直列バスＩ
ＣＩＢまたはＧＩＢＵＳ（以後「ＩＢＵＳ」と呼ぶ）上
の直列通信を制御するためのバス・カウンタ８３６およ
びクロック・カウンタ８３８を含む。ＩＢＵＳマルチプ
レクサ８６６は、バス・カウンタ８３６の出力(BUS_COU
NTER[3:0]）、およびクロック・カウンタ８３８の出力
（CLK_COUNTER[1:0]）を受ける。バス・カウンタ８３６
はカウントすることにより、１６個のタイム・スロット
の内のどれが現在アクティブであるのかを示す。クロッ
ク・カウンタ８３８はカウントすることにより、１タイ
ム・スロット内の４クロック周期の内どれがアクティブ
であるのかを示す。更に図１８も参照する。ＳＭＲ１０
およびＳＭＣ１１間のバスＩＢＵＳ上の通信は、ＳＭＣ
ＪＴＡＧクロック発生器６４０（図６）によって発生
されるクロックTCLKと同期を取られている。バスＩＢＵ
Ｓ内の直列データ・ビットのことを、ビットＧＩＤと呼
ぶ。各タイム・スロットは、４回のＴＣＬＫクロック周
期を含む。

【００４１】ＥＩＳＡモードで動作している場合、割り
込みバス・インターフェース８０４は双方向となる。Ｅ
ＩＳＡＳＭＲ１０Ｆでは、現タイム・スロットが、Ｅ
ＩＳＡバス源からのアサートされた割り込みに対応する
場合、割り込みバス・インターフェース８０４は、期間
Ｔ0におけるＴＣＬＫの立ち上がりエッジで、直列デー
タ・ビットＧＩＤをアサートしてローとする。その他の
場合、ＥＩＳＡＳＭＲ１０Ｆ内の割り込みバス・イン
ターフェース８０４は、直列データ・ビットＧＩＤを３
状態に維持する。ＥＩＳＡＳＭＲ以外では、期間Ｔ0に
おけるビットは、アクティブな割り込みにマップされた
場合に、アサートされてハイとなる。ＳＭＣ１１は、期
間Ｔ1におけるＴＣＬＫの立ち上がりエッジ上で、デー
タ・ビットＧＩＤの状態をサンプルする。期間Ｔ1，Ｔ
2，Ｔ3において、ＳＭＲ１０は、直列データ・ビットＧ
ＩＤを３状態に維持する。ＥＩＳＡモードに構成された
ＳＭＲ１０にＳＭＣ１１が割り込みを送信する必要があ
る場合、期間Ｔ1におけるＴＣＬＫの立ち下がりエッジ
上で直列データ・ビットＧＩＤをアサートしてローとす
る。ＥＩＳＡモードに構成されたＳＭＲ１０は、期間Ｔ
2におけるＴＣＬＫの立ち上がりエッジ上で、直列デー
タ・ビットの状態をサンプルする。期間Ｔ2におけるＴ
ＣＬＫの立ち下がりエッジで、ＳＭＣ１１は直列データ
・ビットＧＩＤをハイに駆動する。プルアップ抵抗に頼
ってビットをハイに引き上げる代わりに、ビットＧＩＤ
をハイに駆動してアクティブにすることによって、例え
ば、３３ＭＨｚというより高い周波数でクロックTCLKを
発生することが可能になる。

【００４２】直列バス・プロトコルは、１つのタイム・
スロットに関連する１つの割り込みを、１つ以上の装置
で共有することを可能にする。したがって、多数の装置
が、１つのタイムスロットを同時に駆動し、割り込みが
発生していることを示すことができる。期間Ｔ3におい
て、ＳＭＣ１１は、直列データ・ビットＧＩＤを３状態
とするか、あるいはデータ・ビットをローに駆動し、Ｓ
ＭＲ１０に同期させることができる。通常、ＳＭＣ１１
はタイム・スロット１５の終了時に、同期パルスをアサ
ートする。ＳＭＲ１０が、期間Ｔ3後の次のＴＣＬＫの
立ち上がりエッジでアサートされた直列データ・ビット
ＧＩＤを検出した場合、バス・カウンタ８３６はゼロに
リセットする。リセット信号RESETの立ち下がりエッジ
で、各ＳＭＲ１０は、その割り込みバス・カウンタ８３
６およびクロック・カウンタ８３８を起動する。割り込
みバス・カウンタ８３６は、ＴＣＬＫの立ち上がりエッ
ジ４回毎にカウントを１つ進める。

【００４３】ＩＢＵＳマルチプレクサ８６６は、ＧＰＩ
Ｏブロック８０６からの信号を受け取る。これらの信号
には、割り込み信号GPIO0_INT，GPIO13_INT，GPIO47_IN
T，GPIO815_INT，およびGPIO_INT_IN[15:0]を含む。信
号GPIO_INT_IN[15:0]は、ＳＭＲ１０がＥＩＳＡモード
に構成されている場合、ＥＩＳＡ割り込みに対応し、信
号GPIO0_INT，GPIO13_INT，GPIO47_INT，GPIO815_INT
は、ＥＩＳＡモード以外の場合に、割り込み信号として
用いられる。また、ＩＢＵＳマルチプレクサ８６６は、
割り込み信号RD_INTおよびNMI_INTもバス・ウオッチャ
８０８から受け取る。ＩＢＵＳマルチプレクサ８６６
は、以下の表４にしたがって、信号GPIO_INT_IN[15:0]
をバスＩＢＵＳ上に送出する。

【表４】

【００４４】ＥＩＳＡモード以外では、ＩＢＵＳマルチ
プレクサ８６６は、以下の表５にしたがって、信号GPIO
0_INT，GPIO13_INT，GPIO47_INT，GPIO815_INT，NMI_SL
OTおよびRD_INTをバスＩＢＵＳ上に送出する。

【表５】表５（ＥＩＳＡモード以外）BUS-COUNT[3:0] 割り込みバス（ＩＢＵＳ） RDSLOT RD_INT IICSLOT !NINT_IIC GPIO0SLOT GPIO0_INT GPIO13SLOT GPIO13_INT GPIO47SLOT GPIO47_INT GPIO815SLOT GPIO815_INT NMISLOT NMI_INT 値RDSLOT，IICSLOT，GPIO0SLOT，GPIO13SLOT，GPIO47SL
OT，GPIO815SLOT，およびNMI_SLOTは、ＳＭＲ内部バスA
DD_DATA[15:0]を通じて、ＳＭＣ１１の制御の下でプロ
グラムされる。したがって、ＥＩＳＡモード以外におい
て直列バスＩＢＵＳ上で異なるタイム・スロットに割り
込みを送出する柔軟性が得られる。

【００４５】ＳＭＲ１０がＥＩＳＡモードに構成されて
いる場合、ＩＢＵＳマルチプレクサ８６６は、直列バス
ＩＢＵＳを通じてＳＭＣ１１から割り込みを受けること
ができる。この場合、割り込みは、ＥＩＳＡバス４４へ
の割り込みピンとして出力するために、ＧＰＩＯブロッ
ク８０６への信号EISA_OUT[15:0]として供給される。Ｇ
ＰＩＯブロック８０６は、１組のＧＰＩＯコンフィギュ
レーション・レジスタ８６８を含む。コンフィギュレー
ション・レジスタ８６８は、ＪＴＡＧスレーブ８００を
介して、そしてＳＭＲ内部バスADD_DATA[15:0]を通じ
て、ＳＭＰ１４によってプログラム可能である。ＧＰＩ
Ｏコンフィギュレーション・レジスタ８６８はプログラ
ム可能であるので、コンピュータ・システムＳのどこに
ＳＭＲ１０を配置するかに応じて、ＳＭＲ１０の異なる
使用が可能となる。ＧＰＩＯブロック８０６の機能の１
つは、ＳＭＲ１０がＥＩＳＡモードに構成されていると
きに、その双方向入出力ピンI/O[15:0]上のＥＩＳＡ割
り込みを受け取り、出力することである。ＥＩＳＡ割り
込みは、ＧＰＩＯＩ／Ｏインターフェース・ブロック
８７８によって受け取られ、信号IO_IN[15:0]を通じて
ＩＲＱブロック８７０に送出される。これらの信号は、
ＳＭＲ１０のクロックCLK（ＥＩＳＡモードではＥＩＳ
ＡクロックBCLKであり、あるいはホスト・バス・クロッ
クまたはその他のクロック源である）と同期が取られて
おり、信号GPIO_INT_IN[15:0]として、ＩＢＵＳマルチ
プレクサ８６６に導出される。他の方向では、ＩＲＱブ
ロック８７０は、ＩＢＵＳマルチプレクサ８６６からの
割り込みEISA_OUT[15:0]を受け取り、それらを信号{GPI
O1_OUT[7:0], GPIO0_OUT[7:0]}としてＧＰＩＯＩ／
Ｏインターフェース・ブロック８７８に供給する。

【００４６】信号GPIO1_OUT[7:0]およびGPIO0_OUT[7:0]
は、ＧＰＩＯコンフィギュレーション・レジスタ８６８
を用いても制御可能である。図１９を参照すると、ＧＰ
ＩＯＩ／Ｏインターフェース８７８は、Ｄ−型フリップ
・フロップ９４０，９４６を含み、それぞれ、信号GPIO
1_OUT[7:0]およびGPIO0_OUT[7:0]を生成する。フリップ
・フロップ９４０，９４６の双方は、CLKによって駆動
され、RESETによってクリアされる。フリップ・フロッ
プ９４０，９４６へのＤ入力は、それぞれ、ＯＲゲート
９４２，９４８の出力に接続されている。８個１組のＯ
Ｒゲート９４２の入力は、８個１組のＡＮＤゲート９４
４の出力および（コンフィギュレーション・レジスタ８
６８Ａからの）信号ASSERT1[7:0]に接続されている。Ａ
ＮＤゲート９４４は、信号GPIO1_OUT[7:0]および（コン
フィギュレーション・レジスタ８６８Ｂからの）信号DE
ASSERT1[7:0]の逆状態のビット毎のＡＮＤ演算を行い、
ＯＲゲート９４２は、ＡＮＤゲート９４４の出力および
（コンフィギュレーション・レジスタ８６８Ｂからの）
信号ASSERT1[7:0]のビット毎のＯＲ演算を行う。８個１
組のＯＲゲート９４８の入力は、８個１組のＡＮＤゲー
ト９５０の出力および信号ASSERT1[7:0]を受け取る。Ａ
ＮＤゲート９５０は、信号GPIO0_OUT[7:0]および（コン
フィギュレーション・レジスタ８６８Ｂからの）信号DE
ASSERT0[7:0]の逆状態のビット毎のＡＮＤ演算を行い、
ＯＲゲート９４８は、ＡＮＤゲート９５０の出力および
信号ASSERT1[7:0]のビット毎のＯＲ演算を行う。ASSERT
1[7:0]およびASSERT1[7:0]信号は、アサートされてハイ
になると、信号GPI01_OUT[7:0]およびGPIO0_OUT[7:0]を
アクティブ状態にセットする。DEASSERT0[7:0]およびDE
ASSERT1[7:0]信号は、アサートされた場合、GPI01_OUT
[7:0]およびGPIO0_OUT[7:0]信号をクリアする。

【００４７】これの使用例は、カード（例えば、ＣＰＵ
カードのような）へのリセットをGPIOピンに繋ぐことで
ある。こうすると、当該カードが故障状態にある場合、
リセットに保持するためにＧＰＩＯブロック８０６を使
用することができる。ピンI/O[15:0]を駆動するＧＰＩ
Ｏブロック８０６における出力バッファは、駆動信号GP
IO_TRI1[7:0]（ピンI/O[15:8]を制御する）およびGPIO_
TRI0[7:0]（ピンI/O[7:0]を制御する）によって３状態
化され、アクティブなハイ状態となる。信号GPIO_TRI1
[7:0]およびGPIO_TRI0[7:0]は、それぞれ、８ビット・
レジスタ９５２，９５４によって供給される。レジスタ
９５２，９５４の入力は、それぞれ、信号TRISTATE1[7:
0]，TRISTATE0[7:0]をＧＰＩＯコンフィギュレーション
・レジスタ８６８Ｃから受け取る。レジスタ９５２，９
５４は、CLKによって駆動され、RESETによってハイに初
期化される。

【００４８】ＧＰＩＯコンフィギュレーション・レジス
タ８６８は、７個１組のレジスタ８６８Ａ〜８６８Ｇを
含む。コンフィギュレーション・レジスタ８６８の値
は、ＳＭＲ内部バスADD_DATA[15:0]を通じてプログラム
可能であり、これによって、ＳＭＣ１１は、ＪＴＡＧバ
スを通じて、ＧＰＩＯブロック８０６のコンフィギュレ
ーションを制御することができる。１６ビットのアサー
ト・レジスタ８６８Ａは、各々対応するＧＰＩＯ出力ピ
ンをアサートする、出力ビットASSERT1[7:0]およびASSE
RT1[7:0]を供給する。１６ビットのディアサート・レジ
スタ８６８Ｂは、各々対応するＧＰＩＯ出力ピンをディ
アサートする出力ビットDEASSERT1[7:0]およびDEASSERT
0[7:0]を供給する。１６ビットの３状態レジスタ８６８
Ｃは、出力ビットTRISTATE1[7:0]およびTRISTATE0[7:0]
を供給し、ピンI/0[15:0]を駆動する出力バッファを３
状態化する。コンフィギュレーション・レジスタ８６８
Ａ−８６８Ｃの値は、ＳＭＲ内部バス上で読み取ること
ができるので、ソフトウエアはコンフィギュレーション
・ビットの状態をポールすることができる。

【００４９】コンフィギュレーション・レジスタ８６８
Ｄ，８６８Ｅは、ＳＭＲ内部バス上の読み取り専用レジ
スタである。１６ビットのレベル読み取りレジスタ８６
８Ｄは、信号IO_IN[15:0]によって表される、ＧＰＩＯ
ピンI/O[15:0]の状態を含む。ソフトウエアは、レベル
読み取りレジスタ８６８Ｄの状態を読み取り、ＧＰＩＯ
ピンI/O[15:0]の状態を判定することができる。１６ビ
ットのエッジ読み取りレジスタ８６８Ｅは、１６本のピ
ンI/O[15:0]の内どれが状態を変化させたかを示す値（E
DGEREAD[15:0]として表される）を含む。エッジ読み取
りレジスタ８６８Ｅにおけるアクティブ・ビットは、対
応するＧＰＩＯピンが、最後のレジスタ読み取り以降に
状態を変化させたことを示す。ＳＭＲ内部バスからこの
レジスタ・ビットを読み取ることにより、レジスタ・ビ
ットはクリアされる。コンフィギュレーション・レジス
タ８６８Ｆ〜８６８Ｇは、ＳＭＲ内部バスADD_DATA[15:
0]から読み取りおよび書き込み可能である。INTENBL1
[7:0]およびINTENBIL0[7:0]として表される１６ビット
割り込みレジスタ８６８Ｆは、１６本のＧＰＩＯピンI/
O[15:0]の内どれが割り込み源に繋がれているかを示
す。例えば、ビットINTENBL1[1]がハイにセットされる
と、ＧＰＩＯピンI/O[9]が割り込みピンとして定義さ
れ、ビットINTENBL0[7]がハイにセットされると、ＧＰ
ＩＯピンI/O[7]が割り込みとして定義される。

【００５０】図２０を参照する。割り込み信号GPIO0_IN
T，GPIO13_INT，GPIO47_INT，およびGPIO815_INT（ＥＩ
ＳＡモード以外で使用）は、信号INTENBL0[7:0]，INTEN
BL1[7:0]，およびEDGEREAD[15:0]から発生される。割り
込み信号GPIO0_INTは、信号INTENBL0[0]およびEDGEREAD
[0]から、ＡＮＤゲート９５６によって発生される。し
たがって、ピンI/O[0]が割り込みビットとしてイネーブ
ルされ、ピンI/O[0]が状態を変化させた場合、割り込み
信号GPIO0_INTはアサートされてハイとなり、次いでこ
の信号はバスＩＢＵＳを通じてＳＭＣ１１に送られる。
割り込み信号GPIO13_INTは、ＯＲゲート９６４によって
発生される。ＯＲゲート９６３は、ＡＮＤゲート９５
８，９６０，９６２の出力を受け取る。２入力ＡＮＤゲ
ート９５８，９６０，９６２は、それぞれ、信号の組み
合わせINTENBL0[1]およびEDGEREAD[1]，INTENBL0[2]お
よびEDGEREAD[2]，およびINTENBL0[3]およびEDGEREAD
[3]を受け取る。

【００５１】同様に、割り込み信号GPIO47_INTは、ＯＲ
ゲート９７２およびＡＮＤゲート９６４，９６６，９６
８，９７０を用いて、信号INTENBL0[7:4]およびEDGEREA
D[7:4]から発生される。割り込み信号GPIO815_INTは、
ＯＲゲート９７６および８個１組のＡＮＤゲート９７４
を用いて、INTENBL1[7:0]およびEDGEREAD[15:8]から発
生される。ＡＮＤゲート９７４は、信号INTENBL1[7:0]
およびEDGEREAD[15:8]のビット毎のＡＮＤ演算を行う。
ＯＲゲート９７６は、８個のＡＮＤゲート９７４の出力
の内いずれかがハイである場合、信号GPIO815_INTをア
サートする。SIGNAL1[7:0]およびSIGNAL0[7:0]として表
されている、１６ビットの信号レジスタ８６８Ｇは、Ｇ
ＰＩＯブロック８０６からの出力ピンSIGNALの状態を制
御する。信号SIGNALはＯＲゲート９８２によって供給さ
れる。ＯＲゲート９８２は、ＡＮＤゲート９７８，９８
０の１６個の出力を受け取る。ＡＮＤゲート９７８は、
信号SIGNAL0[7:0]およびEDGEREAD[7:0]のビット毎のＡ
ＮＤ演算を行い、ＡＮＤゲート９８０は信号SIGNAL[7:
0]およびEDGEREAD[15:8]のビット毎のＡＮＤ演算を行
う。ＳＭＣ１１のＳＭＣレジスタ・ブロック６２６（図
６）において、検出ロジックは、ＳＭＣ１１の異なるモ
ジュールにおけるエラー状態、およびローカルＩＳＡバ
ス１８上のエラーを監視する。図１３を参照すると、Ｓ
ＭＣ１１内部のエラーは、信号SMMERR_として報告さ
れ、これによって信号ERR2SM_IRQ13（図９）がアサート
され、ＳＭＰ１４に割り込みSM_IRQ13を発生する。信号
SMMERR_はＳＭＣレジスタ・ブロック６２６のステータ
ス・レジスタにも格納される。

【００５２】信号SMMERR_はＯＲゲート９１０によって
発生される。ＯＲゲート９１０は、ＳＭＣ１１内の異な
るモジュールからのエラー信号を受け取る。これらのエ
ラー信号は、ＳＭＣコンフィギュレーション・レジスタ
・ブロック６２６内部の１組のレジスタ９１２によって
供給される。レジスタ９１２の出力からの信号は、LTCH
PSMERROR, LTCHSMDSPTCH_ERROR, LTCHAPICSMERROR,
LTCHFLBSMERROR, LTCHPCIARBSMERROR, LTCHACTIVEMST
RERROR, LTCHIMSTSTATEERROR, LTCHCHRDYERR, LTCHI
SLSTATEERR, およびNOCLK2ERRORを含む。これらは、そ
れぞれ、信号PSMERROR, SMDSPTCH_ERROR, APICSMERRO
R, FLBERROR, PCIARBSMERROR, ACTIVEMSTRERROR, I
MSTSTATEERR, CHRDYERROR, ISLSTATEERROR,およびCLK2
ERRORに応答して、クロック信号PCICLKまたはCLK2のい
ずれかの立ち上がりエッジでハイにセットされる。APIC
SMERRORを除いて、これらの信号は全てPCICLK上で駆動
される。また、APICSMERRORはCLK2上で駆動される。一
旦ハイにセットされると、これらの信号は、リセット
（RESETがアサートされハイになる）まで、レジスタ９
１２によってハイに維持される。信号RESETは、ＰＣＩ
リセットとは異なる。即ち、ＰＣＩリセットは、必ずし
もこれらの信号をクリアさせるものではない。

【００５３】レジスタ９１２内の信号がアサートされて
ハイになると、以下のエラー状態を表す。信号LTCHPSME
RRORは、プロセッサ・コントローラ（ＰＣＯＮ）６３８
の状態マシンが違法状態に遷移したことを示す。信号LT
CHSMDSPTCH_ERRORは、ＳＭＣアービタ６２２の状態マシ
ンが違法状態に遷移したことを示すか、あるいはローカ
ルＩＳＡバス１８のサイクルが進行中であるが、この要
求に対応するアドレスが、ＳＭＭ９に割り当てられてい
るメモリまたはＩ／Ｏ空間内にないことを示す。信号LT
CHAPICSMERRORは、ＡＰＩＣＩ／Ｏスレーブ６０６内の
状態マシンが違法状態に遷移したことを示す。信号LTCH
FLBSMERRORは、ＳＭＣローカル・バス・コントローラ６
３２内の状態マシンが違法状態に遷移したことを示す。
信号LTCHPCIARBSMERRORは、ＰＣＩアービタ６０８内の
状態マシンが違法状態に入ったことを示す。信号LTCHAC
TIVEMSTRERRORは、違法状態が、ＰＣＩバス２０上で
「パーキング」マスタ(parking master)として選択され
たことを示す。信号LTCHIMSTSTATEERRは、ＰＣＩマスタ
・ブロック６１２内の状態マシンが違法状態に入ったこ
とを示す。信号LTCHISLSTATERRは、ＰＣＩスレーブ・ブ
ロック６１４内の状態マシンが違法状態に入ったことを
示す。信号LTCHCHRDYERRは、信号CHRDY（ＩＳＡバス１
８上のＩＳＡバス装置に追加の待ち状態を要求させ、特
定のトランザクションを完了させる）が当該装置によっ
て２．５６μｓより長い間アサートされ、ＩＳＡバス違
反が発生したことを示す。信号NOCLK2ERRORは、ＳＭＣ
１１の内部クロックCLK2がトグルしていないことを示
す。

【００５４】図１４を参照する。ＰＣＩアービタ６０８
（図６）は、ＰＣＩ仲裁状態マシン９００および最少許
可状態マシン９０２を含む。ＰＣＩ仲裁状態マシン９０
０は、（仲裁状態マシン９００の状態を示すために）信
号PCIARBMSTR[3:0]を発生し、ＰＣＩマスタに供給され
る許可信号GNT[8:0]を発生する。ＰＣＩ仲裁状態マシン
９００は、マスク要求ブロック９０３からの要求信号を
受け取る。マスク要求ブロック９０３は、９個の可能な
ＰＣＩマスタからの要求信号REQ[8:0]およびマスク信号
REQMASK[8:0]を受け取る。マスク信号REQMASK[8:0]のい
ずれかがアサートされてハイとなると、対応する要求信
号がマスクされ、ＰＣＩ仲裁状態マシン９００は、対応
する要求信号のアサートを検出しない。ＰＣＩ仲裁状態
マシン９００は、１６通りの可能な状態に遷移すること
ができるが、これらの状態の内１１のみが定義されてい
るに過ぎず、残りの５状態は違法状態である。ＰＣＩ仲
裁状態マシン９００がなんらかの原因でこれら残りの５
状態の内１つに遷移した場合、ＰＣＩ仲裁状態マシン９
００は、信号PCIARBMSTRSMERRORをアサートし、かかる
違法状態が発生したことを示す。同様に、最少許可状態
また９０２もいくつかの違法状態を有する。これらの違
法状態への遷移が発生すると、最少許可状態マシン９０
２は信号MINGNTSMERRORをアサートする。

【００５５】要求マスク発生論理ブロック９０６は、信
号RETRYのアサートに応答して、信号REQMASK[8:0]を発
生し、ＰＣＩバス２０上で現在アクティブなマスタが、
ＰＣＩターゲットによって再試行されていることを示
す。したがって、信号RETRYがアサートされてハイとな
り、再試行状態が示されると、信号REQMASK[X]が、信号
ACTIVEMASTER[3:0]の値に基づいてアサートされる。信
号ACTIVEMASTER[3:0]は、ＰＣＩバス２０上の現アクテ
ィブＰＣＩマスタを表す。信号RETRYがアサートされた
ときに、信号ACTIVEMASTER[3:0]の値が有効なＰＣＩバ
ス・マスタの１つに対応する値を含んでいない場合、要
求マスク発生論理ブロック９０６によって信号REQMSKER
RORがアサートされてハイとなり、再試行がアサートさ
れ、有効なアクティブ・マスタが現在ＰＣＩバス２０を
所有していないことを示す。信号MINGNTSMERROR, PCIA
RBMSTRSMERROR, およびREQMSKERRORは、ＯＲゲート９
０４の入力に供給される。ＯＲゲート９０４の出力は、
信号PCIARBSMERRORを発生し、ＰＣＩアービタ６０８に
おいてエラー状態が発生したことを示す。信号ISLSTATE
ERROR, IMSTSTATEERR, FLBERROR, APICSMERROR, SM
DSPTCH_ERROR, およびPSMERRORは、信号PCIARBMSTRSME
RRORおよびMINGNTSMERRORと同様に、即ち、違法状態の
検出に応答して発生される。

【００５６】また、ＰＣＩアービタ６０８はパーク・マ
スタ検出器９０８も含み、ＰＣＩバス２０がアイドル状
態のとき、ＰＣＩバス２０上のどのＰＣＩ装置が、この
バスの所有者となるべきかについて判定を行う。かかる
ＰＣＩ装置のことを、「パーキング・マスタ(parking m
aster)」と呼ぶ。パーキング・マスタは、信号PARKMAST
RSEL[1:0]によって選択可能である。信号PARKMASTRSEL
[1:0]は、ＳＭＣコンフィギュレーション・レジスタ６
２６に格納され、ソフトウエアによってプログラム可能
である。信号PCIARBMSTR[3:0]が、ＰＣＩ仲裁状態マシ
ン９００がアイドル状態にあることを示した場合、信号
ACTIVEMSTR[3:0]は、以下の表６から決定されるよう
に、どのＰＣＩマスタが現パーキング・マスタであるか
を示す値にセットされる。

【表６】表６ PARKMSTRSEL[1] PARKMSTRSEL[0] マスタ００最後のＰＣＩマスタ０１ＳＭＣ１１ＣＰＵ１１違法信号PARKMSTRSEL[1:0]が二進値００を含む場合、パーキ
ング・マスタは最後にＰＣＩバス２０を所有したＰＣＩ
マスタである。信号が二進値０１を含む場合、ＳＭＣ１
１がパーキング・マスタである。信号が二進値１０を含
む場合、ＣＰＵ−ＰＣＩブリッジ２２がパーキング・マ
スタである。信号PARKMSTRSEL[1:0]が二進値１１を含む
場合、違法状態が存在し、パーク・マスタ検出器９０８
は、信号ACTIVEMSTRERRORをアサートする。

【００５７】図１５を参照すると、ローカル・バス・コ
ントローラ６３０（図６）内の状態マシン６３３は、信
号CHRDYの状態を監視する。ＩＳＡバス装置は、信号CHR
DYをアサートしてローとし、現サイクルを完了するため
に追加時間を要求することができる。状態マシンは、信
号CHRDYがアサートされてローとなっている間の時間長
を追跡する。状態マシン６３３は、RESET信号のアサー
ト時に、状態CHRDY_IDLEに入る。CGRDY追跡がイネーブ
ルされ(CHRDYTRACKENがハイ）、バス装置によってCHRDY
がアサートされてローとなった（SQ_CHRDYがローに駆動
される）場合、状態マシン６３３は、状態SHORT_WAITに
遷移する。ＳＭＣ１１内のＧＩＢＵＳコントローラ６４
８（図７）は、バスＧＩＢＵＳのタイム・スロット１５
において、同期パルスGISYNCHPULSEを発生する。状態マ
シンが信号GISYNCHPULSEのアサートを検出した場合、状
態LONG_WAITに遷移する。信号GISYNCHPULSEのアサート
以前に信号SQ_CHRDYがハイに駆動された場合、状態マシ
ンは状態SHORT_WAITから状態CHRDY_IDLEに戻る。

【００５８】状態LONG_WAITにおいて、信号GISYNCHPULS
Eがアサートされてハイになっており、バスＧＩＢＵＳ
上で他の１５タイム・スロットが経過したことを示す場
合、状態マシンは状態CHRDY_FAULTに遷移する。信号GIS
YNCHPULSEが２回アサートすることは、２．５６μｓの
経過と同等である。したがって、ＩＳＡバス装置がＧＩ
ＢＵＳサイクル２回の経過時間よりも長い間信号CHRDY
をアサートさせ続けている場合、エラー状態が発生し、
状態マシン６３３は信号CHRDYERRORをアサートしてハイ
とする。信号GISYNCHPULSEのアサートの前に、ＩＳＡバ
ス装置が信号CHRDYをハイに駆動した場合（信号SQ_CHRD
Yをハイにする）、状態マシン６３３は、状態LONG_WAIT
から状態CHRDY_IDLEに戻る。（あるいは、信号GISYNCHP
ULSEを用いて経過した時間量を判定する代わりに、別個
のカウンタを用いて、全経過時間をカウントすることも
できる。）状態マシン６３３は、ソフトウエアがＳＭＣ
コンフィギュレーション・レジスタ６２６内の信号CHRD
YTRACKENをクリアするまで、状態CHRDY_FAULTに留ま
る。信号CHRDYTRACKENがローに駆動されたとき、状態マ
シンは、状態CHRDY_FAULTから状態CHRDY_IDLEに遷移す
る。

【００５９】図１６を参照する。リセット発生器６０３
（図６）は、信号CLK2がトグルしているか否かを判定す
るロジックを含む。３ビットのカウンタ９２０は、各PC
ICLKクロックの立ち上がりエッジ上で駆動され、信号RE
SETのアサート時にクリアされる。３ビット・カウンタ
９２０が二進値１１１に達したとき、比較器９２２はそ
の出力CLK2MUXSELをアサートしてハイとする。信号CLK2
MUXSELは２：１マルチプレクサ９２８，９３０の選択入
力に供給される。マルチプレクサ９２８の出力はＤ−型
フリップ・フロップ９２４のＤ入力に供給される。フリ
ップ・フロップ９２４は、信号PCICLKによって駆動さ
れ、信号RESETによってクリアされる。フリップ・フロ
ップ９２４の出力は信号NOCLK2ERRを供給し、この信号
をマルチプレクサ９２８の０入力に返送する。マルチプ
レクサ９２８の１入力は、信号CLK2HNDSHKFLAGを受け取
る。信号CLK2HNDSHKFLAGは、アサートされてハイとなる
と、信号CLK2がトグルを停止していることを示す。

【００６０】マルチプレクサ９３０の出力は、フリップ
・フロップ９２６のＤ入力に供給される。フリップ・フ
ロップ９２６は、信号PCICLKによって駆動され、信号RE
SETによってハイにセットされる。フリップ・フロップ
９２６の出力は、信号SETCLK2HNDSHKFLAGを発生し、Ｄ
−型フリップ・フロップ９３２のＤ入力に供給する。マ
ルチプレクサ９３０の０入力はローに繋がれ、その１入
力はハイに繋がれている。したがって、信号CLK2MUXSEL
がアサートされてハイとなっている（PCICLKクロック周
期が８回経過したことを示す）場合はいつでも、信号SE
TCLK2HNDSHKFLAGはハイにセットされている。信号SETCK
L2HNDSHKFLAGは、クロックCLK2の立ち上がりエッジ上
で、フリップ・フロップ９３２を通じて、信号CLK2HNDS
HKFLAGの状態を駆動する。したがって、信号CLK2がトグ
ルを停止した場合、信号CLK2HNDSHKFLAGの状態はその現
在値を維持する。信号CLK2が機能を停止した場合、信号
CLK2HNDSHKFLAGはハイに「貼り付き」、信号NOCLK2ERR
をハイに駆動し、CLK2がトグルを停止したことを示す。

【００６１】図２１を参照すると、ＳＭＲ１０Ａは、Ｇ
ＰＩＯ入力ピンI/O[2], I/O[1],およびI/O[0]におい
て、それぞれ、割り込み信号VOLT_INT, TEMP_INT, お
よびBUS_INTを、電圧センサ８６、温度センサ８８、お
よびホスト・バス・ウオッチャ５８から受け取る。これ
らの割り込み信号を検出可能とするために、ＧＰＩＯブ
ロック８０６の割り込みレジスタ８６８Ｆは、１６進値
の０００７（即ち、信号INTENBL0[2:0]をハイにセット
する）にプログラムされている。したがって、信号VOLT
_INT, TEMP_INT, およびBUS_INTのいずれかがアサー
トされてローとなった場合、ＧＰＩＯブロック８０６
は、割り込みをGPIO13_INTとしてＩＢＵＳインターフェ
ース８０４に報告し、ＩＢＵＳインターフェース８０４
はこの割り込みをバスＧＩＢＵＳを通じてＳＭＣ１１に
送る。割り込みマッピング・ブロック５１４（図９の
Ａ）は、GPIO13_INTを割り込み信号HOST2SMPINTにマッ
プする。一方、割り込み信号HOST2SMPINTは、信号SM_IR
Q13をアサートさせ、ＳＭＰ１４に送る。

【００６２】電圧センサ８６は、ＣＰＵカード２８Ａの
電圧線を監視し、スレシホルド・レベルよりも高いグリ
ッチ(glitch)（例えば、約６ボルトよりもピーク強度が
高いグリッチ）を検出する。一方、温度センサ８８はコ
ンピュータ・システムＳ内部の温度を監視し、高温状態
（例えば、約１１０より高い温度）を検出する。スレ
シホルド・レベルは、システムＢＩＯＳによってプログ
ラムされ、どの程度の温度レベルまたは電圧レベルで、
関連するＳＭＲ１０への割り込みをトリガするかを決定
する。ＣＰＵ−ＰＣＩブリッジ２２内のホスト・バス・
ウオッチャ５８は、ホスト・バス３０上のエラー状態を
監視する。エラー状態の１つは、バス・ハング状態であ
り、「デッドマン」タイマ(dead-man timer)８０によっ
て検出可能である。例えば、バス上でレディ指示信号RD
Y_が「中断」したり、所定の期間の後状態が変化しない
場合、信号の違法な組み合わせが検出された場合、また
は他の定義されている違法状態が検出された場合等、違
法な信号状態が発生した場合、他のエラー状態がホスト
・バス３０上に発生する。

【００６３】このような違法信号状態のことを、バス・
プロトコル違反と呼ぶ。バス・プロトコル違反は、バス
・モニタ・ブロック８２によって検出される。死人タイ
マ８０またはバス・モニタ８２のいずれかがエラー状態
を検出した場合、ホスト・バス・ウオッチャ５８内の割
り込み発生器８４は、割り込み信号BUS_INTをアサート
する。割り込み信号VOLT_INT, TEMP_INT, およびBUS_
INTは全て同じＧＰＩＯ割り込みGPIO13_INに送出される
ので、ＳＭＭ診断ソフトウエア２２４は、どの割り込み
源が割り込みを発生したのかを判断しなければならな
い。ＳＭＭ診断ソフトウエア２２４は、ＪＴＡＧバスを
通じてＳＭＲ１０Ａに格納されている情報を読み出すよ
うに、ＳＭＣ１１に命令することができる。ＪＴＡＧリ
ード・サイクルを発生することにより、ＳＭＣ１１は、
ＧＰＩＯブロック８０６内のエッジ・リード・レジスタ
８６８Ｅの内容を読み出し、どの割り込み源が割り込み
を発生したのかを判断することができる。コンピュータ
・システムＳにおける温度センサは全て、共に集合化さ
れ、単一のステータス・ビットを駆動して、割り込み信
号TEMP_INTを形成する。ＳＭＭ診断ソフトウエア２２４
が、割り込み源の高温状態を判定した場合、ＳＭＭ診断
ソフトウエア２２４は、補正動作を行う（例えば、コン
ピュータ・システムを停止する）前に、（ＳＭＲ１０Ａ
内のビットINTENBL0[1]をクリアすることによって）全
ての温度センサに対する割り込み源をディゼーブルす
る。

【００６４】加えて、ＳＭＲ１０Ａ内のＧＰＩＯブロッ
ク８０６からの出力ピンI/O[15]は、ＣＰＵ−ＰＣＩブ
リッジ２２に供給されるリセット信号PRESETに対応す
る。ＳＭＭ診断ソフトウエアが割り込み源を判定した
後、ＪＴＡＧバス上でＳＭＲ１０Ａに対するＪＴＡＧ書
き込みサイクルを実行し、アサート・レジスタ８６８Ａ
のビットASSERT1[7]にハイ値を書き込むようにＳＭＣ１
１に命令することができる。これによって、ピンI/O[1
5]したがって信号PRESETはアサートされてハイとなり、
あるわかっている状態にホスト・バス３０をリセット
し、リセット信号PRESETをニゲートした後、正常動作を
再開する。また、ＳＭＭ診断ソフトウエア２２４は、信
号PRESETをハイに維持し、ＳＭＭ診断２２４がサービス
・プロバイダにホスト・バスのエラー状態を報告してい
る間、ホスト・バス３０をディゼーブル状態に維持して
おくことも可能である。他のＳＭＲ１０も同様にそれら
の各割り込み源に接続され、割り込みを受け取ると共
に、その割り込みをＳＭＣ１１に通知することができ
る。例えば、ファン回転センサおよび電源センサは他の
ＳＭＲ１０に接続されている。ファン・センサのスレシ
ホルド割り込みおよび監視は、温度センサのそれと同様
である。しかしながら、各ファンには別個のステータス
・ビットが存在するので、故障したファンを識別するこ
とができる。４つの電源モジュール４０は、各々、別個
のステータス・ビットを有し、ＳＭＲ１０Ｄに供給す
る。

【００６５】他の実施例も特許請求の範囲に該当するも
のとする。例えば、システム管理モジュールは、ＩＳＡ
バスの代わりに、ＰＣＩまたはＥＩＳＡバスを含むこと
ができる。各ＳＭＲに追加のレジスタまたは記憶装置を
含ませ、故障した装置に関連する追加情報を格納するこ
とができる。前述の実施例に示したバスの各々は、他の
プロトコルのＢＳＵバスで置き換えることができる。Ｓ
ＭＰは、Intel corporationの８０Ｘ８６、Pentium P
5、またはPentium Pro プロセッサ、あるいはRISC プロ
セッサのような他のタイプのマイクロプロセッサを用い
ても実施可能である。

【図面の簡単な説明】

【図１】システム管理モジュール（ＳＭＭ）を有するコ
ンピュータ・システムのブロック図。

【図２】システム管理モジュール（ＳＭＭ）を有するコ
ンピュータ・システムのブロック図。

【図３】コンピュータ・システムで実行されるソフトウ
エアのブロック図。

【図４】ＳＭＭ内のシステム管理プロセッサにおいて実
行される診断ソフトウエア・ルーチンのフロー・チャー
ト。

【図５】割り込みルーティング方式を示すコンピュータ
・システムのブロック図。

【図６】ＳＭＭ内のシステム管理中央（ＳＭＣ）チップ
のブロック図。

【図７】ＳＭＣチップ内の割り込みルーティング・ロジ
ックのブロック図。

【図８】ＳＭＰに割り込みを発生する回路のブロック
図。

【図９】割り込みを受け取るＳＭＣチップ内の回路のブ
ロック図。

【図１０】コンピュータ・システムにおけるシステム管
理遠隔（ＳＭＲ）チップのブロック図及びＳＭＲチップ
およびＳＭＣチップ間のＪＴＡＧ接続のブロック図。

【図１１】バス・エラー状態を識別するための回路のブ
ロック図。

【図１２】バス情報をラッチし、バス装置をリセットす
る回路のブロック図。

【図１３】ＳＭＣチップ内の故障モジュールに関する情
報を格納する回路のブロック図。

【図１４】ＳＭＣチップ内のアービタにおけるエラーを
検出する回路のブロック図。

【図１５】ＳＭＭにおけるローカルＩＳＡバス上のエラ
ーを検出するための状態遷移図。

【図１６】ＳＭＣチップ内のクロックエラー状態を検出
する回路のブロック図。

【図１７】ＳＭＲチップ内の回路のブロック図。

【図１８】割り込み信号のルーティングを行う直列バス
のタイミング図。

【図１９】ＳＭＲチップ内の出力ピンに関連する回路の
ブロック図。

【図２０】ＳＭＲチップ内において割り込み信号を発生
する回路のブロック図。

【図２１】ホスト・バス上のエラーを検出する回路のブ
ロック図。

フロントページの続き (71)出願人 591030868 20555 ＳｔａｔｅＨｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，ＵｎｉｔｅｄＳｔａｔｅｓｏｆＡｍｅｒｉｃａ (72)発明者ジョセフ・ピー・ミラーアメリカ合衆国テキサス州77429，サイプレス，ゴールデン・レインボー・ドライブ 12906 (72)発明者ダニエル・エス・ハルアメリカ合衆国テキサス州77084，ヒューストン，ウィロー・ハース・ドライブ 14939 (72)発明者シアマック・タヴァラエイアメリカ合衆国テキサス州77379，スプリング，ランドリー・ブールヴァード 9418

Claims

【特許請求の範囲】

【請求項１】コンピュータ・システムにおいて、複数の回路と、各回路の障害状態を独立して検出するように接続され、
該障害状態を各回路に関連付ける障害管理システムと、障害管理システムによるアクセスが可能な大容量記憶装
置とからなることを特徴とするコンピュータ・システ
ム。
【請求項２】請求項１記載のコンピュータ・システム
において、障害管理システムは、各回路と関連付けられ、該各回路の障害動作を検出し、
障害状態情報を発生するように構成されている障害検出
器を含むことを特徴とするコンピュータ・システム。
【請求項３】請求項２記載のコンピュータ・システム
において、障害管理システムは更に、障害検出器からの
障害状態情報を蓄積するよう接続されている中央マネジ
ャを含むことを特徴とするコンピュータ・システム。
【請求項４】請求項３記載のコンピュータ・システム
において、障害管理システムは、複数の回路のどれがコ
ンピュータ・システムにおいて障害動作の原因となって
いるのかを識別するように接続されているシステム・マ
ネジャを含むことを特徴とするコンピュータ・システ
ム。
【請求項５】請求項４記載のコンピュータ・システム
において、障害検出器は、各回路の障害動作を示す指示
を、中央マネージャに供給することを特徴とするコンピ
ュータ・システム。
【請求項６】請求項５記載のコンピュータ・システム
において、障害状態を示す指示は、障害検出器および中
央マネジャ間を送信される割り込み信号を含むことを特
徴とするコンピュータ・システム。
【請求項７】請求項３記載のコンピュータ・システム
において、少なくとも１つの障害検出器が１つ以上の回
路を監視することを特徴とするコンピュータ・システ
ム。
【請求項８】請求項３記載のコンピュータ・システム
において、該システムはさらに、各障害検出器および中央マネジャ間にあり、これを通じ
て障害動作に関連する情報が集められるバスを備えてい
ることを特徴とするコンピュータ・システム。
【請求項９】請求項８記載のコンピュータ・システム
において、各バスはＪＴＡＧバスを含むことを特徴とす
るコンピュータ・システム。
【請求項１０】請求項１記載のコンピュータ・システ
ムにおいて、複数の回路の１つがバスを含み、障害状態
はバス・エラー状態を含むことを特徴とするコンピュー
タ・システム。
【請求項１１】請求項１記載のコンピュータ・システ
ムにおいて、複数の回路の１つが多数のモジュールを含
み、障害管理システムは更に、多数のモジュールの障害
状態を識別することを特徴とするコンピュータ・システ
ム。
【請求項１２】コンピュータ・システムにおいて、複数の回路と、各回路の障害状態を検出するように接続されている障害
検出器と、障害状態を各回路と関連付ける障害マネジャとから成る
ことを特徴とするコンピュータ・システム。
【請求項１３】請求項１２記載のコンピュータ・シス
テムにおいて、少なくとも１つの障害検出器は１つ以上
の回路を監視することを特徴とするコンピュータ・シス
テム。
【請求項１４】請求項１２記載のコンピュータ・シス
テムにおいて、各回路に関連付けられた障害検出器は、
当該回路の障害動作を検出し、障害状態情報を発生する
ように構成されていることを特徴とするコンピュータ・
システム。
【請求項１５】請求項１４記載のコンピュータ・シス
テムにおいて、障害マネジャは更に、障害検出器からの
障害状態情報を蓄積するように接続されている中央マネ
ジャを含むことを特徴とするコンピュータ・システム。
【請求項１６】請求項１５記載のコンピュータ・シス
テムにおいて、障害マネジャは、複数の回路のどれがコ
ンピュータにおける障害動作の原因となっているのかを
識別するように接続されているシステム・マネジャを含
むことを特徴とするコンピュータ・システム。
【請求項１７】請求項１５記載のコンピュータ・シス
テムにおいて、障害検出器は、各回路の障害動作を示す
指示を中央マネジャに供給することを特徴とするコンピ
ュータ・システム。
【請求項１８】請求項１７記載のコンピュータ・シス
テムにおいて、障害状態を示す指示は、障害検出器およ
び中央マネジャ間を送信される割り込み信号を含むこと
を特徴とするコンピュータ・システム。
【請求項１９】請求項１８記載のコンピュータ・シス
テムにおいて、該システムは更に、割り込み信号が送信される直列バスを備えていることを
特徴とするコンピュータ・システム。
【請求項２０】請求項１９記載のコンピュータ・シス
テムにおいて、割り込み信号は、直列バス上で時分割多
重化されることを特徴とするコンピュータ・システム。
【請求項２１】請求項１２記載のコンピュータ・シス
テムにおいて、複数の回路の１つはバスを含み、障害状
態はバス・エラー状態を含むことを特徴とするコンピュ
ータ・システム。
【請求項２２】請求項２１記載のコンピュータ・シス
テムにおいて、バスは多数の装置に接続されており、障
害マネージャは、多数の装置のどれがバス・エラー状態
の原因となったかを識別することを特徴とするコンピュ
ータ・システム。
【請求項２３】請求項２１記載のコンピュータ・シス
テムにおいて、バスはＥＩＳＡバスを含むことを特徴と
するコンピュータ・システム。
【請求項２４】請求項２１記載のコンピュータ・シス
テムにおいて、バスはＩＳＡバスを含むことを特徴とす
るコンピュータ・システム。
【請求項２５】請求項２１記載のコンピュータ・シス
テムにおいて、バスはＰＣＩバスを含むことを特徴とす
るコンピュータ・システム。
【請求項２６】請求項２１記載のコンピュータ・シス
テムにおいて、バスはホスト・バスを含むことを特徴と
するコンピュータ・システム。
【請求項２７】請求項２１記載のコンピュータ・シス
テムにおいて、バス・エラー状態はバス・タイムアウト
状態を含むことを特徴とするコンピュータ・システム。
【請求項２８】請求項２１記載のコンピュータ・シス
テムにおいて、バス・エラー状態は、所定の時間内にリ
フレッシュ・サイクルが発生しないことを含むことを特
徴とするコンピュータ・システム。
【請求項２９】請求項１２記載のコンピュータ・シス
テムにおいて、回路の１つは多数のモジュールを含み、
障害マネジャは、更に、多数のモジュールの障害状態を
識別することを特徴とするコンピュータ・システム。
【請求項３０】請求項２９記載のコンピュータ・シス
テムにおいて、モジュールは状態マシンを含むことを特
徴とするコンピュータ・システム。
【請求項３１】請求項１２記載のコンピュータ・シス
テムにおいて、回路の１つは内部クロックを含み、該回
路の障害状態は、該内部クロックの不適正な動作を含む
ことを特徴とするコンピュータ・システム。
【請求項３２】請求項１２記載のコンピュータ・シス
テムにおいて、回路の１つは温度センサを含み、該回路
の障害状態は、該温度センサによって検出される高温状
態を含むことを特徴とするコンピュータ・システム。
【請求項３３】請求項１２記載のコンピュータ・シス
テムにおいて、障害検出器は、各回路の障害動作を示す
割り込み信号を供給し、障害検出器の少なくとも１つ
は、障害動作を検出し、かかる障害動作が検出されたか否か
の指示を与えるモニタと、指示を受け取り、割り込み信号を障害マネジャに送信す
る割り込み送信装置とを含むことを特徴とするコンピュ
ータ・システム。
【請求項３４】請求項３３記載のコンピュータ・シス
テムにおいて、割り込み送信装置は、入力ピンを含み、
かつ該入力ピンのいずれか１つにおいて指示を受け取る
ようにプログラム可能であることを特徴とするコンピュ
ータ・システム。
【請求項３５】請求項３３記載のコンピュータ・シス
テムにおいて、割り込み送信装置は、多数の割り込み信
号を供給し、割り込み信号のいずれか１つに、指示の受
け取りをマップするようにプログラム可能であることを
特徴とするコンピュータ・システム。
【請求項３６】請求項３５記載のコンピュータ・シス
テムにおいて、該システムは更に、直列バスを備えており、割り込み信号は、該直列バス上
においてタイム・スロットに時分割多重化され、割り込
み送信装置は、タイム・スロットのいずれか１つに指示
の受け取りを送信するようにプログラム可能であること
を特徴とするコンピュータ・システム。
【請求項３７】請求項３６記載のコンピュータ・シス
テムにおいて、１つ以上の障害検出器が直列バスに接続
されていることを特徴とするコンピュータ・システム。
【請求項３８】複数の回路を有するコンピュータ・シ
ステムにおける障害を管理する装置において、各回路の障害状態を検出するように接続されている障害
検出器と、障害状態を各回路と関連付ける障害マネジャとからなる
ことを特徴とする障害管理装置。
【請求項３９】請求項３８記載の障害管理装置におい
て、障害マネジャは、複数の回路のどれがコンピュータ
・システムにおける障害動作の原因となっているかを識
別するように接続されているシステム・マネジャを含む
ことを特徴とする障害管理装置。
【請求項４０】請求項３８記載の障害管理装置におい
て、各回路に対応して設けられている障害検出器は、当
該回路の障害動作を検出し、該回路についての障害状態
情報を発生するように構成されていることを特徴とする
障害管理装置。
【請求項４１】請求項４０記載の装置において、障害
マネジャは更に、障害検出器からの障害状態情報を蓄積
するように接続されている中央マネジャを含むことを特
徴とする装置。
【請求項４２】回路を有するコンピュータ・システム
における障害を管理する方法において、各回路の障害状態を独立して検出するステップと、障害状態を各回路に関連付けるステップとからなること
を特徴とする障害管理方法。
【請求項４３】請求項４２記載の障害管理方法におい
て、関連付けるステップは、各回路の障害動作を検出するステップと、各回路に関する障害状態情報を発生するステップとを含
むことを特徴とする障害管理方法。
【請求項４４】請求項４３記載の障害管理方法におい
て、該方法は更に、障害状態情報を蓄積するステップと、障害状態情報に基づいて、各回路の障害状態を識別する
ステップとからなることを特徴とする障害管理方法。
【請求項４５】請求項４２記載の障害管理方法におい
て、該方法は更に、各回路の障害状態の検出を示す指示を与えるステップを
含んでいることを特徴とする障害管理方法。
【請求項４６】請求項４２記載の障害管理方法におい
て、複数の回路の１つは、多数の装置に接続されている
バスを含み、障害状態はバス・エラー状態を含み、障害
管理方法は更に、多数の装置の内どれがバス・エラー状態の原因であるか
を識別するステップを備えていることを特徴とする障害
管理方法。
【請求項４７】請求項４２記載の障害管理方法におい
て、複数の回路の１つは複数のモジュールを含み、障害
管理方法は更に、多数のモジュールの内どれが障害動作の原因となったか
を識別するステップを備えていることを特徴とする障害
管理方法。