TW470885B - Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment - Google Patents
Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment Download PDFInfo
- Publication number
- TW470885B TW470885B TW088116939A TW88116939A TW470885B TW 470885 B TW470885 B TW 470885B TW 088116939 A TW088116939 A TW 088116939A TW 88116939 A TW88116939 A TW 88116939A TW 470885 B TW470885 B TW 470885B
- Authority
- TW
- Taiwan
- Prior art keywords
- processor
- instruction
- smi
- software
- computer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45537—Provision of facilities of other operating environments, e.g. WINE
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Description
470885 A7 B7 五、發明說明(i ) 本發明一般係論及一種多處理機電腦系統之界定範 圍’詳言之’其係論及彼等在一正在執行一指向一多處 理機電腦系統環境中之一特定I/O裝置之J/0指令的處 理機間’來回做資料及/或命令之輸入或輸出及通訊的 模擬運作。 本發明一般亦係論及彼等SMI服務和多處理機電腦系 統之界定範圍,以及係特別論及上述服務彼等軟體SMI之 界定範圍。 本發明之背景 現代之電腦結構,通常係包含一組硬體啤叫之LergaCy 硬體。此Lergacy硬體係彼等所有應用程式、作業系統、 和BIOS (用以系統環境建置及測試結構、同時提供執行 期服務之基本輸入/輸出系統韌體),期望存在於電腦系 統内,及期望在電腦系統内以某種方式表現之硬體。欲 在一即定結構中與多種不同之硬體進行通訊,—系列之 輸入和輸出之指令,連帶彼等特定之位址和資料值,勢 必要加以標準化。在移出或加進新硬體至電腦系統内時 ’欲容許所有現存之應用程式和作業系統,可不加修飾 便能利用到此新硬體,彼等新硬體與舊系統硬體間之輸 入/輸出指令,通常需要加以模擬,其係藉分派彼等輸 入/輸出指令給一軟體模擬常式來加以完成。此亦稱做 陷址中斷(trapping) —需要一模擬運作之硬體特例,即一 通用串列匯流排(USB) Lergacy支援系統。此支援系統中 之USB硬體,加進其總電腦系統者如下:一USB主控制器 (請先閱讀背面之注意事項再15^本頁) 訂· · ;線. 經濟部智慧財產局員工消費合作社印製
470885 A7 B7 2 五、發明說明( 、一基襯套、一連接器、一些中斷產生機構、和彼等包 括一 USB鍵盤之USB裝置。為使所有現存之應用程式和 作業系統,利用到其USB鍵盤,此輸入/輸出指令位準下 之鍵盤,必須使其狀似上述Lergacy硬體所用之原有鍵盤 ’例如一 PS/2鍵盤。欲模擬此pS/2鍵盤,可藉其ps/2鍵盤 控制器輸入/輸出指令上面之陷址中斷,來產生一系統 管理令斷(SMI)。在此SMI服務常式内部,彼等之特定常 式’接著會將上述出自Lergacy硬體格式之命令/資料, 轉譯成USB鍵盤命令/資料。 在一多處理機環境中使用此種中斷,將會造成一基 本之問題。在彼等中斷被利用時,此一問題勒便是要決 定該多處理機環境内之何者處理機,引起了上述指令之 陷址中斷。一IN指令之模擬運作舉例而言,倘若該命令 或資料,並未載入上述起始及執行該輸入指令之處理機 中之適當暫存器内,便會引起很重大之問題。同樣地, 一 OUT指令之模擬運作,雖然不會造成一處理機内之暫 存器的訛化,倘若該資料並非接收自上述執行該丁指 令之處理機,便會造成將不正確之資料,提供給該輸出 裝置。 在一典型之多處理機結構中,若其1/0指令模擬運 作並未做任何改變,其系統環境建置處理機(Bsp),在該 多處理機結構中,有一應用處理機執行一需要模擬之輸 入指令時,其一暫存器便要有所改變。此將會造成兩個 問題:(1)彼等輸入指令之資料,絕不會被上述執行該輸 ^ ---1----^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟,部智慧財產局員工消費合作社印製
470885
入指令之應用處理機接收到;以及(2) —系統環境建置處 理機之暫存器’將會不經意做了改變,此可能會有極悲 慘之影嚮。 同樣地’在未改變其輸出指令模擬運作下,其模擬 程式碼將僅會得到來自該系統環境建置處理機之輸出資 料,即使有一應用處理機執行著該輸出指令亦然。此將 會造成兩個問題:(1)上述應用處理機之輸出指令資料, 絕不會被上述之輸出指令模擬程式碼接收到;以及(2)一 系統環境建置處理機之暫存器,將會被用做該輸出指令 資料,此可能會將上述模擬之裝置,置於不利之狀態中 。本發明即設計來解決此兩項問題。 通常’近代類似Intel Pentium等CPU硬體,係包括一 系統管理中斷(SMI)信號之供應。此中斷係連接至其電腦 系統之晶片組邏輯電路的一個輸出接腳。當一系統之CPU 外發生某些系統硬趙事件,諸如晶片組邏輯電路之可程 式化定時器的計時結束、彼等類似同位位元錯誤等錯誤 狀況、彼等來自外部硬體之低電池指示、和特定BUS I/ 〇周期執行時,該晶片組邏輯電路便會產生上述之系統管 理中斷(SMI)信號。此一中斷致使CPU之執行,轉移至一 可做處理之BIOS SMI處理常式,其通常係以一軟體模組 來加以具現。 除純粹之硬體事件外,其SMI特徵亦可經由一軟體 SMI程序之使用,而被軟體做特意之援用。通常,一軟體 SMI程序係執行該晶片組邏輯電路被規劃來監控之一個或 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇 χ 297公釐) (請先閱讀背面之注意事項再
Iki— 3本頁) -線· 經濟部智慧財產局員工消費合作社印製 6 470885 A7 B7 五 ♦ 經濟.部智慧財產局員工消費合作社印製 發明說明(4 ) 多個1/ 0指令。於偵測到1/ 0周期業已發生之際,該晶 片組邏輯電路在此一情況中,將僅會監控I/O BUS之周 期(將彼等視為硬體事件),故實不知何者CPU實際產生 上述之指令。 在外部硬體事件產生SMI之情況中,上述系統之各個 CPU之暫存器的狀態,對該中斷處理實無足輕重。該硬體 事件係屬CPU獨立性,以及上述BIOS SMI處理常式,僅 授以處理該硬體事件之控制權,以及緊接其處理之後, 其將容許該系統重新開始其正常之處理程序。該等CPU本 身通常並不輸入資訊,以及並不需要資訊回傳給彼等。 然而,在軟體(S/W SMI)特意產生之SMI的情況中, 其通常有必要將資訊傳遞進其SMI處理常式内,以及亦 有必要將結果取回。舉例而言,在一軟體SMI被用來使一 電力管理功能致能之情況中,彼等之結果將為與該特定 CPU内之一個或多個暫存器相通訊之控制資訊,以使該 CPU所連接之即定件設備的電力昇高或降低。以另一範例 而言,一軟體SMI可能產生用來使一 MODEM致能,以及 彼等通訊回傳至該CPU内之一暫存器的結果,即該 MODEM是否已被致能。再以另一範例而言,一軟體SMI 可能產生用以核對一密碼,以及彼等藉改變該CPU内之一 暫存器而通訊回傳之結果,即上述鍵入之密碼是否與一 組所儲存被接受之密碼相符合。 在一單一CPU之情況中,彼等之結果,係由該SMI處 理常式,讀取彼等標準之CPU暫存器,而被傳送,以及輸 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝—--訂-----.線 <請先閱讀背面之注意事項再填寫本頁) 470885 經濟部智慧財產局員工消費合作杜印制衣 A7 B7 五、發明說明(5 ) 出係在重新開始時,藉改變該CPUR之彼等暫存器而被取 回。然而,在一多重CPU之情況中,由於一產生該軟體SMI 之單獨CPU,絕無法立即被決定,以及彼等要讀取輸入資 料及寫入 > 料之CPU暫存器將為未知之故,將會出現一新 的問題。 未改變上述軟體SMI之功能性’上述之系統環境建置 處理機(BSP),在一應用處理機(AP)執行一軟體SMI時, 係使其暫存器做任何輸入和輸出之改變用。此將會造成 兩項問題:1)其輸入指令之資料,絕不會被該AP取回。2) 彼等BSP之暫存器,將會不經意地被改變,此可能會有極 悲慘之影嚮。彼等多重CPU所需之支援將絕不會受到執行 〇 本發明之概要 簡言之’本發明係一多處理機系統,其包含··至少 一第一和第二處理機,彼等各可用以執行一 I/O指令, 以便在該處理機與一I/O裝置間,傳送資料或一命令; 一I/O和陷址中斷(trap)硬體,其可用以在接收到一來自 一處理機之選定I/O指令的當兒,執行多數處理機上面 之一中斷’以及可在該I/O裝置與上述之一處理機間, 傳送資料或一命令;一可用以決定何者處理機正在執行 一 I/O指令之第一裝置;一在運作上可於僅有一處理機 正在執行一 1/ 〇指令,時用以設定一 LastProcessor指示值 ,以指明該處理機為上述執行一I/O指令之處理機的第 二裝置;和一可用以嚮應上述選定之1//〇指令,在上述
<請先閱讀背面之注意事項再本頁)
470885 經濟,部智慧財產局員工消費合作社印製
A7 —-----^---- 五、發明說明(6 )
LastProcessor指示值所指明之處理機與該1/〇裝置間,傳 送資料或一命令的第三裝置。 本發明之另一特徵中,其1/0和陷址中斷硬體係一 模擬常式區塊,其可用以將彼等來自一輸入裝置或處理 機之資料或命令,轉譯成一能與另一輪入裝置或處理機 相容之不同格式。 本發明之又一特徵中,其用以決定何者處理機正在 丨 執行一 I/O指令之第一裝置,係一第一電子電路,其可 用以就每一多數處理機,指明上述處理機剛執行過之一 ! /〇指令有關之指令位址,與上述處理機有關之當前位址 間的指令位址計數差,是否小於或等於一預定數目,以 及可使用此標示,來決定何者處理機正在執行一 1/〇指 令。 本發明之又一特徵中,其第一電子電路係一邏輯電 路’其可用《決定何時一特定處理機有關之指令位址計 數差係等於卜以及可清除上述身為_正在執行— ι/〇指 7之處理機之特^處理機的標示,除非該特定處理機有 關之最後I/O指令,係直接或間接指明上述特定1/〇裝 置有關之一蜂。 本發明之又一特徵中,其預定數目為2。 本發明之又-特徵中,其每―第—和第二處理機, 係包含-第-邏輯電路,其可在正執行一 1/0指令時設 定-第-指示值,以及其中之第一裝置,係、包含一第二 邏輯電路,其可用以決定何者處理機具有彼等被設定之
^ · I I--I I I ---------^ (請先閱讀背面之注意事項再填寫本頁) 470885 A7 B7 五、發明說明(7 ) 第一指示值。 本發明之又一特徵中,所提供係一種可用以在一多 處理機環境中控制I/O之方法,其包含之步驟有:決定 一正請求一中斷之1/〇指令,是否正受到上述多·處理機 環埏内之一處理機的處理,以便可在該處理機與一丨/〇 裝置間,傳送資料或一命令;若此一 ΐκ〇指令被偵測到 ,便執行一中斷;決定上述多處理機環境内之何者處理 機,正在執行一 I/O指令;若僅有一處理機正在執行一 1 / 0指令,便設定一 LastProcessor指示值,以指明該處理 機為上述執行該I/O指令之處理機;以及嚮應該1/〇指 令,在上述LastProcessor指示值所指明之處理機與該1/〇 裝置間,傳送資料或一命令。 本發明之又一特徵中,所提供係一種電腦程式產品 ,其包含一其中具現有電腦可讀取式程式碼具之電腦可 用媒體,其可在一1/〇陷址中斷期間,在一多處理機環 境内之一適當處理機與一 I/O裝置間,提供彼等之I/C) 功能,上述電腦程式產品内之電腦可讀取式程式碼具, 係包含:一第一電腦可讀取式程式碼具,其可用以使硬 體決定,該多處理機環境内之何者處理機,正在執行一 j /〇指令;一第二電腦可讀取式程式碼具,其可用以使硬 體決定,若該多處理機環境内,僅有一處理機正在執行 一 1/ 〇指令,以及在此一情況下,其可設定一 UstProassor 指示值,以指明該處理機為上述執行一〗/ 〇指令之處理 機’和一第二電腦可讀取式程式碼具,其可用以使硬體 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公爱) (請先閱讀背面之注意事項再 --- 本頁) · 經濟部智慧財產局員工消費合作社印製 10 47088!
五、發明說明( 經濟,部智慧財產局員工消費合作社印製
在上述LastProcessor指示值所指明之處理機與該1/〇裝置 間’傳送資料或一命令。 本發明之又一特徵中,所提供係一種多處理機系統 ,其包含:至少一第一和第二處理機,彼等各可用以執 行一 I/O指令,以便在該處理機與一1/〇裝置間,傳送 資料或一命令;一 I/O和陷址中斷硬鱧,其可用以在接 收到一來自一處理機之選SZ/O指令的當兒,執行多數 處理機上面之一中斷,以及可在該1/〇裝置與上述之一 處理機間,傳送資料或一命令;一第一裝置,其可用以 就每一多數處理機,提供一標示,指明上述處理機剛執 行過之一 I/O指令有關之指令位址,與上述處理機有關 之當前位址間的指令位址計數差,是否小於或等於一預 定數目,以及可嚮應上述選定之〗/〇指令,使用該資訊 來決定’何者處理機要連接至該〗/〇裝置,以便在該 〇裝置與該處理機間,傳送資料或一命令,而完成其連接 之動作。 本發明之又一特徵中,所提供係一種可用以在一多 處理機環境中控制I/O之方法,其包含之步驟有:決定 一正請求一中斷之〗/〇指令,是否正受到上述多處理機 環境内之一處理機的處理,以便可在該處理機與一 I / 〇 裝置間,傳送資料或一命令;若此一 1/ 〇指令被偵測到 ’便執行一中斷;提供一標示,以指明上述多處理機環 境内’何者處理機處理機所具有上述處理機剛執行過之 一 I/O指令有關之指令位址,與上述處理機有關之當前 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公釐) -------I ^--III----線 (請先閱讀背面之注意事項再填寫本頁) 11 470885 A7 B7 五、發明說明(9 ) 位址間的指令位址計數差,係小於或等於一預定數目; 以及嚮應上述選定之I/O指令,使用該資訊來決定何者 處理機要連接至該I/O裝置,以便在該I/O裝置與該處 理機間’傳送資料或命令,而完成其連接之動作。 本發明之又一特徵中,所提供係一種可用以服務一 多處理機環境内之一 1/ 〇指令所起始之一軟體系統管理 中斷(SMI)的方法,其所包含之步驟有:偵測一軟體SMI 之發生;決定該多處理機環境内之何者處理機,具有一 用以指示上述起始該軟體SMI之處理機的保存狀態資訊; 以及在一 SMI處理常式與上述被決定已起該始軟體SMI之 處理機間,傳送資訊。 本發明之又一特徵中,其處理機決定步驟係包含一 步驟,其可用以決定上述多處理機環境内之一處理機, 所具有之一中斷保存狀態區域内的一個EIp,值,是否與一 直接跟在一使上述BI0S軟體SMI呼叫常式内之軟體smi起 始之I/O呼叫指令後面之指令所在之一偏離位置相同。 本發明之又一特徵中,其處理機決定步驟係包含一 步驟,其可用以決定一處理機I/O保存狀態區域内之EIP 值,是否與一用以起始上述BI0S軟體SMI呼叫常式内之 軟體SMI之I/O呼叫指令所在之一偏離位置相同。 本發月之又一特徵中,所提供係一種多處理機系統 ”13 _至J 一第一和第二處理機,彼等各可用以產 生-BI〇S軟體SMI呼叫常式内之特定ι/〇呼叫指令,而 起始-軟體系統管理中斷(SMI); 一可用以處理彼等系統 本紙張尺—用中國國家標準(CNS〉A4 χ观公爱 (請先閱讀背面之注意事項再 --- 本頁) 訂- -線· 12 470885 A7 B7 五、發明說明(1〇 )
I 經濟部智慧財產局員工消費合作社印製 管理中斷之SMI處理常式;一可用以偵測一軟體SMI之 發生的第it輯電路;_第二邏輯電路,其可在第一邏 輯電路偵測到一軟體SMI之發生後,用以決定上述多處理 機環境内之何者處理機,係具有上述指示已起始該軟體 SMI之處理機的保存狀態資訊·,和_第三邏輯電路,其可 用以在該SMI處理常式與上述被決定已起始該軟體漏之 處理機間,傳送資訊。 本發明之又一特徵中,所提供係一種電腦程式產品 ,其包含:一其中具現有電腦可讀取式程式碼具之電腦 可用媒體,其可用以決定一多處理機環境内之何者處理 機,已起始一軟體系統管理中斷(SMI),以及在一SMI處 理吊式與該處理機間,提供通訊,上述電腦程式產品内 之電腦可讀取式程式碼具係包含:一第一電腦可讀取式 程式碼具’其可用以偵測一軟體SMI之發生;一第二電腦 可凟取式程式碼具’其可在第一電腦可讀取式程式碼具 偵測到一軟體SMI之發生後,用以指明上述多處理機環境 内之何者處理機,係具有上述指示已起始該軟體SMI之處 理機的保存狀態資訊;和一第三電腦可讀取式程式碼具 ’其可用以在該SMI處理常式與上述被決定已起始該軟 體SMI之處理機間,傳送資訊。 本發明之又一特徵中,所提供係一種電腦程式產 ’其包含:一其中具現有電腦可讀取式程式碼具之電 可用媒體,其可用以決定一多處理機環境内之何者處 機’已起始一軟體系統管理中斷(SMI),以及可在一 smi 品 腦 理 紙張尺度適用中國國家標準(CNS)A4規格(2】〇 X 297公釐)
I------- 丨—裝.I I (請先閱讀背面之注意事項再填寫本頁) L^· --線· 13 470885 A7 I---------- B7___ 五、發明說明(U ) 處理常式與該處理機間提供通訊,上述電腦程式產品内 之電腦可讀取式程式碼具係包含:一第一電腦可讀取式 程式碼具,其可用以偵測一軟體SMI之發生;一第二電腦 可讀取式程式碼具,其可在第一電腦可讀取式程式碼具 偵測到一軟體SMI之發生後,用以指明上述多處理機環境 内之一處理機,為已起始該軟體SMI,倘若下兩測試次序 無關下皆為真:1)上述多處理機環境内之處理機,所具有 一中斷保存狀態區域内之一 EIP’值,係與一直接跟在一使 一 BIOS軟體SMI呼叫常式内之軟體SMI起始之1/〇呼叫指 令後面之指令所在之一偏離位置相同,以及2)上述處理機 I 有關之一 I/O保存狀態區域内之EIP值,係與上述用以起 始該BIOS軟體SMI呼叫常式内之軟體SMI之I/O呼叫指令 所在之一偏離位置相同;以及 在該SMI處理常式與上述指明之處理機間,傳送資訊 圖示之簡要說明 〆第1圖係一可顯示本發明有關I / 0指令陷址中斷處 理流程之方塊流程圖;以及 。第2圖係一可顯示一多處理機環境内之一軟體SMI後 之處理機決定步驟的方塊流程圖。 較佳實施例之詳細說明 本發明將以一特定實施例之情況做一說明,但本發 明並非意欲做如此之限制。理應注意的是,雖然本發明 特別適用利於一模擬運作之中斷,其實可廣泛應用在任 本紙張尺度適用中國國家標準(CNS)A4規格(210><297公釐) (請先閱讀背面之注意事項再
Bki— 本頁) H6- --線- 經濟部智慧財產局員工消費合作社印製 470885 A7 經濟_部智慧对產局員工消費合作社印副^ 五、發明說明(12 何類型之中斷,舉例而言,諸如儲存資料、使資料轉向 、或使程式流程轉向等。 本發明瞭解到及利用到彼等多處理機環境内之數項 特徵。首先,本發明瞭解到,多於一處理機同時執行一 輪入/輸出指令之事件係很少見。而且’其瞭解到硬體 控制係無法不經意地自一處理機移至另一處理機。此外 ,本發明瞭解到,硬體係無法有兩個輸入/輸出指令同 時運作。一多處理機系統有關之輸入/輸出匯流排一 次僅能被一處理機存取。其他之處理機將會保持戴止, 直至上述第一輸入/輸出指令完成為止。本發明亦利用 到上述需要一中斷之輸入指令早已執行過之知識。在本 發明之一實施例中,本發明係使用每一處理機之保存狀 態資訊,來決定此處理機是否發出一輸入/輸出指令。 最後,本發明係使用一即定處理機之歷史背景,在彼等 具有待解決之輸入/輸出指令間做一判斷。 本發明在一實施例中舉例而言,係包含下列之步驟 決定一需要一中斷之I/O指令正在執行。 執行一中斷。 決定上述多處理機環境内之何者處理機,正在執行 一 I/O指令。 若僅有一處理機正在執行一 I/O指令,便設定一 LastProcessor指示值,以指明該處理機為上述執行該〗/〇 指令之處理機。 —-----------^--------^-----1 — -Ί (請先閱讀背面之注意事項再填寫本頁)
15 47088! A7 B7 五、發明說明(13) 嚮應該1/ 0指令,在上述LastProcessor指示值所指明 之處理機與該I/O裝置間,傳送資料或一命令。 <請先Μ讀背面之注意事項再 茲將詳細說明每一之此等步驟,其第一步驟僅要求 使用典型之陷址中斷硬體,來指示一正被監控之陷址中 斷事件業已發生,以及起始一中斷。誠如前文所得知, 彼等中斷可用以完成多種不同之目地。舉例而言,在USB Legacy支援系統之情況中,其硬體將指示一埠60H之Read 業已發生。上述槔60H之Read,係指示上述Legacy鍵盤之 輸入蜂正被存取。此一事件之彳貞測’係指示有一 I / 〇指 令(在此一情況下,為一輸入指令),正被上述多處理機 環境内之一處理機執行。 訂* .線. 經濟部智慧財產局員工消費合作社印製 同理,在執行一輸出指令之情況中,一可能被監控 之指令或事件,即埠64H或埠60H之Write指令。理應注意 的是,槔64H係Legacy鍵盤控制器有關之命令埠,而蜂6〇h 係Legacy鍵盤控制器有關一輸出或寫入命令之資料槔。 在偵測到上述正被監控之特定事件的當兒,諸如偵測到 埠60H之Read指令,或埠64H或埠60H之Write指令之際, 該系統内將會起始一中斷。此中斷可能使其程式流程基 於此一特定事件之債測而被轉向。或者,該中斷可能使 一模擬程式常式被執行。誠如前文所得知,當嵌入新設 備至彼等Legacy系統内時,基本上要對在彼等新I/O敦 置與Legacy系統間做傳送之輸入和輸出資料及/或命令 ,提供一模擬運作,以利適當之通訊。此一模擬常式, 通常可能僅包含一可轉譯兩不同格式間之命令和資料的
47088 5
經濟-部智慧財產局員工消費合作社印製
一旦該中斷活動業已發生,其所要解決之問題便是 決定,上述多處理機環境内之何者處理機,執行了上述 之I/O指令,以及應接收其輸入之命令或資料,或將其 輪出資料或命令,傳送給該I/O裝置。為完成決定一多 處理機環境内之正確處理機的運作,在本發明之一實施 例中,所利用者係在一陷址中斷期間,一類似在該處理 機内部或外部之RAM等保存狀態區域中之保存狀態的運 作。特言之,一標準之處理機,係將該處理機内最後之】 /〇彳s令執行期間所存在之ECX、ESI、EDI、和£ip暫存 器之狀態。其最後I/O暫存器之狀態,可視為儲存在其 最後之1/0儲存區域内。儲存其最後〗/〇暫存器之狀態 的原始理論根據,旨在有需要時容許自其最後之指 令處重新開始。 同樣地,當一中斷發生時,彼等暫存器ECX、ESI、 EDI、和EIP,在該中斷開始處所存在之狀態,係儲存在 一可能被視為該中斷常式保存區域之一區域中。 在一接收一將引起一中斷之I/O指令之處理機的正 常運作中可以看出,彼等暫存器ECX、ESI、EDI、和EIP 之狀態,於接收到該I/O指令之際,係儲存在其I/O保 存區域内。一類似IN AL Port 64之兩位元組指令的典型輸 入指令,係指示該處理機將上述I/O裝置之埠64H的内容 ,移進上述處理機之暫存器AL内。另一典型輸入指令, 則具有一位元組指令之形式IN AL DX,其中,DX係包含 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝— (請先閱讀背面之注意事項再填寫本頁) 訂· 線· 17 47088! A7 B7 五、發明說明(15 ) 經濟部智慧財產局員工消費合作社印制衣
該埠之位址。依據所涉及I/O指令之類型而定,其埠64H 有關之4曰令鏈’將為多位元組長。在一兩位元組輸入指 令之範例中’在上述多處理機系統有關之j/O管理邏輯 電路,將偵測出此為一所監控之1/〇指令前,該處理機 將會讀取該指令之兩位元組。因此,其程式將行經兩位 元組’以容許該處理機讀取上述之1/〇指令,以及容許 該處理機讀取上述之I/O指令,以及容許該〗/〇管理系 統,偵測此係一需要中斷、起始一中斷、以及將彼等暫 存器ECX、ESI、EDI、和EIP狀態儲存至其中斷保存狀態 區域内之I/O指令。就上述執行該1/〇指令之處理機可 以看出,其最後I/O指令期間所執行保存在其Last I/C) 保存狀態區域内之指令有關之指令指標或位址,將會與 其中斷保存狀態區域内所保存之次一指令指標或位址, 相差-小於或等於_預定數目之量。此_預定數目舉例 而言,將為其I/O裝置可具有最大數目之位址位元組。 f一兩位元組1/0埠指令之此一範例中,此預定數目將 等於2。因此,當上述用以保存該特定處理機所執行最後^ / 〇相7有關之位址的Last 1/ 〇保存狀態區域,與其中斷 保存狀態區域内所保存之次一指令指標間之位址差等於2 時,則將可以看出該特定處理機係正在執行指令 理應左思的是,在一範例實施例中,於接收到該〇 指令之際,其暫存器EIP内所保持之位❿,係儲存在其Last I/O保存狀態(1域内,以及係與中斷時其EIp暫存器保存 在中斷保存狀態區域内之位址相減,相比較。此兩位址 本紙張尺議中__ _Α4規格⑵『 297公釐) (請先閱讀背面之注意事項再填寫本頁) .¾ --------訂---------線! -ϋ ϋ n · 18 470885 A7 五、發明說明(16 ) 間之差異,將會與上述之預定數目做比較,其在此一範 例中為2,亦即,EIP,=EIP+2,其中,EIp,即上述次一指 令指標或位址之暫存器。 或者,上述之1/〇璋位址,可位於一諸如以暫存器DX 為例之暫存器内。此一範例中之指令,或為一位元組之 指令,以及或將採用下列之形式·· IN AL,DX。在此一情 況下,其所執行最後I/O指令有關乙犯〖j/〇保存狀態區 域内所保持之指令位址,與該處理機有關中斷保存狀態 區域内所保存之次一指令位址間之指令計數差,將會等 於1,亦即,EIP,=EIP+1,其中,EIP,即其中斷保存狀態 區域之次一指令指標位置内所保持之次一指令指標。 訂 線 當該處理機有關之指令指標計數差等於丨時,則其最 好決定其暫存器DX内所保持之埠位址,係實際上保持著 上述受監控(亦即,要求該中斷)之1/〇裝置有關之標 示或位址。因此,當一特定處理機有關之指令位址計數 差等於1時,將會有一額外之步驟被執行,以清除上述身 為一正在執行一 I/O指令之處理機之特定處理機的標示 ,除非該特定處理機有關之最後1/〇指令,係直接或間 接指明上述受監控之I/O裝置有關之一蟑。 理應注意的是,有些處理機設計中,其程式在決定 一中斷為必需前,為讀取該1/0指令,並非必然要行經 多數之位元組。在此一情況下,上述處理機所執行最後! /〇指令有關Last I/O保存狀態區域内所保持之位址與 該處理機有關中斷保存狀態區域内所保存之當前指令指 本紙張尺度適用中國國家標準(CNS)A4規;(2】G X 297公^ 19 - 470885 A7 五、發明說明( 17 經濟部智慧財產局員工消費合作社印製
標間之指令計數差,將會為零。 因此,由上文可見,當有一 I/O指令正在執行時, 一特定處理機内之指令指標計數差,將會等於上述之預 疋數目,或可能小於上述之預定數目。在此所討論之範 例中,該指令指標計數差將可能為2、1、或0。在其次一 步驟中,若僅有一處理機係處於一 I/O指令之中,則此 處理機必然是發出該I/O指令者,以及應與其所指明之! /〇裝置相連接’以便在其間進行通訊及傳送資料和命令 。因此,一"LastProcessor"指示值將會被設定,以便指示 此一特定之處理機,以及在一讀取指令之情況中,就其 暫存器AL,更新此一處理機之保存狀態區域。或者,在 一寫入指令之情況中,此一特定處理機就其暫存器AL有 關中斷保存狀態區域内所保持之資料和一命令,將會傳 送至上述I/O裝置之適當埠。在有兩個或以上之處理機 ,係處於一I/O指令中之情況中,亦即,其中就有兩個 或以上之處理機而言,上述Last 1/0保存狀態區域内所 保持之指令指標,與該處理機有關中斷保存狀態區域内 所保存之當前指令指標間之位址差,將會小於或等於上 述之預疋數目’則上述之”LastProcessor”指示值將不會 被更新,以及上述”LastPr〇cessor"指示值内目前所指示之 處理機,將會連接至該I/O裝置,以便傳送資料或命令 。基本上,此係一内定之情況,其中面對的是有兩個處 理機在執行I/O指令,其假定上述"LastPr〇ceks〇r”指示值 内所扎明之處理機,即上述通訊有關之正確處理機。理 本紙張尺度適用中國國家標準(CisiS)A4規格⑽χ 297公楚-- ί請先閱讀背面之注意事項再填寫本頁} 訂· ’·線. 20 - 470885
經濟部智慧財產局員工消費合作社印^^ A7 五、發明說明(18 ) 應 >主意的是,在現實之世界中,處理機此類型之競爭是 很少見之狀況。事實上,一多處理機之作業系統,通; 會指派一特定硬體給一特定之處理機。在其需要一中斷 之最初輸入指令的執行期間,若有兩個或以上之處理機 ,係處於一 I/O指令中,則其"LastPr〇cess〇r "指示值將會 等於零。因此,將沒有任一處理機之保存狀態區域,會 連接至該I/O裝置。此狀況在開機自我測試(p〇sT)期間 ,僅有一處理機運作之BIOS中將絕不會存在,蓋其 ’•LastProcessor”指示值,必將設定至上述正在運作之處理 機故也。 理應注意的是,上述之"LastProcessor"指示值,可能 包含一用以指示上述為最後處理機之特定處理機的暫存 器指標,或者可能包含多數之旗標,而就每一處理機設 定一旗標。上述之"LastProcessor”指示值,可佈置在其】 /〇管理系統或其處理機晶片組内,或可在其處理機晶片 組之外部。 參考第1圖,所列舉係一可顯示本發明一實施例有關 之程式的流程圖。其系統自進入點1〇,在菱形區塊12中 監控一要求中斷之I/O指令。若並無1/〇指令被偵測要 求一中斷,則該系統流程便直接行至其退出點1〇()。或者 ,當偵測到一I/O指令要求一中斷時,則上述包含暫存 IsEIP之適當暫存器内之值,將會就各處理機儲存在上述 之中斷保存狀態區域内。此際,上述之指令指標計數差 ,將會就該多處理機系統内之每一處理機做決定。因此 -------------Μ--------^---------Μ (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS)A4規格(2】〇χ297公釐) 21 經濟部智慧財產局員工消費合作社印製
470885 Α7 I----------SZ_— —___ 五、發明說明(19) 在區塊14内’彼等之指標將在該保存狀態區域内就其 第一要檢閱之處理機被起始。該系統流程接著將會移至 菱形區塊16,其在此可決定該特定處理機是否正在執行 I I / 〇 4曰·?誠如先刖所 >主意的,就本發明之一較佳實 施例而言’該菱形判定區塊功能16,可藉決定上述^ ι /⑽存狀㈣域内㈣持之指令指標,與該處理機有關 中斷保存狀態區域内之當前指令位址指標間的位址計數 差,係小於或等於一預定數目,來加以完成。在此一範 例中,此一預定數目係等於2,但在其他之範例中,其將 依據所利用特定型式之處理機而定。在此一實施例之另 一特徵中,當該特定處理機有關之位址計數差係等於1時 ,該處理機則將不被指明為一正在執行一 〇指令之特 定處理機,除非該特定處理機有關最後1/0指令之位址 扎標,係指至一正保持上述正被監控之裝置有關之 指示。 若該菱形區塊16決定,此一處理機正在執行一丨〆ο 指令,則該處理機有關之一1/〇指示值將會被設定。此 一指示值舉例而言,係包含一旗標或一指標。該程式流 轾接著將會行至區塊2〇,而使指標增加至次一要檢閱之 保存狀態區域。接著,該程式流程將會行至菱形區塊22 ,其在此可決定是否有更多之處理機需耍被檢閱。若有 另處理機需耍被檢閱,則該程式流程將會回傳輸入至 菱形區塊16,以決定此另一處理機是否如上文所述,正 在執行一 I/O指令。若無另外處理機需耍被檢閱,而決 本紙張尺度適· _家標準(〇^一規格(2】“ 297公楚1·
22 經濟郭智慧財產局員工消費合作社印製 470885 A7 B7 五、發明說明(20 ) 定彼等是否正在執行一I/O指令,則該程式流程將會行 至菱形區塊24,以決定是否有多於一個之處理機,具有 一I/O指示值組,此係意謂有多於一個之處理機,正處 於執行I/O指令中。若其中並無多於一個之處理機,正 在執行I/O指令,則上述之"LastProcessor”指示值將會被 更新,而指示該處理機。接著,該程式流程將會行至區 塊28,以使上之保存狀態區域,與上述 > 所選定之I/O裝置相連接。在一IN指令之情況中,上述 保持有該”LastProcessor"有關AL暫存器之值的保存狀態區 域,係以上述來自該特定I/O裝置之資料或命令,來加 以更新。或者,在一 OUT指令之情況中,上述保持有該 nLastProcessorn有關AL暫存器之值的保存狀態區域内的資 料或命令,係傳送給上述之特定I/O裝置。 當該菱形區塊24決定,其中有多於一個之處理機, 正在執行一 I/O指令時,則該"LastProcessor"指示值將不 會被更新,而是該程式流程直接行至區塊28,以連接上 t 述未做更新之"LastProcessor”指示值所指示之處理機的保 存狀態區域,而容許與上述之特定I/O裝置進行通訊。 此係上述之内定情況。上述區塊28之輸出,接著將會自 該程式流程行至退出點100。 理應注意的是,雖然本說明書内所述本發明之此一 實施例,係使用SMRAM中之保存狀態區域,本發明並非 係受到如此之限制。舉例而言,上述之保存狀態資訊, 係可儲存在標準之系統記憶體内。 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公釐) — — — — — — — — — — — 1« — — — — — — II ^ ·1111111 (請先M讀背面之注意事項再填寫本頁) 23 470885 經濟部智慧財產局員工消費合作社印製 A7 -—-___B7___ 五、發明說明(21 ) 在本發明設計來解決上述用以決定其造成一軟體SMI 之CPU的問題的另一特徵中,本發明係使用到(1)該BIOS 應為唯一產生軟體SMI之作用者的事實,以及(2)其保留 在每一處理機之保存狀態區域内之CPTJ狀態資訊,特別是 彼等保存狀態EIP,和ΙΟ EIP槽内所含之資訊。本發明亦與 彼等在目前之作業系統上面工作之現存軟體SMI服務完全 相容。 其決定上述產生S/W SMI之處理機的偵測程序,係遵 循下列之步驟: 決定此SMI為一軟體SMI。 決定何者處理機之保存狀態,具有所預期之資訊, 以推斷其產生了上述之S/W SMI。 為更詳細進行此等步驟,其第一步驟僅使用其晶片 組邏輯電路暫存器,來決定一特定軟體SMI之來源為一軟 體。舉例而言,該邏輯電路在建立上,可指示一正受到 監控之軟體事件業已發生,以及可接著將一 ”1"置於一特 定之暫存器内,以指示該發生事件。 其第二步驟係使用到,該BIOS為唯一能夠產生彼等 軟體SMI之作用者的事實。此應十分明顯,蓋上述處理SMI 之SMI處理常式,係由其BIOS所建立故也。因此,任何 起始一軟體SMI之呼叫常式,將必定遵從其BIOs所決定 之格式。第二,一起始一軟體SMI之呼叫常式,係屬機器 專用性的,其係意謂就任何要使用一軟體SMI之同屬 (generic)應用軟體而言,該軟體必得存取一機器 之程 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -^ n «I ^ n ^ I 一6, I H 1 ^ ^1 »1 I I ft— I n n K ft— I n·—— ft— n n n .1 I n n · (請先閱讀背面之注意事項再填—寫本頁) 24 470885 A7 B7 經濟部智慧財產局員工消費合作社印制衣
五、發明說明(22 ) 序,其必然是在BIOS内。 其第二步驟在完成其決定功能上,係藉著查訊每一 CPU之保存狀態區域,來決定該特定CPU是否正在執行一 出自BIOS之軟體SMI呼叫常式,該常式係包含上述可產 生該軟體SMI之I/O指令。其保存狀態包含彼等可決定在 SMI之前,上述之處理機是否在該位置處,以及因而有產 生該軟體SMI之關鍵資訊。其係使用兩件資料來做出測試 。任一測試均可以某種程度之準確性,用以決定該CPU是 否正在執行一軟體SMh若兩者測試均為真,則其準確程 度大體上便為100%。 測試1決定上述中斷狀態區域内之EIP’值,是否與上 述直接跟在上述發出執行命令給該SMI處理常式之BIOS 軟體SMI呼叫常式内之I/O指令後面之指令所在之偏離位 置相同。誠如前文所注意的,上述中斷保存狀態區域内 之EIP’暫存器,在該中斷發生時,係保持次一要執行之指 令。在此上下文中,該偏離位置係意謂一相對之位置。 理應注意的是,該BIOS軟體SMI呼叫常式,務必包 含至少兩個指令,一可用以發送執行命令給該SMI處理常 式,以執行該SMI之I/O呼叫指令,和一緊接其後之指令 。舉例而言,但無限制意,上述緊接其後之指令,可在 該軟體SMI發生前,將該執行命令回傳至其正在CPU内運 作之應用程式。
測試2利用到之事實是,當一CPU開始執行一輸入/ 輸出(I/O)指令時,其會將彼等暫存器ECX、ESI、EDI 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公爱) I I — I — — — —— — — — — ·111111! ^ ·1111111 I (請先閱讀背面之注意事項再填寫本頁) 25 470885 A? 五、發明說明(23 ) 項 、和EIP之狀態,儲存進—不同於中斷保存狀態區域(亦 即上述之1/0保存狀態區域)之保存狀態區域内的某 位置中誠如剛文所注意的,此動作為使有需要時, 可使-輸入/輸出指令重新開始。此一1/〇保存狀態資 訊’係用來決^上述處理機之最後執行輸人/輸出指令 ,是否來自上述用以產生該軟體SMIiI/〇指令。若其Ειρ 有關之I/O保存狀態值,係等於上述j/O呼叫指令在該 BK)S軟體SMI^叫常式内之偏離位置,上述發送執行= 令給該SMI處理常式之指令便屬存在。 訂 區 理應注意的是,若此兩測試均為正面的,則其結論 是此CPU係剛產生過上述之s/w SMI。其多於一個CPU在 一軟體SMI之時刻,將能隨機通過兩個測試之可能性係大 於2Λ32 (若一系統繼續保持開機,以及軟體SMI令其每2 秒產生一次,平均起來要等待有一錯誤發生,其將會花 費100年以上)。此將較許多其他系統故障事件之可能性 更小,故可被視為基礎穩固。理應注意的是,在兩個測 試均為正面的情況下,彼等中斷保存狀態暫存器ECX、ESI 、EDI、和EIP,亦應等於上述Cpu有關I/o保存狀態 域内之I/O保存狀態對等體。 之 的 參考第2圖,其中所示係一可顯示在一依據本發明 一實施例一多處理機環境内之一軟體SMI後之決定程序 方塊圖。理應注意的是’此圖例不了本發明之_較佳實 施例,其中,上兩測試均被用來決定何者處理機起始了 該軟體SMI。誠如前文所述,本發明在具現上,可僅使用 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇χ297公釐) -26 470885 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(24 ) 彼等之一測試,以便做出處理機之決定運作。茲參考第2 圖,其執行動作係自區塊11 〇所示之進入點開始。區塊η 〇 係表示一smi業已發出之執行點。此一程序中以區塊112 所示之次一步驟,係用以決定該SMI是否為一軟體sMI。 若其決定此並非一軟體SMI,則其執行動作將會進行至區 塊114,以及該SMI將會像--般之硬體SMI—樣做處理。
或者’右其決疋此係一軟體SMI ’則其執行動作將會進行 I 至區塊116,其將指向第一CPU之保存狀態區域。其執行 動作接著將會進行至區塊118,在此,其將會決定上述中 斷保存狀態之EIP*值’是否等於上述BIOS軟體SMI啤叫常 式内緊接該I/O呼叫指令後面之指令的偏離位置。若其 結果為NO,則其執行動作將會進行至區塊12〇,在此,其 將會決定此是否為要做測試之最後CPU »若其結果為yes ’則其執行動作接著將會進行至區塊122,在此,此一程 序將會停止。若其決定此並非最後之CPU,則其執行動作 接著將會進行至區塊124,以增加至其次一 CPU。接著, t 其執行動作將會再次進行至區塊118,以決定其次一 CPU 有關之中斷保存狀態EIP·值,是否等於上述Bi〇S軟體SMI 呼叫常式内緊接該I/O呼叫指令後面之指令的偏離位置 〇
若區塊118内之決定的答案是,上述之中斷保存狀態 EIP*值,確係等於上述刖08軟體SMI呼叫常式内緊接該j /0呼叫指令後面之指令的偏離位置,則其執行動作將會 進行至區塊126。區塊126係決定上述I/O之保存狀態EIP 本紙張反度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝-------- 訂-— II----.線 (請先閱讀背面之注意事項再填寫本頁) 27 47088' A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(25 ) ,是否等於上述BIOS軟體SMI呼叫常式内呼叫該SMI處理 系式之I/O指令的偏離位置。若其對此一決定之答案為 YES。則其執行動作將會進行至區塊128,其將指明此一 CPU為上述產生該軟體SMI之CPU。其資訊接著便可在該 SMI處理常式與上述CPU之保存狀態區域間進行通訊。其 執行動作接著將會進行至區塊130,其將會退出上述之常 或者,若在區塊126内之決定為NO,上述I/O之保存 狀態EIP ’並非等於上述BIOS軟體SMI呼叫常式内之I/O 指令的偏離位置,則其執行動作將會進行至區塊12C^區 塊120將會決定此是否為其要詢訊之最後cpu。其執行動 作接著將會如前文所述地進行,。 理應注意的是,雖然此較佳實施例在說明上係利用 區塊118内之測試序列,亦即,上述之中斷保存狀態EIp, ’是否等於上述BIOS軟體SMI呼叫常式内緊接該i/o呼 叫指令後面之指令的偏離位置,接著便是區塊126内之測 試,亦即上述之I/O保存狀態EIP,是否等於上述抝〇8軟 體SMI呼叫常式内之I/O呼叫指令的偏離位置,本發明並 非做到如此之限制。特言之,此等測試可相互做交換, 以致區塊126可發生在區塊11 8内所列舉之測試的前面。 本發明容許具有可使用一多處理機環境内之軟體Smi 的能力。彼等之多處理機環境,對於就個別系統和服務 站完成更多CPU之產能而言,是很重要的。此類系統對於 具有軟體SMI之功能的需要,是很重要的,特別是對彼等
------------- (請先閱讀背面之注意事項再填寫本頁) 訂---------線— « I n I · 28 470885 A7 -----------B7____ 五、發明說明(26 ) 合併一些需要軟體SMI之特殊加值特徵之系統設計師而言 ’以及對彼等使用作業系統指導電力管理之多處理機系 統而言。 本發明之一較佳實施例的前文說明,在呈現上旨在 例示及說明。其非意欲盡舉或限制本發明至所揭示之精 確形式,彼等之修飾體和變更形式,在以上之揭示說明 下將屬可能,或可能得自本發明之實作中。其實施例所 ► 做之選擇及說明,旨在解釋本發明之原理和一實際鹿用 例,以使本技藝之專業人員,能將本發明利用在各種之 實施例中’及做各種之修飾形式,以適應所預期之特定 用途。本發明之界定範例,意欲由其所附申請專利範圍 和彼等之等價體來加以界定。 -------------裝--------訂·-------線 (請先閱讀背面之注意事項再填寫本頁) 經濟·部智慧財產局員工消費合作社印製
Claims (1)
- 470885 經濟部智慧財產局員工消費合作社印製六 AS B8 CS D8 申請專利範圍 1· 一種多處理機系統,其包含: 至少一第一和第二處理機,彼等各可用以執行一工 /〇指令,以便在該處理機與一Ι/0裝置間傳送資 料或一命令; ' I/O和陷址中斷(trap)硬體,其可用以在接收到一 來自一處理機之選定I/O指令的當兒,執行多數處理 機上面之一中斷,以及可在該1/〇裝置與上述之一處 理機間,傳送資料或一命令; 一可用以決定何者處理機正在執行一1/()指令之 第一裝置; 7 一在運作上可於僅有一處理機,正在執行一1/〇 指令時’用以設定一 LastProcessor指示值,以指明該 處理機成為上述執行一 I/O指令之處理機的第二裝置 :和 一可用以嚮應上述選定之I/O指令,在上述 LastProcessor指示值所指明之處理機與該1//〇裝置間 ,傳送資料或一命令之第三裝置。 2. 如申請專利範圍第1項所申請之多處理機系統,其中 之I/O和陷址中斷硬體係一模擬區塊,其可用以將彼 等來自一輸入裝置或處理機之資料或命令,轉譯成一 能與另一輸入裝置或處理機相容之不同格式。 3. 如申請專利範圍第1項所申請之多處理機系統,其中 用以決定何者處理機正在執行一 I/O指令之第一裝置 ,係一第一電子電路,其可用以就每一多數處理機, 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇χ 297公爱 30 47088 AS B8 CS DS <1 Φ 經 濟* ,部 智 慧. -財 產 局 員 工 消 費 合 社 印 製 六、申請專利範圍 指明上述處理機剛執行過之一〗/〇指令有關之指令位 址’與上述處理機有關之當前位址間的指令位址計數 差,是否小於或等於一預定數目,以及可使用此指標 ’來決定何者處理機正在執行一 I/O指令。-4.如申請專利範圍第3項所申請之多處理機系統,其中 之第一電子電路,係一邏輯電路,其可用以決定何時 一特定處理機有關之指令位址計數差係等於丨,以及 可/月除上述身為一正在執行一丨/〇指令之處理機之特 定處理機的指標,除非該特定處理機有關之最後1/() 指令,係直接或間接指明上述J/0裝置有關之一埠。 5·如申請專利範圍第3項所申請之多處理機系統,其中 之預定數目為2。 6·如申請專利範圍第〗項所申請之多處理機系統,其中 ,每一第一和第二處理機,係包含一第一邏輯電路, 其可在正執行一 I/O指令時,設定一第一指示值,以 及 其中之第一裝置’係包含一第二邏輯電路,可用 以決定何者處理機具有彼等被設定之第一指示值。 7· —種可用以在一多處理機環境中控制1//()之方法,其 包含之步驟有: 決定一正請求一中斷之丨/O指令,是否正受到上 述多處理機環境内之一處理機的處理,以便可在該處 理機與一 I/O裝置間,傳送資料或一命令; 若此一I/O指令被偵測到,便執行一中斷; • — — IIIIIII —---^ I I (請先閱讀背面之沒意事項再填寫本頁) •線· 31 47088經濟部智慧財產局員工消費合作社印製決定上述多處理機環境内之何者處理機,正在執 行一 I/O指令; 若僅有一處理機正在執行一;I/O指令,便設定一 LastProcessor指示值,以指明該處理機為上述執行該ι /〇指令之處理機;以及 嚮應該1/ 〇指令’在上述LastProcessor指示值所 指明之處理機與該I/O裝置間,傳送資料或一命令。 8·如申請專利範圍第7項所申請之方法,其中之中斷執 行步驟係一步驟,其可將上述要傳送之資料或命令, 轉譯成一能與一要接收該資料或命令之裝置相容之不 同格式。 9·如申請專利範圍第7項所申請之方法,其中決定何者 處理機正在執行一 I/O指令之步驟係一步驟,其可就 每一多數處理機,指明上述處理機剛執行過之一 1/() 指令有關之指令位址,與上述處理機有關之當前位址 間的指令位址計數差,是否小於或等於一預定數目, 以及可使用此資訊,來決定何者處理機正在執行一 〇指令。 10·如申請專利範圍第9項所申請之方法,其中尚包含之 步驟有:當一特定處理機有關之指令位址計數差等於 1時,清除上述身為一正在執行指令之處理機 之特定處理機的指標,除非該特定處理機有關之最後ι /0指令,係直接或間接指明上述裝置有關之一 埠。 ,一本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公 32 470885 A8 B8 C8 D8 ♦ 經濟1智慧別產局員工消費合作社印製 六、申請專利範圍 11. 一種電腦程式產品,其包含: 一其中具現有電腦可讀取式程式螞具之電腦可用 媒體’其可在一 I/O陷址中斷期間,在一多處理機環 境内之一適當處理機與一;[/〇裝置間,提供彼等之j/ 〇功能,上述電腦程式產品内之電腦可讀取式程式碼 具,係包含: 一第一電腦可讀取式程式碼具’其可用以使硬體 決定’該多處理機環境内之何者處理機,正在執行一j /〇指令; 一第二電腦可讀取式程式碼具,其可用以使硬體 決定,若該多處理機環境内,僅有一處理機正在執行 一 I/O指令,以及在此一情況下,其可設定一 LastProcessor指示值,以指明該處理機為上述執行一 j /〇指令之處理機;和 一第三電腦可讀取式程式碼具,其可用以使硬體 在上述LastProcessor指示值所指明之處理機與該〗/ 〇 裝置間’傳送資料或一命令。 12. 如申請專利範圍第11項所申請之電腦程式產品,其中 之第一電腦可讀取式程式碼具,係包含一第四電腦可 讀取式程式碼具,其可用以就每一多數處理機,決定 上述處理機剛執行過之一 1/ 〇指令有關之指令位址, 與上述處理機有關之當前位址間的指令位址計數差, 是否小於或等於一預定數目,以及可使用該資訊,來 決定何者處理機正在執行一 I/O指令。 -------------^-------- ^---------^ (請先閱讀背面之注意事項再填寫本頁)470885經濟部智慧財產局員工消費合作社印製 α如申請專利範圍第n項所申請之電腦程式產品,其中 ^第-電腦可讀取式程式碼具,係包含—第五電腦可 讀取式程式碼具,其可用以決定何時一特定處理機有 關之私令位址計數差係等於丨,以及可清除上述身為 正在執行一 I/O指令之處理機之特定處理機的指標 ,除非該特定處理機有關之最後1//〇指令,係直接或 間接指明上述I/O裝置有關之一埠。 14·如申請專利範圍第〖丨項所申請之電腦程式產品其中 之預定數目為2。 b·—種多處理機系統,其包含·· 至少一第一和第二處理機,彼等各可用以執行 /〇指令,以便在該處理機與一1//〇裝置間,傳送資 料或一命令; 一 1/ 0和陷址中斷硬體,其可用以在接收到一來 自一處理機之選定I/O指令的當兒,執行多數處理機 上面之一中斷,以及可在該Ϊ/0裝置與上述之一處理 機間,傳送資料或一命令;和 一第一裝置,其可用以就每一多數處理機,提供 一指標,以指明上述處理機剛執行過之一 1/ 〇指令有 關之指令位址,與上述處理機有關之當前位址間的指 令位址計數差,是否小於或等於一預定數目,以及可 嚮應上述選定之I/O指令,使用該資訊來決定,何者 處理機要連接至該I/O裝置,以便在該I/O裝置與該 處理機間,傳送資料或一命令,而完成其連接之動作 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填讀本頁} #本 ·- '•線. 34經濟哪智慧啊產局員工消費合作社印製 470885 六、申請專利範圍 w如申請專利範圍第15項所申請之多處理機系統,其中 1包含一邏輯電路,其可用以在一特定處理機有關之 才曰令位址計數差等於丨時,清除一具有一小於或等於 上述預疋數目之指令計數差之處理機的指標,除非該 特疋處理機有關之最後1//〇指令,係直接或間接指明 上述特定I/O裝置有關之一埠。 Π· 一種可用以在一多處理機環境中控制1/()之方法,其 包含之步驟有: 決定一正請求一中斷之I/O指令,是否正受到上 述多處理機環境内之一處理機的處理,以便可在該處 理機與一 I/O裝置間,傳送資料或一命令; 若此一I/O指令被偵測到,便執行一中斷; 就上述夕處理機環境内之每一多數處理機,提供 一指標,以指明上述處理機剛執行過之一指令有 關之指令位址,與上述處理機有關之當前位址間的指 令位址計數差’ ^否小於或等於—預定數目;以及 嚮應上述選定之1/0指令’使用該資訊來決定何 者處理機要連接至該1/0裝置,以便在該裝置與 該處理機間,傳送資料或命令,而完成其連接之動作 〇 .如申請專利範圍第Π項所申請之方法,其中之指標提 供步驟係包含-步驟,其可在一特定處理機有關之指 令位址計數差等於!時,清除一具有—小於或等於上 -------------裝--------訂---------線 ί請先閱讀背面之注意事項再填寫本頁) 適 度 尺 張 ¾ 35 - 470885 AS BS CS DS36 470885 ♦ 經濟娜智慧f產局員工消費合作社印製 AS B8 C8 D8 六、申請專利範圍 關之一埠。 21. —種可用以服務一多處理機環境内之一 j/o指令所起 始之一軟體系統管理中斷(SMI)的方法,其所包含之步 驟有: 偵測一軟體SMI之發生; 決定該多處理機環境内之何者處理機,具有一用 以指示上述起始該軟體SMI之處理機的保存狀態資訊 ;以及 在一SMI處理常式,與上述被決定已起始該軟體 SMI之處理機間,傳送資訊。 22·如申請專利範圍第21項所申請之方法,其中之處理機 決定步驟係一步冑,其可決定上述多處理機環境内之 一處理機,所具有一中斷保存狀態區域内之一mp,值 ,是否與一直接跟在一使一BI〇s軟體SMI呼叫常式内 之軟體SMI起始之I/O呼叫指令後面之指令所在之一 偏離位置相同。 23. 如申請專利範圍第21項所申請之方法其中之處理機 決定步驟係一步驟,其可決定一處理機I/O保存狀態 品域内之EIP值,是否與一用卩起始一 Bi〇s軟體$如啤 叫常式内之軟體_之1//〇呼叫指令所在之一偏離位 置相同。 24. 如申請專利範圍第23項所申請之方法,其中之處理機 決定步驟係—步驟,其可決定上述處理機1/0保存狀 態區域内之ECX、ESI、和咖值,是否與—存 Μ--------t---------線 ί請先閱讀背面之注意事項再填寫本頁)37 470885 AS B8 C8 D8 六、申請專利範圍 狀態區域内之ECX、ESI、和EDI值相同。 25. 如申請專利範圍第22項所申請之方法,其中之處理機 決定步驟係一步驟,其可決定一處理機I/O保存狀態 區域内之EIP值,是否與一用以起始一 BIOS軟體SMI呼 叫常式内之軟體SMI之I/O呼叫指令所在之一偏離位 置相同。 26. —種可用以服務一多處理機環境内之一I/O指令所起 始之一軟體系統管理中斷(SMI)的方法,其所包含之步 驟有: 偵測一軟體SMI之發生; 指明上述多處理機環境内一已起始該軟體SMI之 處理機,倘若下兩測試次序無關下皆為真:1)上述多 處理機環境内之處理機,所具有一中斷保存狀態區域 内之一EIP1值,係與一直接跟在一使一BIOS軟體SMI 呼叫常式内之軟體SMI起始之I/O呼叫指令後面之指 令所在之一偏離位置相同,以及2)上述處理機有關之 一 I/O保存狀態區域内之EIP值,係與上述用以起始 該BIOS軟體SMI呼叫常式内之軟體SMI之I/O呼叫指 令所在之一偏離位置相同;以及 在該SMI處理常式與上述指明之處理機間,傳送 資訊。 27. —種多處理機系統,其包含: 至少一第一和第二處理機,彼等各可用以產生一 BIOS軟體SMI呼叫常式内之特定I/O呼叫指令,而起 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 經濟部智慧財產局員工消費合作社印製 意 事 項 再38 470885 AS B8 C8 D8 經濟部智慧財產局員工消費合作社印製六、申請專利範圍 始一軟體系統管理中斷(SMI); 一可用以處理彼等系統管理中斷之SMI處理常式 一可用以偵測一軟體SMI之發生的第一邏輯電路 一第二邏輯電路,其可在第一邏輯電路偵測到一 軟體SMI之發生後,用以決定上述多處理機環境内之 何者處理機,係具有上述指示已起始該軟體SMI之處 理機的保存狀態資訊;和 一第三邏輯電路,其可用以在該SMI處理常式, 與上述被決定已起始該軟體SMI之處理機間,傳送資 訊。 28·如申請專利範圍第27項所申請之多處理機系統,其中 之第二邏輯電路,係包含一第三邏輯電路,其可用以 決定上述多處理機環境内之一處理機,所具有之一中 斷保存狀態區域内的一個EIP’值,是否與一直接跟在 一使上述BIOS軟體SMI呼叫常式内之軟體smI起始之j / 0呼叫指令後面之指令所在之一偏離位置相同。 29. 如申請專利範圍第27項所申請之多處理機系統,其中 之第二邏輯電路,係包含一第四邏輯電路,其可用以 決疋一處理機I / 〇保存狀態區域内之一 Eip值,是否 與一用以起始上述BIOS軟體SMI呼叫常式内之軟體 SMI之I/O呼叫指令所在之一偏離位置相同。 30. 如申請專利範圍第28項所申請之多處理機系統,其中 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----^--------β---------^ (請先閱讀背面之注意事項再填寫本頁) 39 470885 六、申請專利範圍 之第二邏輯電路,係包含一第四邏輯電路,其可用以 決定一處理機I/O保存狀態區域内之一 EIP值,是否 與一用以起始上述BIOS軟體SMI呼叫常式内之軟體 SMI之I/O呼叫指令所在之一偏離位置相同。31·—種電腦程式產品,其包含:一其中具現有電腦可讀 取式程式碼具之電腦可用媒體,其可用以決定一多處 理機環境内之何者處理機,已起始一軟體系統管理中 斷(SMI),以及可在一 SMI處理常式與該處理機間提供 通訊’上述電腦程式產品内之電腦可讀取式程式碼具 ,係包含: 一第一電腦可讀取式程式碼具,其可用以偵測一 軟體SMI之發生; 一第二電腦可讀取式程式碼具,其可在第一電腦 可讀取式程式碼具,偵測到一軟媸SMI之發生後,用 以指明上述多處理機環境内之何者處理機,係具有上 線 述指示已起始該軟體SMI之處理機的保存狀態資訊; 和 一第三電腦可讀取式程式碼具,其可用以在該smi 處理常式,與上述被決定已起始該軟體SMI之處理機 間,傳送資訊。 32·如申請專利範圍第3丨項所申請之電腦程式產品,其中 之第二電腦可讀取式程式碼具所包含之程式碼,可用 以決定上述多處理機環境内之一處理機,所具有之一 中斷保存狀態區域内的一個EIP,值,是否與一直接跟 本紙張尺度適用中國國家標準(CNS)AO祕(210 X 297公f 40 470885 A8 BS C8 D8 Φ1 申請專利範圍 在一使上述BIOS軟體SMI呼叫常式内之軟體smi起始 之I/O呼叫指令後面之指令所在之一偏離位置相同。 33·如申请專利範圍第31項所申請之電腦程式產品,其中 之第一電腦可讀取式程式碼具所包含之程式碼,可用 以決定一處理機I/O保存狀態區域内之一 EIP值,是 否與一用以起始一 BIOS軟體SMI呼叫常式内之軟體 SMI之I/O呼叫指令所在之一偏離位置相同。 34· —種電腦程式產品,其包含:一其中具現有電腦可讀 取式程式碼具之電腦可用媒體,其可用以決定一多處 理機環境内之何者處理機,已起始一軟體系統管理中 斷(SMI),以及可在一 SMI處理常式與該處理機間提供 通訊,上述電腦程式產品内之電腦可讀取式程式碼具 ,係包含: 一第一電腦可讀取式程式碼具,其可用以偵測一 軟體SMI之發生; 一第二電腦可讀取式程式碼具,其可在第一電腦 可明取式知式碼具,偵測到一軟體之發生後,用 以指明上述多處理機環境内之一處理機,為已起始該 軟體SMI,倘若下兩測試次序無關下皆為真: 1) 上述多處理機環境内之處理機,所具有一中斷 保存狀態區域内之一 EIP,值,係與一直接跟在一使一 BIOS軟體SMI呼叫常式内之軟體31^起始之呼叫 指令後面之指令所在之一偏離位置相同,以及 2) 上述處理機有關之一 1//〇保存狀態區之Eip I--裝! —I!訂-- - -----線 (請先閱讀背面之沒意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制农41 470885 as cs DS 六、申請專利範圍 值,係與上述用以起始該BIOS軟體SMI呼叫常式内之 軟體SMI之I/O呼叫指令所在之一偏離位置相同;以 及 在該SMI處理常式與上述指明之處理機間傳送資 訊0 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 42
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/164,347 US6571206B1 (en) | 1998-01-15 | 1998-10-01 | Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment |
Publications (1)
Publication Number | Publication Date |
---|---|
TW470885B true TW470885B (en) | 2002-01-01 |
Family
ID=22594084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088116939A TW470885B (en) | 1998-10-01 | 2000-04-08 | Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment |
Country Status (5)
Country | Link |
---|---|
US (1) | US6571206B1 (zh) |
JP (1) | JP2002526860A (zh) |
AU (1) | AU6386999A (zh) |
TW (1) | TW470885B (zh) |
WO (1) | WO2000020977A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7469345B2 (en) | 2001-12-13 | 2008-12-23 | Sony Computer Entertainment Inc. | Methods and apparatus for secure distribution of program content |
US7864957B2 (en) | 2001-12-21 | 2011-01-04 | Sony Computer Entertainment Inc. | Methods and apparatus for secure distribution of program content |
US8176481B2 (en) | 2004-09-20 | 2012-05-08 | Sony Computer Entertainment Inc. | Methods and apparatus for distributing software applications |
US8381182B2 (en) | 2002-08-13 | 2013-02-19 | Kinglite Holdings Inc. | Approaches for meeting SMI duration limits by time slicing SMI handlers |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6715074B1 (en) * | 1999-07-27 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Virus resistant and hardware independent method of flashing system bios |
US6978233B1 (en) * | 2000-03-03 | 2005-12-20 | Unisys Corporation | Method for emulating multi-processor environment |
US6697901B1 (en) * | 2000-10-24 | 2004-02-24 | Oracle International Corporation | Using secondary resource masters in conjunction with a primary resource master for managing resources that are accessible to a plurality of entities |
US20020099893A1 (en) * | 2001-01-24 | 2002-07-25 | Nguyen Tuyet-Huong Thi | System and method for the handling of system management interrupts in a multiprocessor computer system |
US6968410B2 (en) * | 2001-02-28 | 2005-11-22 | Intel Corporation | Multi-threaded processing of system management interrupts |
TW498213B (en) * | 2001-04-18 | 2002-08-11 | Via Tech Inc | Method and chipset for supporting interrupts of system management mode in multiple-CPU system |
US7243353B2 (en) * | 2002-06-28 | 2007-07-10 | Intel Corporation | Method and apparatus for making and using a flexible hardware interface |
JP3969355B2 (ja) * | 2003-06-24 | 2007-09-05 | 株式会社石垣 | 懸濁物質の凝集処理方法 |
US20050066097A1 (en) * | 2003-09-04 | 2005-03-24 | Matsushita Electric Industrial Co., Ltd. | Resource management apparatus |
TW200401188A (en) * | 2003-09-16 | 2004-01-16 | Via Tech Inc | Debug device and method thereof |
US7340547B1 (en) * | 2003-12-02 | 2008-03-04 | Nvidia Corporation | Servicing of multiple interrupts using a deferred procedure call in a multiprocessor system |
US20050154573A1 (en) * | 2004-01-08 | 2005-07-14 | Maly John W. | Systems and methods for initializing a lockstep mode test case simulation of a multi-core processor design |
US7197433B2 (en) * | 2004-04-09 | 2007-03-27 | Hewlett-Packard Development Company, L.P. | Workload placement among data centers based on thermal efficiency |
US20060282589A1 (en) * | 2005-06-08 | 2006-12-14 | Dell Products L.P. | System and method of processing system management interrupts (SMI) in a multi-processor environment |
US7464211B2 (en) * | 2006-09-14 | 2008-12-09 | International Business Machines Corporation | Method of detecting and recovering a lost system management interrupt (SMI) in a multiprocessor (MP) environment |
US7721034B2 (en) * | 2006-09-29 | 2010-05-18 | Dell Products L.P. | System and method for managing system management interrupts in a multiprocessor computer system |
TW201025015A (en) * | 2008-12-30 | 2010-07-01 | Wistron Corp | Method for safely removing an external image processing device for a computer system and related computer system |
US8578138B2 (en) * | 2009-08-31 | 2013-11-05 | Intel Corporation | Enabling storage of active state in internal storage of processor rather than in SMRAM upon entry to system management mode |
DE102010011583B4 (de) * | 2010-03-16 | 2011-12-22 | Fujitsu Technology Solutions Intellectual Property Gmbh | Verfahren zum Umsetzen von Befehlen mit Basisregister-relativer Adressierung bei einer Emulation |
EP2917837B1 (en) | 2012-11-09 | 2019-01-02 | Coherent Logix Incorporated | Real time analysis and control for a multiprocessor system |
US11086658B2 (en) * | 2013-11-20 | 2021-08-10 | Insyde Software Corp. | System performance enhancement with SMI on multi-core systems |
US11188640B1 (en) * | 2018-08-23 | 2021-11-30 | Advanced Micro Devices, Inc. | Platform firmware isolation |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160561A (ja) * | 1986-01-10 | 1987-07-16 | Hitachi Ltd | プロセツサ間通信方式 |
CA2009780C (en) * | 1989-05-17 | 1999-07-27 | Ernest D. Baker | Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems |
KR950008837B1 (ko) | 1990-03-09 | 1995-08-08 | 후지쓰 가부시끼가이샤 | 멀티 프로세서 시스템용 제어시스템 |
JPH05216712A (ja) | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにi/oプロセッサアセンブリ |
JP2535718B2 (ja) * | 1992-04-22 | 1996-09-18 | 株式会社東芝 | マルチプロセッサシステム |
JPH07175665A (ja) * | 1993-12-17 | 1995-07-14 | Fujitsu Ltd | 入出力割込制御回路 |
JP3541212B2 (ja) * | 1993-12-28 | 2004-07-07 | 富士通株式会社 | プロセッサ割当て装置 |
US5721931A (en) * | 1995-03-21 | 1998-02-24 | Advanced Micro Devices | Multiprocessing system employing an adaptive interrupt mapping mechanism and method |
US6093213A (en) * | 1995-10-06 | 2000-07-25 | Advanced Micro Devices, Inc. | Flexible implementation of a system management mode (SMM) in a processor |
US5796984A (en) | 1996-01-26 | 1998-08-18 | Dell Usa, L.P. | Operating system independent apparatus and method for eliminating peripheral device functions |
US6003129A (en) * | 1996-08-19 | 1999-12-14 | Samsung Electronics Company, Ltd. | System and method for handling interrupt and exception events in an asymmetric multiprocessor architecture |
US5898861A (en) * | 1996-10-18 | 1999-04-27 | Compaq Computer Corporation | Transparent keyboard hot plug |
US6000040A (en) * | 1996-10-29 | 1999-12-07 | Compaq Computer Corporation | Method and apparatus for diagnosing fault states in a computer system |
US5889978A (en) * | 1997-04-18 | 1999-03-30 | Intel Corporation | Emulation of interrupt control mechanism in a multiprocessor system |
US6321279B1 (en) * | 1998-09-14 | 2001-11-20 | Compaq Computer Corporation | System for implementing intelligent I/O processing in a multi-processor system by redirecting I/O messages to a target central processor selected from the multi-processor system |
US6272618B1 (en) * | 1999-03-25 | 2001-08-07 | Dell Usa, L.P. | System and method for handling interrupts in a multi-processor computer |
-
1998
- 1998-10-01 US US09/164,347 patent/US6571206B1/en not_active Expired - Lifetime
-
1999
- 1999-10-01 AU AU63869/99A patent/AU6386999A/en not_active Abandoned
- 1999-10-01 JP JP2000575034A patent/JP2002526860A/ja active Pending
- 1999-10-01 WO PCT/US1999/020899 patent/WO2000020977A1/en active Application Filing
-
2000
- 2000-04-08 TW TW088116939A patent/TW470885B/zh not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7469345B2 (en) | 2001-12-13 | 2008-12-23 | Sony Computer Entertainment Inc. | Methods and apparatus for secure distribution of program content |
US7864957B2 (en) | 2001-12-21 | 2011-01-04 | Sony Computer Entertainment Inc. | Methods and apparatus for secure distribution of program content |
US8381182B2 (en) | 2002-08-13 | 2013-02-19 | Kinglite Holdings Inc. | Approaches for meeting SMI duration limits by time slicing SMI handlers |
US8176481B2 (en) | 2004-09-20 | 2012-05-08 | Sony Computer Entertainment Inc. | Methods and apparatus for distributing software applications |
Also Published As
Publication number | Publication date |
---|---|
US6571206B1 (en) | 2003-05-27 |
WO2000020977A9 (en) | 2000-08-24 |
WO2000020977A1 (en) | 2000-04-13 |
JP2002526860A (ja) | 2002-08-20 |
AU6386999A (en) | 2000-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW470885B (en) | Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment | |
KR100537813B1 (ko) | 에뮬레이션 코프로세서 | |
US4038642A (en) | Input/output interface logic for concurrent operations | |
US5404535A (en) | Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system | |
RU2263343C2 (ru) | Механизм для управления внешними прерываниями в системе виртуальных машин | |
US5675800A (en) | Method and apparatus for remotely booting a computer system | |
US5594890A (en) | Emulation system for emulating CPU core, CPU core with provision for emulation and ASIC having the CPU core | |
US4296466A (en) | Data processing system including a separate input/output processor with micro-interrupt request apparatus | |
TWI230860B (en) | Integrated system management memory for system management interrupt handler independent of BIOS and operating system | |
US5367697A (en) | Means for providing a graceful power shut-down capability in a multiprocessor system having certain processors not inherently having a power shut-down capability | |
US4053950A (en) | Residual status reporting during chained cycle steal input/output operations | |
EP1588260B1 (en) | Hot plug interfaces and failure handling | |
US8060882B2 (en) | Processing tasks with failure recovery | |
CN106030548B (zh) | 用于可信计算的多节点中枢 | |
CN100373284C (zh) | 具有安全装置直接连接以增加安全性的嵌入式处理器 | |
CN104866443A (zh) | 可中断存储独占 | |
US20040123090A1 (en) | Providing access to system management information | |
US4549296A (en) | Device for reporting error conditions occurring in adapters, to the data processing equipment central control unit | |
US4038641A (en) | Common polling logic for input/output interrupt or cycle steal data transfer requests | |
WO2001042874A2 (en) | Secure dispatching of software system mangement interrupt by vali dating the caller address | |
GB1589180A (en) | Data processing apparatus | |
TWI533223B (zh) | 用於由一程式提供給另一程式之對警告追蹤設施之存取之電腦程式產品、電腦系統及其方法 | |
EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
EP0247605A2 (en) | System management apparatus for a multiprocessor system | |
JPH07105023A (ja) | データ処理システム内でスプリアス割込みを検出するための方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |