JPH0934828A - Ｄｍａデータ転送制御方式 - Google Patents

Abstract

(57)【要約】 【課題】 ダイレクトメモリアクセス（ＤＭＡ）により
データを転送する場合データの転送効率を向上させる。 【解決手段】 主記憶装置２と内部メモリ２４との間で
データを転送するＤＭＡ制御部２５のＤＭＡデータ転送
量が所定値以下の場合は、選択手段２２Ｃは常時監視手
段２２Ｂを選択してＤＭＡ転送終了を常時監視させる一
方、ＤＭＡデータ転送量が所定値より多い場合は周期監
視手段２２Ａを選択してＤＭＡ転送を周期監視させる。
この結果、ＤＭＡデータ転送量に応じて動的にＤＭＡ転
送終了を監視することができ、従ってＤＭＡ制御部は効
率良くＤＭＡ転送を行え、ＤＭＡ転送待ちによる処理能
力の低下を防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、中央処理装置及び
主記憶装置に接続される各入出力装置に、データの転送
を行うダイレクトメモリアクセス制御部（以下、ＤＭＡ
制御部）を設け、このＤＭＡ制御部のデータ転送終了を
監視する場合のＤＭＡデータ転送制御方式に関する。

【０００２】

【従来の技術】従来、この種のＤＭＡデータ転送制御方
式を適用した装置としては、図３に示すような装置があ
る。この装置は、中央処理装置（ＣＣ）１１と、システ
ムバスＳＢを介して中央処理装置１１に接続される主記
憶装置（ＭＭ）１２と、システムバスＳＢを介し中央処
理装置１１及び主記憶装置１２に接続される入出力装置
１３1 〜１３n からなる。

【０００３】ここで、各入出力装置１３1 〜１３n は、
それぞれ、バスインタフェース２１（ＢＵＳＩＦ）と、
マイクロプロセッサであるＣＰＵ２２と、入出力制御部
（ＩＯＣＴＬ）２３と、ＣＰＵ２２の実行するプログラ
ムやデータが格納される内部メモリ（ＭＥＭ）２４と、
主記憶装置１２と内部メモリ２４間のデータ転送を制御
するＤＭＡ制御部（ＤＭＡＣ）２５と、回線インタフェ
ース（ＬＵＩＦ）２６と、回線２７0 〜２７n （ＬＵ＃
０〜ＬＵ＃ｎ）とからなる。

【０００４】ところで、本装置において、主記憶装置１
２と各入出力装置１３内の内部メモリ２４との間のデー
タ転送は、ＣＰＵ２２がＤＭＡ制御部２５に対してダイ
レクトメモリアクセス（以下、ＤＭＡ）の起動をかける
ことで開始される。ここで、各回線２７0 〜２７n のう
ち、何れかの回線側からデータの転送要求があり、主記
憶装置１２から内部メモリ２４にデータ転送する場合、
ＤＭＡ制御部２５はＣＰＵ２２の指示により、主記憶装
置２２内のデータをシステムバスＢＳ，バスインタフェ
ース２１，及び内部バスＩＢを介して読み込み、読み込
んだデータを内部バスＩＢを介して内部メモリ２４に書
き込む。ＤＭＡ制御部２５はこのような動作を繰り返し
行い、ＣＰＵ２２から指示されたデータ量の転送が終了
すると、ＣＰＵ２２に対し割り込み信号により転送の終
了を通知する。ＣＰＵ２２は、このデータ転送の終了通
知に基づいて、内部メモリ２４に書き込まれたデータを
回線インタフェース２６を介し該当の回線側へ送信す
る。

【０００５】図４はＤＭＡ制御部２５のデータ転送終了
を、ＣＰＵ２２内に設けられた周期監視手段２２Ａによ
って周期的に監視する場合の状況を示すタイムチャート
である。ＣＰＵ２２は、複数の回線２７0 〜２７n のデ
ータ転送を多重処理しているため、ＤＭＡ制御部２５か
らのデータ転送終了割り込み通知があると、完了フラグ
のセットのみを行って、処理を再開し次の周期の処理で
データ転送終了を認識する。

【０００６】即ち例えば、図４に示す周期Ｔ１のタイム
パターン１に、第０番の回線２７0（ＬＵ＃０）のＤＭ
Ａ要因（データ転送要求）が発生すると、ＣＰＵ２２に
よりＤＭＡ制御部２５が起動されることにより、タイム
パターン２ではＤＭＡ転送動作中となり、タイムパター
ン３でＤＭＡ転送動作が終了したとすれば、この時点
（タイムパターン３の時点）でＣＰＵ２２へ転送終了が
通知され、完了フラグがセットされる。このセットされ
た完了フラグは周期Ｔ２のタイムパターン１でＣＰＵ２
２により検出され、ＣＰＵ２２はデータ転送の終了を認
識する。ここで、第１番目の回線２７1 （ＬＵ＃１）の
ＤＭＡ要因が周期Ｔ１のタイムパターン２で発生する
と、既に第０番の回線２７0 のＤＭＡ要因によりＤＭＡ
制御部２５は転送動作中のため、回線２７1 はＤＭＡ待
ち状態となる。

【０００７】その後、ＣＰＵ２２により第０番の回線２
７0 （ＬＵ＃０）に関するＤＭＡ転送動作の終了を示す
完了フラグが周期Ｔ２のタイムパターン１でＣＰＵ２２
により認識されると、ＣＰＵ２２はＤＭＡ制御部２５に
対し第１番目の回線２７1 に関するＤＭＡ起動を行う。
この結果、ＤＭＡ制御部２５は、転送周期Ｔ２のタイム
パターン２で回線２７1 に関するＤＭＡ転送を開始す
る。同様に、第２番目の回線２７2 のＤＭＡ要因が周期
Ｔ１のタイムパターン３で発生した場合は、周期Ｔ３の
タイムパターン３でＤＭＡ転送を開始する。ここでＤＭ
Ａ転送終了をこのような周期監視で行った場合の１回線
当たりのＤＭＡデータ転送能力は、処理周期をＴ、回線
数をｎとすると １／（Ｔ・ｎ）［回／秒］ （１） となる。

【０００８】次に図５は、ＤＭＡ制御部２５のデータ転
送終了をＣＰＵ２２に設けられた常時監視手段２２Ｂに
より監視した場合の状況を示すタイムチャートである。
この場合、ＣＰＵ２２は、任意の回線のＤＭＡ要因が発
生しＤＭＡ制御部２５に対しＤＭＡ転送を起動した後に
は、ＤＭＡ制御部２５からのデータ転送終了割り込み通
知があるまで処理を待ち合せ、待機する。そしてデータ
転送終了の割り込み通知があった時点でデータ転送終了
を認識する。

【０００９】即ち例えば、図５に示す周期Ｔ１のタイム
パターン１に、第０番の回線２７0のＤＭＡ要因が発生
すると、ＤＭＡ制御部２５に対しＤＭＡ転送を開始させ
た後タイムパターン１で行われるＤＭＡ制御部２５のＤ
ＭＡ転送処理の終了を待ち合わせ、ＤＭＡ制御部２５か
らデータ転送終了割り込み通知があった時点で処理を再
開してタイムパターン２でＤＭＡ制御部２５に対し他の
回線に関するＤＭＡ転送処理を行わせる。ここで、第１
番目の回線２７1 のＤＭＡ要因が周期Ｔ１のタイムパタ
ーン１で発生したとすると、ＤＭＡ制御部２５は第０番
の回線２７0 に関するＤＭＡ転送中のため、回線２７1
はＤＭＡ待ち状態となる。そして、第０番の回線２７0
に関するＤＭＡ転送が終了すると、周期Ｔ１のタイムパ
ターン２で第１番目の回線２７1 のＤＭＡ転送が開始さ
れる。

【００１０】ここでＤＭＡ転送終了をこのような常時監
視で行った場合の１回線当たりのＤＭＡデータ転送能力
は、処理周期をＴ、回線数をｎ、データ転送量をＱ、単
位時間当たりのデータ転送量をｑとすると １／（Ｔ＋（Ｑ／ｑ）・ｎ）［回／秒］ （２） となる。

【００１１】

【発明が解決しようとする課題】このようにＤＭＡ制御
部の転送動作の終了を監視する場合、従来は、ＣＰＵの
周期監視手段による周期的監視、或いはＣＰＵの常時監
視手段による常時監視の何れかで固定的に監視している
ため、ＤＭＡ制御部では図４の例のようにＤＭＡ転送の
待ち合わせ時間が長くなったり、また複数の回線のデー
タを多重的に転送処理する際には図５の例のように処理
周期が長くなったりする場合があり、ＤＭＡ制御部を効
率良く使用できないという問題がある。従って本発明
は、ＤＭＡ制御部におけるＤＭＡ転送の待ち合わせ時間
が長くなるような状況、及び複数回線多重処理において
ＤＭＡ転送の処理周期が長くなるような状況を回避し、
ＤＭＡ制御部を効率良く使用することを目的とする。

【００１２】

【課題を解決するための手段】このような課題を解決す
るために本発明は、主記憶装置と内部メモリ間でデータ
転送を行うＤＭＡ制御部のデータ転送の終了をこのＤＭ
Ａ制御部により転送されるデータの転送量に応じて監視
する監視手段を設けたものである。主記憶装置と内部メ
モリ間でデータ転送を行うＤＭＡ制御部のデータ転送の
終了をこのＤＭＡ制御部により転送されるデータの転送
量に応じて監視する。この結果、ＤＭＡ転送の待ち合わ
せ時間が長くなるような事態、及びＤＭＡ転送の処理周
期が長くなるような事態を的確に回避できる。

【００１３】また、監視手段として、選択手段と、ＤＭ
Ａ制御部のデータ転送終了を常時監視する常時監視手段
と、ＤＭＡ制御部のデータ転送終了を周期的に監視する
周期監視手段とを設け、選択手段は、ＤＭＡ制御部によ
り転送されるデータ転送量が所定量より少ない場合は常
時監視手段を選択し、データ転送量が所定量以上の場合
は周期監視手段を選択するようにしたものである。ＤＭ
Ａ制御部により転送されるデータ転送量が所定量より少
ない場合はその転送終了を常時監視する一方、データ転
送量が所定量以上の場合はその転送終了を周期監視す
る。この結果、ＤＭＡ制御部を効率良く使用できる。

【００１４】

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は、本発明を適用した装置の一実施
形態を示すブロック図であり、既に図３に示した従来装
置と同等部分は同一符号を付してある。即ち、本装置
は、中央処理装置１１と、主記憶装置１２と、入出力装
置１３1〜１３n からなる。そして、各入出力装置１３1
〜１３n は、それぞれ、バスインタフェース２１、Ｃ
ＰＵ２２、入出力制御部２３、内部メモリ２４、ＤＭＡ
制御部２５、回線インタフェース２６、回線２７0 〜２
７n からなる。

【００１５】ここで、主記憶装置１２と各入出力装置１
３内の内部メモリ２４との間のデータ転送は、ＣＰＵ２
２がＤＭＡ制御部２５に対しＤＭＡの起動をかけること
で開始される。そして例えば回線２７側からデータの転
送要求があり、主記憶装置１２から内部メモリ２４にデ
ータ転送する場合、ＤＭＡ制御部２５はＣＰＵ２２の指
示により、主記憶装置２２内のデータをシステムバスＢ
Ｓ，バスインタフェース２１，及び内部バスＩＢを介し
て読込み、読み込んだデータを内部バスＩＢを介して内
部メモリ２４に書き込む。ＤＭＡ制御部２５はこのよう
な動作を繰り返し行い、ＣＰＵ２２から指示されたデー
タ量の転送が終了すると、ＣＰＵ２２に対し割り込み信
号により転送の終了を通知する。ＣＰＵ２２は、このデ
ータ転送終了通知を受けると、ＤＭＡ制御部２５により
書き込まれている内部メモリ２４のデータを読み出し回
線インタフェース２６を介し該当の回線側へ送信する。

【００１６】このようなＤＭＡ制御部２５からのデータ
転送終了を監視する場合、ＣＰＵ２２には、転送終了を
周期的に監視する周期監視手段２２Ａ及び転送終了を常
時監視する常時監視手段２２Ｂが設けられている。この
他、ＣＰＵ２２内には、上記周期監視手段２２Ａと常時
監視手段Ｂとをデータ転送量に応じて選択する選択手段
２２Ｃが設けられている。即ち、ＣＰＵ２２は回線２７
側からのデータ転送要求がある場合、その時点でどの程
度のデータ転送量であるかが分かるため、このデータ転
送量と後述する各式の演算結果とを比較することによ
り、各監視手段の何れかを選択する。

【００１７】図２は、ＣＰＵ２２内に設けられた選択手
段２２ＣがＤＭＡデータ転送量に応じて周期監視手段２
２Ａ及び常時監視手段２２Ｂの何れかを選択してＤＭＡ
制御部２５によるデータ転送終了を監視させる場合の状
況を示すタイムチャートである。このタイムチャートに
基づいて本装置の要部動作を説明する。即ち、図２に示
す周期Ｔ１のタイムパターン１に、第０番の回線２７0
（ＬＵ＃０）のＤＭＡ要因が発生すると、ＣＰＵ２２の
選択手段２２Ｃは、ＤＭＡデータ転送量が多いため、Ｄ
ＭＡ制御部２５に対しそのデータ転送量を通知して起動
をかけＤＭＡ処理を開始させると共に、周期監視手段１
１Ａを選択する。

【００１８】こうしてＤＭＡ制御部２５が第０番の回線
２７0 のデータに関するＤＭＡ転送処理を開始したこと
により、周期Ｔ１のタイムパターン２で発生した第１番
目の回線２７1 （ＬＵ＃１）のＤＭＡ要因は待ち合わせ
状態となる。同様に、第２番目の回線２７2 （ＬＵ＃
２）のＤＭＡ要因が周期Ｔ１のタイムパターン３で発生
した場合も待ち合わせ状態となる。

【００１９】そして、ＤＭＡ制御部２５による第０番の
回線２７0 のデータに関するＤＭＡデータ転送終了が選
択された周期監視手段２２Ａにより検出されると、ＣＰ
Ｕ２２はＤＭＡ制御部２５に対し第１番目の回線２７1
のデータ転送量を通知して起動をかけ、周期Ｔ２のタイ
ムパターン２で第１番目の回線２７1 のデータに関する
ＤＭＡ転送を開始させる。この場合、ＤＭＡデータ転送
量が少ないため、ＣＰＵ２２の選択手段２２Ｃは、常時
監視手段２２Ｂを選択し、ＤＭＡ制御部２５のＤＭＡ転
送終了をこの常時監視手段２２Ｂにより監視させる。そ
の後、第１番目の回線２７1 のデータに関するＤＭＡ転
送の終了が常時監視手段２２Ｂにより検出されると、Ｃ
ＰＵ２２は、同様にＤＭＡ制御部２５を起動し周期Ｔ２
のタイムパターン３で第２番目の回線２７2 のデータに
関するＤＭＡ転送を開始させる。

【００２０】ここで、処理周期をＴ、回線数をｎ、デー
タ転送量をＱ、単位時間当たりのデータ転送量をｑと
し、ＤＭＡ転送終了の監視を周期監視手段２２Ａによっ
て行った場合は、１周期に１回のＤＭＡ転送しか行えな
いため、１回線当たりの転送能力は、 １／（Ｔ・ｎ）［回／秒］ （３） となる。一方、ＤＭＡ転送終了監視を常時監視手段２２
Ｂにより行った場合は、処理周期がＤＭＡ転送時間だけ
長くなり、従って１回線当たりの転送能力は １／（Ｔ＋（Ｑ／ｑ）・ｎ）［回／秒］ （４） となる。

【００２１】ここで、周期監視手段２２Ａ及び常時監視
手段２２Ｂにより、それぞれ１回線当たりの転送能力が
等しくなる場合は、以下の式が成り立つ。即ち、 １／（Ｔ・ｎ）＝１／（Ｔ＋（Ｑ／ｑ）・ｎ） （５） 従って、ＣＰＵ２２の選択手段２２Ｃは、データ転送量
Ｑが Ｑ≦（（ｎ−１）Ｔ・ｑ）／ｎ （６） の場合は常時監視手段２２Ｂを選択し、また、データ転
送量Ｑが Ｑ＞（（ｎ−１）Ｔ・ｑ）／ｎ （７） の場合は周期監視手段２２Ａを選択する。この結果、Ｄ
ＭＡ制御部２５に対し効率良くＤＭＡ転送を行わせるこ
とが可能になる。

【００２２】このように、ＤＭＡデータ転送量が所定値
以下の場合はＤＭＡ転送終了を常時監視する一方、ＤＭ
Ａデータ転送量が所定値より多い場合は周期監視を行う
といった、ＤＭＡデータ転送量に応じて動的にＤＭＡ転
送終了が監視できるように各監視手段を選択すること
で、効率良くＤＭＡ転送を行い、ＤＭＡ待ちによる処理
能力低下を防止することができる。なお、本実施形態で
は、ＤＭＡ制御部２５が主記憶装置２のデータを内部メ
モリ２４へ転送する場合の転送終了を監視する例につい
て説明したが、内部メモリ２４のデータを主記憶装置２
へ転送する際の転送終了監視にも同様に適用できる。即
ち、ＣＰＵ２２によって回線２７側から内部メモリ２４
にデータが転送されると、ＣＰＵ２２はＤＭＡ制御部２
５を起動して内部メモリ２４から主記憶装置２へこのデ
ータを転送させる。この場合、ＤＭＡ制御部２５のデー
タ転送終了は、上述と同様に、データ転送量に応じて何
れかの監視手段を選択する。

【００２３】

【発明の効果】以上説明したように本発明によれば、主
記憶装置と内部メモリ間でデータ転送を行うＤＭＡ制御
部のデータ転送の終了をこのＤＭＡ制御部により転送さ
れるデータの転送量に応じて監視するようにしたので、
ＤＭＡ転送の待ち合わせ時間が長くなるような事態、及
びＤＭＡ転送の処理周期が長くなるような事態を的確に
回避できる。また、ＤＭＡ制御部により転送されるデー
タ転送量が所定量より少ない場合はその転送終了を常時
監視する一方、データ転送量が所定量以上の場合はその
転送終了を周期監視するようにしたので、ＤＭＡ制御部
のデータ転送効率を向上できる。

【図面の簡単な説明】

【図１】 本発明を適用した装置の一実施形態を示すブ
ロック図である。

【図２】 上記装置におけるＤＭＡデータ転送終了の監
視タイミングを示すタイムチャートである。

【図３】 従来装置の構成を示すブロック図である。

【図４】 従来装置においてＤＭＡデータ転送終了を周
期監視する場合のタイミングを示すタイムチャートであ
る。

【図５】 従来装置においてＤＭＡデータ転送終了を常
時監視する場合のタイミングを示すタイムチャートであ
る。

【符号の説明】

１２…主記憶装置、１３1 〜１３n …入出力装置、２２
…ＣＰＵ、２２Ａ…周期監視手段、２２Ｂ…常時監視手
段、２２Ｃ…選択手段、２４…内部メモリ、２５…ＤＭ
Ａ制御部、２７0 〜２７n …回線。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 中央処理装置と、主記憶装置と、システ
   ムバスを介し前記中央処理装置及び主記憶装置に接続さ
   れる複数の入出力装置とからなり、各入出力装置には、
   複数の回線と、内部メモリと、内部メモリと各回線との
   間でデータ転送を行うＣＰＵと、ＣＰＵにより起動され
   主記憶装置と内部メモリとの間でデータの転送を行うＤ
   ＭＡ制御部とを備え、前記主記憶装置と各回線間でデー
   タの転送を行うデータ伝送装置において、 前記ＤＭＡ制御部のデータ転送の終了をこのＤＭＡ制御
   部により転送されるデータの転送量に応じて監視する監
   視手段を前記ＣＰＵに設け、データ転送量に応じて動的
   に前記ＤＭＡ制御部のデータ転送の終了を監視すること
   を特徴とするＤＭＡデータ転送制御方式。
2. 【請求項２】 請求項１記載のＤＭＡデータ転送制御方
   式において、 前記監視手段として、選択手段と、ＤＭＡ制御部のデー
   タ転送終了を常時監視する常時監視手段と、ＤＭＡ制御
   部のデータ転送終了を周期的に監視する周期監視手段と
   を設け、前記選択手段は、ＤＭＡ制御部により転送され
   るデータ転送量が所定量より少ない場合は前記常時監視
   手段を選択し、前記データ転送量が所定量以上の場合は
   前記周期監視手段を選択するようにしたことを特徴とす
   るＤＭＡデータ転送制御方式。