JPS62159923A - エンフアシス回路装置 - Google Patents
エンフアシス回路装置Info
- Publication number
- JPS62159923A JPS62159923A JP164186A JP164186A JPS62159923A JP S62159923 A JPS62159923 A JP S62159923A JP 164186 A JP164186 A JP 164186A JP 164186 A JP164186 A JP 164186A JP S62159923 A JPS62159923 A JP S62159923A
- Authority
- JP
- Japan
- Prior art keywords
- emphasis circuit
- frequency
- circuit
- low
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は例えばＦＭ伝送系に使用されるプリエンファシ
ス回路装置及びディエンファシス回路装置のエンファシ
ス回路装置に関する。
ス回路装置及びディエンファシス回路装置のエンファシ
ス回路装置に関する。
本発明は例えばＦＭ伝送系に使用される二ン７アシス回
路装置に於いて、トランスバーサルフイルタによる中高
域のリニアフェイズエンファシス回路と低域エンファシ
ス回路とを縦続接続することＫよシ少タップ数のトラン
スバーサルフイルタで、中心周波数が低い広帯域の位相
が比較的リニアな特性のエンファシス回路装置を得る様
にしたものである。
路装置に於いて、トランスバーサルフイルタによる中高
域のリニアフェイズエンファシス回路と低域エンファシ
ス回路とを縦続接続することＫよシ少タップ数のトラン
スバーサルフイルタで、中心周波数が低い広帯域の位相
が比較的リニアな特性のエンファシス回路装置を得る様
にしたものである。
一般に衛星放送等のＦＭ伝送系に於いては中心周波数の
低い位相リニアな特性の広帯域のプリエンファシス回路
装置及びディエンファシス回路装置を必要としている。
低い位相リニアな特性の広帯域のプリエンファシス回路
装置及びディエンファシス回路装置を必要としている。
斯る中心周波数の低い位相リニアな特性の広帯域のプリ
エンファシス回路装置及びディエンファシス回路装置を
トランスバーサルフイルタで構成することが考えられる
が、これをトランスバーサルフイルタで構成したときに
はタップ数を数１０タップと比較的多く必要とし、それ
だけ構成が複雑となシ、大形化する不都合があった。
エンファシス回路装置及びディエンファシス回路装置を
トランスバーサルフイルタで構成することが考えられる
が、これをトランスバーサルフイルタで構成したときに
はタップ数を数１０タップと比較的多く必要とし、それ
だけ構成が複雑となシ、大形化する不都合があった。
本発明は斯る点に鑑み少タップ数のトランスパーサルフ
ィルタで中心周波数が低い、位相リニアな特性のエンフ
ァシス回路装置を得ることを目的とする。
ィルタで中心周波数が低い、位相リニアな特性のエンフ
ァシス回路装置を得ることを目的とする。
本発明エンファシス回路装置は第１図及び第２図に示す
如くトランスバーサルフイルタによる中高域のリニアフ
ェイズエンファシス回路（１） 、 （３１ト低域エン
ファシス回路（２）、 （４）とを縦続接続したもので
ある。
如くトランスバーサルフイルタによる中高域のリニアフ
ェイズエンファシス回路（１） 、 （３１ト低域エン
ファシス回路（２）、 （４）とを縦続接続したもので
ある。
本発明に依ればトランスバーサルフイルタによる中高域
のリニアフェイズエンファシス回路（１）。
のリニアフェイズエンファシス回路（１）。
（３）と低域エンファシス回路（２） 、 （４）とを
縦続接続したので中心周波数の低い広帯域の位相が比較
的リニアな特性のエンファシス回路装置を得ることがで
きると共に中高域のリニアフェイズエンファシス回路の
トランスバーサルフイルタを使用しているので、このタ
ップ数を例えば７タツプと比較的少なくでき、それだけ
回路構成を簡単とすることができ且つ小形化することが
できる。
縦続接続したので中心周波数の低い広帯域の位相が比較
的リニアな特性のエンファシス回路装置を得ることがで
きると共に中高域のリニアフェイズエンファシス回路の
トランスバーサルフイルタを使用しているので、このタ
ップ数を例えば７タツプと比較的少なくでき、それだけ
回路構成を簡単とすることができ且つ小形化することが
できる。
以下第１図を参照しながら本発明エンファシス回路装置
をツリエンファシス回路装置に適用した例につき説明し
よう。
をツリエンファシス回路装置に適用した例につき説明し
よう。
第１図に於いて、（５）は伝送しようとする信号が供給
される信号入力端子を示し、この入力端子（５）に供給
される信号を演算増幅回路（２ａ）よシ成る例えば第３
図Ａに示す如き中心周波数が数１００ ｋＨｚのゲイン
−周波数特性の低域プリエンファシス回路（２）に供給
する。この低域プリエンファシス回路（２）は一般に周
知のものであシ、抵抗器Ｒ１，Ｒ２・・・・・・Ｒ６の
抵抗値及びコンデンサｃ１１ Ｃ２の容量値を選定する
ことによりゲイン−周波数特性を変更することができる
。この低域プリエンファシス回路（２）の出力側をトラ
ンスバーサルフイルタによる例えば第３図Ｂに示す如き
中心周波数がＩＭＨｚのゲイン−周波数特性の中高域の
りニアフェイズプリエンファシス回路（１）を介して出
力端子（６）に接続する。
される信号入力端子を示し、この入力端子（５）に供給
される信号を演算増幅回路（２ａ）よシ成る例えば第３
図Ａに示す如き中心周波数が数１００ ｋＨｚのゲイン
−周波数特性の低域プリエンファシス回路（２）に供給
する。この低域プリエンファシス回路（２）は一般に周
知のものであシ、抵抗器Ｒ１，Ｒ２・・・・・・Ｒ６の
抵抗値及びコンデンサｃ１１ Ｃ２の容量値を選定する
ことによりゲイン−周波数特性を変更することができる
。この低域プリエンファシス回路（２）の出力側をトラ
ンスバーサルフイルタによる例えば第３図Ｂに示す如き
中心周波数がＩＭＨｚのゲイン−周波数特性の中高域の
りニアフェイズプリエンファシス回路（１）を介して出
力端子（６）に接続する。
即ち低域プリエンファシス回路（２）及びトランスバー
サルフイルタによる中高域のりニアフェイズプリエンフ
ァシス回路（１）を縦続接続する。この本例ニヨルトラ
ンスノセーサルフィルタによる中高域のりニアフェイズ
プリエンファシス回路（ＩＨｄ？タップの対称形トラン
スバーサルフイルタで構成し、このプリエンファシスの
ゲイン−周波数特性を第３図Ｂに示す如く中心周波数を
ＩＭＨｚとする。この第１図に於いて（ｌａ） 、 （
ｌｂ）・・・・・・（１ｆ）は夫々遅延回路、（１ｇ）
は加算回路、”Ｏｒ ａｌ ｔ Ｒ２１Ｒ３は夫々重み
付は係数である。この場合この係数ａ□ 、 ａｌ 。
サルフイルタによる中高域のりニアフェイズプリエンフ
ァシス回路（１）を縦続接続する。この本例ニヨルトラ
ンスノセーサルフィルタによる中高域のりニアフェイズ
プリエンファシス回路（ＩＨｄ？タップの対称形トラン
スバーサルフイルタで構成し、このプリエンファシスの
ゲイン−周波数特性を第３図Ｂに示す如く中心周波数を
ＩＭＨｚとする。この第１図に於いて（ｌａ） 、 （
ｌｂ）・・・・・・（１ｆ）は夫々遅延回路、（１ｇ）
は加算回路、”Ｏｒ ａｌ ｔ Ｒ２１Ｒ３は夫々重み
付は係数である。この場合この係数ａ□ 、 ａｌ 。
Ｒ２、Ｒ３を選定することによシ第３図Ｂに示す如きゲ
イン−周波数特性を得ることができる。
イン−周波数特性を得ることができる。
本例に於いては第３図Ａに示す如き中心周波数が数１０
０ ｋＨｚと低いゲイン−周波数特性の低域プリエンフ
ァシス回路（２）と第３図Ｂに示す如きダイン−周波数
特性のトランスバーサルフイルタによる中高域のりニア
７工イズプリエンフアシス回路（１）とを縦続接続して
いるので、本例に依れば第３図Ｃに示す如き中心周波数
が数１００ｋＨｚと低い広帯域の目的とするゲイン−周
波数特性のプリエンファシス回路装置を得ることができ
る。この場合低域プリエンファシス回路（２）の位相は
リニアでないので、総合特性のプリエンファシスの位相
もリニアではないが、もともと位相リニアにすることの
目的であるプリシュートとオーバーシュートとのピーク
値を等しくすることはほぼ実現しているので、この位相
は比較的リニアとなる。これにつき第４図（計算機シミ
ュレーションによシ出した波形）を参照して説明するに
、例えば第４図Ａに示す如きステップ信号が入力端子（
５）に供給されたとする。この場合このステップ信号を
トランスバーサルフイルタよシ成る中高域プリエンファ
シス回路（１）のみを通した波形は第４図Ｂに示す如く
プリシュート及びオー・々−シュートの対称なものとな
る。またこのステップ信号を低域プリエンファシス回路
（２）のみを通した波形は第４図Ｃに示す如く小さいオ
ーツマーシュートのみを発生する非対称な波形となるが
、とのオーツマーシュートは低域プリエンファシスによ
るものであシ、ピークはステップのニップから離れたと
ころに生じている。従ってこのトランスノセーサルフィ
ルタより成る中高域プリエンファシス回路（１）とこの
低域プリエンフアシス回路（２）の両方を通した波形は
第４図りに示す如く低域プリエンファシス回路（２）が
位相ノンリニアであるためにオーツモーシュートが尾を
引いた様になるが、プリシュートのピーク値とオーツモ
ーシュート当のピーク値は略等しくなる。
０ ｋＨｚと低いゲイン−周波数特性の低域プリエンフ
ァシス回路（２）と第３図Ｂに示す如きダイン−周波数
特性のトランスバーサルフイルタによる中高域のりニア
７工イズプリエンフアシス回路（１）とを縦続接続して
いるので、本例に依れば第３図Ｃに示す如き中心周波数
が数１００ｋＨｚと低い広帯域の目的とするゲイン−周
波数特性のプリエンファシス回路装置を得ることができ
る。この場合低域プリエンファシス回路（２）の位相は
リニアでないので、総合特性のプリエンファシスの位相
もリニアではないが、もともと位相リニアにすることの
目的であるプリシュートとオーバーシュートとのピーク
値を等しくすることはほぼ実現しているので、この位相
は比較的リニアとなる。これにつき第４図（計算機シミ
ュレーションによシ出した波形）を参照して説明するに
、例えば第４図Ａに示す如きステップ信号が入力端子（
５）に供給されたとする。この場合このステップ信号を
トランスバーサルフイルタよシ成る中高域プリエンファ
シス回路（１）のみを通した波形は第４図Ｂに示す如く
プリシュート及びオー・々−シュートの対称なものとな
る。またこのステップ信号を低域プリエンファシス回路
（２）のみを通した波形は第４図Ｃに示す如く小さいオ
ーツマーシュートのみを発生する非対称な波形となるが
、とのオーツマーシュートは低域プリエンファシスによ
るものであシ、ピークはステップのニップから離れたと
ころに生じている。従ってこのトランスノセーサルフィ
ルタより成る中高域プリエンファシス回路（１）とこの
低域プリエンフアシス回路（２）の両方を通した波形は
第４図りに示す如く低域プリエンファシス回路（２）が
位相ノンリニアであるためにオーツモーシュートが尾を
引いた様になるが、プリシュートのピーク値とオーツモ
ーシュート当のピーク値は略等しくなる。
以上述べた如く本例に依れば少タップ数例えば７タツプ
のトランスバーサルフイルタを使用して中心周波数が例
えば数１００ ｋＨｚと低い広帯域の位相が比較的リニ
アな特性のツリエンファシス回路装置を得ることができ
る。
のトランスバーサルフイルタを使用して中心周波数が例
えば数１００ ｋＨｚと低い広帯域の位相が比較的リニ
アな特性のツリエンファシス回路装置を得ることができ
る。
また第２図は本発明に依るディエンファシス回路装置の
例であり、（７）は第１図に示す如きプリエンファシス
回路装置によりプリエンファシスされた伝送信号が供給
される信号入力端子を示し、この信号入力端子（７）に
供給される信号を演算増幅回路（４ａ）より成る中心周
波数が数１００ ｋＨｚのディン−周波数特性の低域デ
ィエンファシス回路（４）に供給する。この低域ディエ
ンファシス回路（４）は低域プリエンファシス回路（２
）とは逆回路に構成し、この低域ツリエンファシス回路
（２）と低域ディエンファシス回路（４）とのオーツ々
−オ・−ル特性をケ゛イン及び位相を共にフラットとす
るを可とする。この低域ディエンファシス回路（４）の
出力側をトランスバーサルフイルタによる例えば第３図
Ｂに示す如き特性とは逆特性の中心周波数がＩ ＭＨｚ
のダイン−周波数特性の中高域のりニアフェイズディエ
ンファシス回路（３）を介して出力端子（８）に接続す
る。即ち低域ディエンファシス回路（４）とトランスバ
ーサルフイルタよ構成る中高域のりニアフェイズディエ
ンファシス回路（３）とを縦続接続する。この本例によ
るトランスバーサルフイルタによる中高域のりニアフェ
イズディエンファシス回路（３）は７タツプの対称形ト
ランスパ−サルフィルタで構成し、このディエンファシ
スのダイン−周波数特性を第３図Ｂに示す特性とは逆特
性で中心周波数をＩＭＨｚとする。この第２図に於いて
（３ａ） 、 （３ｂ）・・・・・・（３ｆ）は夫々遅
延回路、（３ｇ）は加算回路、ｂｏ、ｂｌ、ｂ２゜ｂ３
は夫々重み付は係数である。この係数ｂｏ、ｂ１゜ｂ２
．ｂ３を選定することにより第３図Ｂに示す特性とは逆
特性のゲイン−周波数特性を得ることができる。この場
合トランスパ−サルフィルタによるツリエンファシス回
路（１）及びディエンファシス回路（３）の位相は夫々
リニアであるのでオーツ々−オールのダイン特性は略フ
ラットとなる。斯る第２図例に於いては中心周波数が数
１００ ｋＨｚと低い広帯域の目的とするディエンファ
シスのゲイン−周波数特性のディエンファシス回路装置
を得ることができる。この第２図に於いてもツリエンフ
ァシスとディエンファシスとの相違はあるが第１図例と
同様の作用効果が得られることは容易に理解できよう。
例であり、（７）は第１図に示す如きプリエンファシス
回路装置によりプリエンファシスされた伝送信号が供給
される信号入力端子を示し、この信号入力端子（７）に
供給される信号を演算増幅回路（４ａ）より成る中心周
波数が数１００ ｋＨｚのディン−周波数特性の低域デ
ィエンファシス回路（４）に供給する。この低域ディエ
ンファシス回路（４）は低域プリエンファシス回路（２
）とは逆回路に構成し、この低域ツリエンファシス回路
（２）と低域ディエンファシス回路（４）とのオーツ々
−オ・−ル特性をケ゛イン及び位相を共にフラットとす
るを可とする。この低域ディエンファシス回路（４）の
出力側をトランスバーサルフイルタによる例えば第３図
Ｂに示す如き特性とは逆特性の中心周波数がＩ ＭＨｚ
のダイン−周波数特性の中高域のりニアフェイズディエ
ンファシス回路（３）を介して出力端子（８）に接続す
る。即ち低域ディエンファシス回路（４）とトランスバ
ーサルフイルタよ構成る中高域のりニアフェイズディエ
ンファシス回路（３）とを縦続接続する。この本例によ
るトランスバーサルフイルタによる中高域のりニアフェ
イズディエンファシス回路（３）は７タツプの対称形ト
ランスパ−サルフィルタで構成し、このディエンファシ
スのダイン−周波数特性を第３図Ｂに示す特性とは逆特
性で中心周波数をＩＭＨｚとする。この第２図に於いて
（３ａ） 、 （３ｂ）・・・・・・（３ｆ）は夫々遅
延回路、（３ｇ）は加算回路、ｂｏ、ｂｌ、ｂ２゜ｂ３
は夫々重み付は係数である。この係数ｂｏ、ｂ１゜ｂ２
．ｂ３を選定することにより第３図Ｂに示す特性とは逆
特性のゲイン−周波数特性を得ることができる。この場
合トランスパ−サルフィルタによるツリエンファシス回
路（１）及びディエンファシス回路（３）の位相は夫々
リニアであるのでオーツ々−オールのダイン特性は略フ
ラットとなる。斯る第２図例に於いては中心周波数が数
１００ ｋＨｚと低い広帯域の目的とするディエンファ
シスのゲイン−周波数特性のディエンファシス回路装置
を得ることができる。この第２図に於いてもツリエンフ
ァシスとディエンファシスとの相違はあるが第１図例と
同様の作用効果が得られることは容易に理解できよう。
尚本発明は上述実施例に限らず、本発明の要旨を逸脱す
ることなくその他種々の構成が取り得ることは勿論であ
る。
ることなくその他種々の構成が取り得ることは勿論であ
る。
本発明に依ればトランスバーサルフイルタによ数の低い
例えば数１００ ｋＨｚの広帯域の位相が比較的リニア
な特性のエンファシス回路装置を得ることができる利益
があると共に中高域のリニアフェイズエンファシス回路
のトランスバーサルフイルタを使用しているので、この
トランスバーサルフイルタとしてはタップ数の少ない例
えば７タツプで構成でき、それだけ回路構成を簡単とで
き、且つ小形化できる利益がある。
例えば数１００ ｋＨｚの広帯域の位相が比較的リニア
な特性のエンファシス回路装置を得ることができる利益
があると共に中高域のリニアフェイズエンファシス回路
のトランスバーサルフイルタを使用しているので、この
トランスバーサルフイルタとしてはタップ数の少ない例
えば７タツプで構成でき、それだけ回路構成を簡単とで
き、且つ小形化できる利益がある。
第１Ｑａ？Ｅ発明エンファシス回路装置の一実施例を示
す構成図、第２図は本発明の他の実施例を示す構成図、
第３図及び第４図は夫々本発明の説明に供する線図であ
る。 （１）はトランスバーサルフイルタによる中高域のりニ
アフェイズプリエンファシス回路、（２）は低域プリエ
ンファシス回路、（３）はトランスパーサルフィルタに
よる中高域ディエンファシス回路、（４）は低域ディエ
ンファシス回路である。
す構成図、第２図は本発明の他の実施例を示す構成図、
第３図及び第４図は夫々本発明の説明に供する線図であ
る。 （１）はトランスバーサルフイルタによる中高域のりニ
アフェイズプリエンファシス回路、（２）は低域プリエ
ンファシス回路、（３）はトランスパーサルフィルタに
よる中高域ディエンファシス回路、（４）は低域ディエ
ンファシス回路である。
Claims (1)
- トランスバーサルフイルタによる中高域のリニアフエイ
ズエンフアシス回路と低域エンフアシス回路とを縦続接
続したことを特徴とするエンフアシス回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP164186A JPS62159923A (ja) | 1986-01-08 | 1986-01-08 | エンフアシス回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP164186A JPS62159923A (ja) | 1986-01-08 | 1986-01-08 | エンフアシス回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159923A true JPS62159923A (ja) | 1987-07-15 |
Family
ID=11507150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP164186A Pending JPS62159923A (ja) | 1986-01-08 | 1986-01-08 | エンフアシス回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159923A (ja) |
-
1986
- 1986-01-08 JP JP164186A patent/JPS62159923A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4137510A (en) | Frequency band dividing filter | |
| US3755749A (en) | Sound reenforcement equalization system | |
| US5714918A (en) | Equalizer for digitized signals | |
| US4700389A (en) | Stereo sound field enlarging circuit | |
| JPH0626298B2 (ja) | サブバンド符号装置のフィルタ装置 | |
| JP3906533B2 (ja) | 擬似ステレオ回路 | |
| US4238744A (en) | Frequency band dividing filter using delay-line filter | |
| CA1290255C (en) | Variable preemphasis/deemphasis network | |
| JPH04245807A (ja) | フィルタ装置 | |
| JPS62159923A (ja) | エンフアシス回路装置 | |
| US4635119A (en) | Integrated circuit of a digital filter for the luminance channel of a color-television receiver | |
| JP2509165B2 (ja) | オ−ルパスフイルタ | |
| JPS639683B2 (ja) | ||
| JPH04200008A (ja) | アクティブ・フィルタ回路 | |
| JPH0230909Y2 (ja) | ||
| JPH0766657A (ja) | 遅延等価回路 | |
| JPS6349937Y2 (ja) | ||
| JP2656647B2 (ja) | 信号処理方法とその装置 | |
| JP3106918B2 (ja) | 低域通過フィルタ回路 | |
| JPH0447487B2 (ja) | ||
| JPH0879569A (ja) | フィルタ回路 | |
| JPH02172311A (ja) | 帯域通過フィルタ装置 | |
| JPS5923484B2 (ja) | ト−ン・コントロ−ル回路 | |
| JPH0328587Y2 (ja) | ||
| JPH0328588Y2 (ja) |