JPS62159906A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS62159906A JPS62159906A JP61304041A JP30404186A JPS62159906A JP S62159906 A JPS62159906 A JP S62159906A JP 61304041 A JP61304041 A JP 61304041A JP 30404186 A JP30404186 A JP 30404186A JP S62159906 A JPS62159906 A JP S62159906A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- differential amplifier
- conduction
- amplifier according
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45713—Controlling the active amplifying circuit of the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、差動入力で作動し、電界効果トランジスタを
用いる形式の電子増幅器に関する。
用いる形式の電子増幅器に関する。
発明の技術的背景
差動入力増幅器は、種々の形式の電子回路の段として広
く使用されており、特に、信号歪が次第に明らかになる
ような高い周波数において使用される。相補型金属酸化
シリコン（ＣＭＯ８）を用いた技術内で実行される回路
にとって、典型的な差動人力段は、電流源へ接続された
通常の電源を備えた２つのトランジスタにより形成され
る。制御電極即ち装置のゲートは、それぞれ反転及び非
反転の入力ノードを形成する。一方、ドレンは、それぞ
れ反転及び非反転の出力ノードを形成する。
く使用されており、特に、信号歪が次第に明らかになる
ような高い周波数において使用される。相補型金属酸化
シリコン（ＣＭＯ８）を用いた技術内で実行される回路
にとって、典型的な差動人力段は、電流源へ接続された
通常の電源を備えた２つのトランジスタにより形成され
る。制御電極即ち装置のゲートは、それぞれ反転及び非
反転の入力ノードを形成する。一方、ドレンは、それぞ
れ反転及び非反転の出力ノードを形成する。
出力ノードは、通常、第２の差動増幅器段への１対の信
号を供給することになる。可聴範囲以上の周波数におい
ては、ＣＭＯ８差動入力段は、コモンモードの伝送と電
源ノイズの結合から著しい影響を受ける。
号を供給することになる。可聴範囲以上の周波数におい
ては、ＣＭＯ８差動入力段は、コモンモードの伝送と電
源ノイズの結合から著しい影響を受ける。
発明の概要
、 本発明によれば、第１の電流源に一端の導通路が
接続された１次差動トランジスタ対を有すＣＭＯ８差動
増幅器入力回路が、第２の電流源と基準電位との間に並
列に接続されたトランジスタよシなる２次差動トランジ
スタ対を備えている。１次差動トランジスタ間のバルク
（ｂｕｌｋ ） ＩＪ域は、全て一所に２次差動トラ
ンジスタの電源へ接続されている。この構成により、差
動増幅器段のコモンモード除去（Ｃｏｍｍｏｎ Ｍｏｄ
ｅ Ｒｅｊｅｃｔｉｏｎ ）は、１次差動トランジスタ
のバルク領域の充電が、それらの信号導通路へ接続され
るリードを介してなされない、という点において改良さ
れる。
接続された１次差動トランジスタ対を有すＣＭＯ８差動
増幅器入力回路が、第２の電流源と基準電位との間に並
列に接続されたトランジスタよシなる２次差動トランジ
スタ対を備えている。１次差動トランジスタ間のバルク
（ｂｕｌｋ ） ＩＪ域は、全て一所に２次差動トラ
ンジスタの電源へ接続されている。この構成により、差
動増幅器段のコモンモード除去（Ｃｏｍｍｏｎ Ｍｏｄ
ｅ Ｒｅｊｅｃｔｉｏｎ ）は、１次差動トランジスタ
のバルク領域の充電が、それらの信号導通路へ接続され
るリードを介してなされない、という点において改良さ
れる。
これは、コモン駆動バルク充電電流から１次出力を効果
的に絶縁することになる。典型的なケースであるように
、１次入力差動トランジスタ対が、Ｎ（またはＰ）物質
の基板上に位置するＰ（またはＮ）物質のタブ（ｔａｂ
）内忙形成されている場合、この構成は、電源ノイズ
がタブと基板との間の容量を介して信号路へ結合される
ことを減じているという点忙おいて更に有利である。
的に絶縁することになる。典型的なケースであるように
、１次入力差動トランジスタ対が、Ｎ（またはＰ）物質
の基板上に位置するＰ（またはＮ）物質のタブ（ｔａｂ
）内忙形成されている場合、この構成は、電源ノイズ
がタブと基板との間の容量を介して信号路へ結合される
ことを減じているという点忙おいて更に有利である。
詳細な説明
以下に説明する例において、全てのトランジスタはＮ−
伝導形伝導チャネルエンハンスメントＭＯ８装置である
。そのようなトランジスタの接続は、その伝導チャネル
、すなわちソース−ドレン間の接続による。接地電位を
、任意の適当な基準電位としてもよく、そして、必ずし
も実際の大地電位或は筐体電位とする必要は力い。
□第１図の差動入力回路１０は、従来構造
の（４〕 代表例を示す。これは、それぞれゲート１２．１４及び
ドレン１６．１８を備えた第１及び第２差動入カトラン
ジスタＭ１、Ｍ２ｅ含む。
伝導形伝導チャネルエンハンスメントＭＯ８装置である
。そのようなトランジスタの接続は、その伝導チャネル
、すなわちソース−ドレン間の接続による。接地電位を
、任意の適当な基準電位としてもよく、そして、必ずし
も実際の大地電位或は筐体電位とする必要は力い。
□第１図の差動入力回路１０は、従来構造
の（４〕 代表例を示す。これは、それぞれゲート１２．１４及び
ドレン１６．１８を備えた第１及び第２差動入カトラン
ジスタＭ１、Ｍ２ｅ含む。
それらのソースは、−所にソースノード２２として接続
されている。ソースノード２２は、次に電流源２４へ接
続されている。この電流源は、トランジスタＭ１、Ｍ２
ヘバイアス電流を供給する。トランジスタＭｌ、Ｍ２の
バルク領域は、−所にバルクノード２０として接続され
、そして、また、ソースノード２２へ接続されている。
されている。ソースノード２２は、次に電流源２４へ接
続されている。この電流源は、トランジスタＭ１、Ｍ２
ヘバイアス電流を供給する。トランジスタＭｌ、Ｍ２の
バルク領域は、−所にバルクノード２０として接続され
、そして、また、ソースノード２２へ接続されている。
バルクノード２０と正の電源電圧Ｖ＋との間に接続され
る見かけ上のコンデンサＣ１は、寄生容量を現わし、こ
れは、トランジスタＭ１とＭ２の内部に存在する。
る見かけ上のコンデンサＣ１は、寄生容量を現わし、こ
れは、トランジスタＭ１とＭ２の内部に存在する。
回路１０は、比較的高い信号周波数において重要なコモ
ンモード伝送を受けやすい。このような伝送が生ずる原
因は、ゲー“ト１２．１４上゛のコモンモード電圧に応
じてトランジスタＭ１及びＭ２のバルク領域が充電され
ることである。充電電流はソースノード２２から引き出
され、そしてこれによりトランジスタＭ１、Ｍ２の信号
通路へ結合される。回路１０は、寄生容量Ｃ１を介して
正の電源電圧ノードＶ十からのノイズ結合の影響をまた
受ける。この結合は、特に、可聴信号周波数以上におい
てやっかいになる。
ンモード伝送を受けやすい。このような伝送が生ずる原
因は、ゲー“ト１２．１４上゛のコモンモード電圧に応
じてトランジスタＭ１及びＭ２のバルク領域が充電され
ることである。充電電流はソースノード２２から引き出
され、そしてこれによりトランジスタＭ１、Ｍ２の信号
通路へ結合される。回路１０は、寄生容量Ｃ１を介して
正の電源電圧ノードＶ十からのノイズ結合の影響をまた
受ける。この結合は、特に、可聴信号周波数以上におい
てやっかいになる。
第２図の回路２６は、本発明に従う差動入力段の一実施
例である。第１図の回路と同様な素子に対応する、回路
２６の素子は同様な符号が付される。一対の２次差動分
離トランジスタＭ３及びＭ４は、それぞれ１次差動入力
トランジスタＭ１及びＭ２と共通のゲートを有するよう
に接続されている。４つの全てのトランジスタＭ１、Ｍ
２、Ｍ３、Ｍ４のバルク領域は一所に接続されており、
そして見かけ上の容量Ｃ２を介して正の電源電圧Ｖ＋へ
寄生的に結合されている。２次トランジスタＭ３、Ｍ４
のソースは、それらのバルクへ接続され、そして第２電
流源２８へ接続されている。一方、ドレンは、接地電位
へ接続されている。
例である。第１図の回路と同様な素子に対応する、回路
２６の素子は同様な符号が付される。一対の２次差動分
離トランジスタＭ３及びＭ４は、それぞれ１次差動入力
トランジスタＭ１及びＭ２と共通のゲートを有するよう
に接続されている。４つの全てのトランジスタＭ１、Ｍ
２、Ｍ３、Ｍ４のバルク領域は一所に接続されており、
そして見かけ上の容量Ｃ２を介して正の電源電圧Ｖ＋へ
寄生的に結合されている。２次トランジスタＭ３、Ｍ４
のソースは、それらのバルクへ接続され、そして第２電
流源２８へ接続されている。一方、ドレンは、接地電位
へ接続されている。
回路２６において、１次トランジスタＭ１、Ｍ２のバル
ク領域用の充電電流は信号路と関係がなく、そのかわり
、２次トランジスタＭ３、Ｍ４のソースから供給される
ので、コモンモード伝送が減少する。２次差動トランジ
スタＭ３、Ｍ４のバイアス電流及びＭ３、Ｍ４によって
占められる面積は、１次差動トランジスタＭ１、Ｍ２の
それらほど大きい必要はない。２次トランジスタＭ３、
Ｍ４は、１次トランジスタＭ１、Ｍ２の長さ一幅の割合
の半分だけとなるように設計される。そして、２次バイ
アス電流源２８は、１次電流源２４よりも小さい。これ
ら装置の適当外相対的な割合は、回路２６が使用される
べき特定の応用技術によって決定される。
ク領域用の充電電流は信号路と関係がなく、そのかわり
、２次トランジスタＭ３、Ｍ４のソースから供給される
ので、コモンモード伝送が減少する。２次差動トランジ
スタＭ３、Ｍ４のバイアス電流及びＭ３、Ｍ４によって
占められる面積は、１次差動トランジスタＭ１、Ｍ２の
それらほど大きい必要はない。２次トランジスタＭ３、
Ｍ４は、１次トランジスタＭ１、Ｍ２の長さ一幅の割合
の半分だけとなるように設計される。そして、２次バイ
アス電流源２８は、１次電流源２４よりも小さい。これ
ら装置の適当外相対的な割合は、回路２６が使用される
べき特定の応用技術によって決定される。
上記した回路２６は、Ｎ形導伝チャネル装置で実施され
たが、本発明の範囲内に完全に入る類似装置も、Ｐ形導
伝チャネル装置、または、いずれかの伝導チャネル伝導
形のディブレジョン（空乏）モード装置を用いて容易に
設計できる、ということが、当業者にとって自明である
。
たが、本発明の範囲内に完全に入る類似装置も、Ｐ形導
伝チャネル装置、または、いずれかの伝導チャネル伝導
形のディブレジョン（空乏）モード装置を用いて容易に
設計できる、ということが、当業者にとって自明である
。
第１図は、従来の差動入力回路（ｐＧ）の概略回路図；
第２図は、本発明の好ましい実施例に従った差動入力回
路の概略回路図である。 〔主要部分の符号の説明〕
路の概略回路図である。 〔主要部分の符号の説明〕
Claims (1)
- 【特許請求の範囲】 １、一端部が第１電流源へ接続された導伝路を有す第１
及び第２の電界効果トランジス タを備えた型の差動増幅器であつて、前記 第１及び第２のトランジスタの制御電極が それぞれ、第１及び第２の入力ノードであ り、そして、前記第１及び第２のトランジ スタの導伝路の他の端部が、それぞれ第１ 及び第２出力ノードである差動増幅器にお いて、 第３及び第４の電界効果トランジスタを 有し、このトランジスタは、一端部が前記 第１、第２、第３及び第４のトランジスタ のバルク領域と第２電流源とへ接続された 導伝路を有し、前記第３及び第４のトラン ジスタの制御電極がそれぞれ、前記第１及 び第２のトランジスタの制御電極へ接続さ れ、そして、前記第３及び第４のトランジ スタの導伝路の他の端部が共通の基準電圧 へ接続されていることを特徴とする差動増 幅器。 ２、特許請求の範囲第１項に記載の差動増幅器であつて
、前記第１及び第２のトランジ スタが同じ伝導チヤネル伝導形を有すこと を特徴とする差動増幅器。 ３、特許請求の範囲第２項に記載の差動増幅器であつて
、前記第３及び第４のトランジ スタが同じ伝導チヤネル伝導形を有すこと を特徴とする差動増幅器。 ４、特許請求の範囲第３項に記載の差動増幅器であつて
、前記第１及び第２のトランジ スタは実質的に同一の動作特性を有すこと を特徴とする差動増幅器。 ５、特許請求の範囲第４項に記載の差動増幅器であつて
、前記第３及び第４のトランジ スタは実質的に同一の動作特性を有すこと を特徴とする差動増幅器。 ６、特許請求の範囲第５項に記載の差動増幅器であつて
、前記第１、第２、第３及び第 ４のトランジスタは、Ｎ伝導形伝導チヤネ ルを備えたエンハンスメントモード形であ ることを特徴とする差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/814,199 US4638259A (en) | 1985-12-27 | 1985-12-27 | CMOS differential amplifier stage with bulk isolation |
| US814199 | 1985-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159906A true JPS62159906A (ja) | 1987-07-15 |
Family
ID=25214411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61304041A Pending JPS62159906A (ja) | 1985-12-27 | 1986-12-22 | 差動増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4638259A (ja) |
| EP (1) | EP0228216A3 (ja) |
| JP (1) | JPS62159906A (ja) |
| CA (1) | CA1238694A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859880A (en) * | 1988-06-16 | 1989-08-22 | International Business Machines Corporation | High speed CMOS differential driver |
| US5200637A (en) * | 1988-12-15 | 1993-04-06 | Kabushiki Kaisha Toshiba | MOS transistor and differential amplifier circuit with low offset |
| US6549073B1 (en) | 2001-12-21 | 2003-04-15 | Xerox Corporation | Operational amplifier with common mode gain control using impedance transport |
| US7064609B1 (en) | 2004-08-17 | 2006-06-20 | Ami Semiconductor, Inc. | High voltage, low-offset operational amplifier with rail-to-rail common mode input range in a digital CMOS process |
| US7568565B2 (en) * | 2004-08-17 | 2009-08-04 | Nes Technologies, Inc | Device, a system and a method for transferring vibrational energy |
| US7391262B2 (en) * | 2006-04-25 | 2008-06-24 | Texas Instruments Incorporated | Circuit and method for driving bulk capacitance of amplifier input transistors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961279A (en) * | 1975-01-29 | 1976-06-01 | National Semiconductor Corporation | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors |
| US4345213A (en) * | 1980-02-28 | 1982-08-17 | Rca Corporation | Differential-input amplifier circuitry with increased common-mode _voltage range |
-
1985
- 1985-12-27 US US06/814,199 patent/US4638259A/en not_active Expired - Lifetime
-
1986
- 1986-11-28 CA CA000524164A patent/CA1238694A/en not_active Expired
- 1986-12-10 EP EP86309642A patent/EP0228216A3/en not_active Withdrawn
- 1986-12-22 JP JP61304041A patent/JPS62159906A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0228216A2 (en) | 1987-07-08 |
| CA1238694A (en) | 1988-06-28 |
| EP0228216A3 (en) | 1988-11-23 |
| US4638259A (en) | 1987-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554515A (en) | CMOS Operational amplifier | |
| US4518926A (en) | Gate-coupled field-effect transistor pair amplifier | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JPH0616571B2 (ja) | 電流増幅装置 | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
| JPH0629826A (ja) | レベル変換回路 | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| US4658219A (en) | Folded cascode field-effect transistor amplifier with increased gain | |
| JPS62159906A (ja) | 差動増幅器 | |
| CA1259672A (en) | Differential input stage for differential line receivers and operational amplifiers | |
| JPS62109428A (ja) | 温度補償つき論理ゲ−ト | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| JPS6250001B2 (ja) | ||
| JP2503926B2 (ja) | 増幅回路 | |
| JPS5823010B2 (ja) | 差動増幅装置 | |
| CA1180773A (en) | Differential amplifier with differential to single- ended conversion function | |
| JP3272272B2 (ja) | 半導体集積回路の製造方法 | |
| US6064263A (en) | DTCMOS differential amplifier | |
| JPS61248608A (ja) | 差動増幅器 | |
| US6559700B2 (en) | Semiconductor integrated circuit | |
| JP2504270B2 (ja) | 演算増幅器 | |
| JPH01137807A (ja) | ドレイン・ソース電圧を制御する回路 | |
| JPS6268308A (ja) | Ｍｏｓ増幅出力回路 | |
| JPH0324809B2 (ja) |