JPS62158349A - プラグインパツケ−ジの製法 - Google Patents

プラグインパツケ−ジの製法

Info

Publication number
JPS62158349A
JPS62158349A JP29855685A JP29855685A JPS62158349A JP S62158349 A JPS62158349 A JP S62158349A JP 29855685 A JP29855685 A JP 29855685A JP 29855685 A JP29855685 A JP 29855685A JP S62158349 A JPS62158349 A JP S62158349A
Authority
JP
Japan
Prior art keywords
input
output pins
substrate
holes
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29855685A
Other languages
English (en)
Inventor
Koichiro Nomoto
野元　浩一郎
Hirobumi Kinoshita
博文 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP29855685A priority Critical patent/JPS62158349A/ja
Publication of JPS62158349A publication Critical patent/JPS62158349A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はプリント配線回路が形成されたプラスチック基
板に入出力ピンを格子状に植設し、該基板上に半導体素
子を搭載してこれを封止するようにしたプラグインパッ
ケージの製法であって、詳細には入出力ピンと基板との
固定方法に関するものである。
（従来の技術） プラグインパッケージとしては従来、セラミック基板が
その高信頼性の故に多（使われてきた。
しかし、セラミック基板はそれ自体が脆い、加工性が悪
い、製造上の寸法安定性に劣る、比重が大である、誘電
率が大きい、導体抵抗が大きい、高価である等の理由か
ら、近時はプラスチック基板（ＰＣＢ）が俄に注目され
始めた。
（発明が解決しようとする問題点） 従来、このようなパッケージにおける入出力ピンの固定
はスルーホールに対して入出力ピンを嵌入する方法又は
半田付、銀ロウ付けする等の方法がとられている。プラ
スチック基板においてはそれ自体柔軟で弾力性があるこ
とを生かし、入出力ピンの嵌入部を偏平状となし、この
一部をスルーホール穴径より大きくし、圧入する事によ
って固定する方法が提案されている。しかしながら、単
に入出力ピンの一部径をスルーホール径より大とした扁
平状ピンを圧入するのみでは基板の圧入開始側が入出力
ピンによって大きく広げられ入出力ピンの充分なピン固
定強度を得ることができない。
また、従来の半田付けによる固定では、後工程としてフ
ラックスの洗浄が必要となり製造工程が煩雑となる。し
かも、パッケージをマザーボードに半田フローで接合す
る際に加熱により半田が再溶融して作業時にピンの揺れ
や抜は等が発生し易い、そのため高融点の半田が用いら
れているが、プラスチック基板においては基板等に熱劣
化を及ぼす虞れがあった。また、銀ロウ付による固定で
は使用温度が更に高温であるためプラスチック基板のパ
フケージには適用できない。
（問題点を解決するための手段） 本発明者等は上記現状に鑑み鋭意研究の結果、プラスチ
ック基板に設けられたスルーホール内に入出力ピンを挿
入し、しかる後前記入出力ピンに圧力を印加して、スル
ーホール内の入出力ピンの全周外径をスルーホールの内
径より１〜１５χ大となるよう変形させることにより優
れた固定強度が得られ、しかも製造工程も簡略化される
高信頼性のあるプラグインパッケージが得られることを
知見した。
したがって、本発明においては信頼性の高いピン固定強
度を有するプラスチック基板からなる半導体搭載用プラ
グインパッケージを安価に得るための製法を提供するも
のである。
本発明のプラグインパッケージの製法は、プリント配線
回路が形成されたプラスチック基板に人出力ピンを格子
状に植設し、該基板上に半導体素子を搭載してこれを封
止するようにしたパッケージの製法において、前記基板
のスルーホール内に入出力ピンを挿入すると共に、該入
出力ピンに圧力を印加し、スルーホール内の入出力ピン
の全周外径をスルーホールの内径より１〜１５χ大とな
るように変形させることを特徴とするものである。
（実施例） 本発明におけるプラグインパッケージの製法を第１図に
基づき説明する。
第１図（Ａ）工程では表裏全面に銅箔Ｘ、Ｘが形成され
たプラスチック基板ｌに入出力ピンを植設するためのス
ルーホール２　・・が形成され、基板１の中央部に半導
体素子を搭載するためのキャビティー３をザグリ加工に
より形成する。また前記スルーホール２・・にスルーホ
ールメッキ４　・・　（金メッキ）が施しである。この
ような基板１を第１図（Ｂ）工程において銅箔Ｘ、ｘを
エツチング加工し、プリント配線回路５を形成する。こ
の時、スルーホール２　・・の表裏面にプリント配線回
路に連続し、かつスルーホールメッキ４　・・と導通ず
るランド部６　・・が形成される。また、基板１のキャ
ビティー３が形成されている位置の裏面側にはキャビテ
ィー３内に湿気が浸入しないようにエツチング加工時に
銅箔を残して防湿部７としている。
次に、第１図（Ｃ）工程において、前記基板１のランド
部６、キャビティー３周囲の回路パターン８、キャビテ
ィー内部を除く全ての基板面にソルダーレジスト９を形
成し、さらに残りのランド部６、回路パターン８及びキ
ャビティー３内に金メッキｌＯが施されている。
第１図（Ｄ）工程において、前記入出力ピン１１・・を
基板１のスルーホール２・・内に挿入するとともに該入
出力ピン１１・・に圧力を印加して変形させ、基板１に
固定する。この固定の工程については第２図に基づき後
述する。
さらに、第１図（Ｅ）工程において、前記基板１のキャ
ビティー３内に半導体素子１２を搭載し、この上部に蓋
体１３を接着剤１４を介して接着し、半導体素子１２を
封止するようにしている。
次に、前記第１図（Ｄ）工程で述べた入出力ピン１１を
基板１に固定する工程について、第２図（Ａ）〜（Ｃ）
に基づき更に詳細に説明する。
第２図（Ａ）工程において入出力ピン１１・・・を基板
１のスルーホール２　・・・に挿入する。この際、入出
力ピン１１・・の外径はスルーホール２　・・の内径と
同一もしくは若干小となしである。次に、第２図（Ｂ）
工程において入出力ピン１１・・・と基板１とを固定部
材１５を介して基板下部から固定して先ず入出力ピン１
１・・・の上部を基板表面側で押圧する。次に、第２図
（Ｃ）工程において、入出力ピン１１上部を押圧した状
態で第２チヤツク１６で締付けたまま上方へ押圧するこ
とによりスルーホール２　・・内の入出力ピン１１の外
径をスルーホール２　・・の内径より大となるように変
形させる。このようにして、入出力ピン１１はプリント
配線回路のランド部に導通して、かつ基板に強固に固定
される。
本発明においては、基板のスルーホールに挿入したピン
の外径を基板のスルーホールの内径より大とするだけで
充分なピン固定強度が得られ、しかも半田を使用した場
合のように製造上の工程が煩雑となったり、さらにプラ
スチック基板の熱劣化を引き起こすことがない。さらに
本発明においては入出力ピンは基板のスルーホール内壁
を押圧することにより固定されることからプリント配線
回路が形成される基板表面に何等悪影響を与えることが
な（、回路に断線等の支障を来す虞れもない。また基板
表面全面が使用でき回路形成領域が広くなる利点がある
。
（実験例１） 次に本発明の作用効果について下記に示す実験例に基づ
き説明する。
まず銅箔を表裏全面に有するガラスエポキシ基板を前述
実施例の方法にて０　、４５ｍｍφ径のスルーホール及
びザグリ加工によりキャビティーを形成し、エツチング
加工によりプリント配線回路を作成し、ソルダレジスト
及び金メッキを施すことにより、プラグインパッケージ
用基板を得た。次に該基板のスルーホール内にジルコン
銅から成る０、４５ｓ＋ｍφの入出力ピンを挿入すると
ともに圧力を加えて０゜４８＋ｎ＋＋＋φに変形させ固
定した。この際の、入出力ピンの変形率はスルーホール
の内径に対して約７χであった。かくして得られた本発
明のプラグインパッケージのピン固定強度（Ｋｇ）を比
較例と共に第１表に示す。
尚比較例において、入出力ピンの固定手段としては半田
、圧嵌、接着を用いた。
半田の場合、ピンとスルーホール縁部との間をＲＸ３２
７　（日本半田工業）の半田で接合した。
圧嵌の場合、０．４６ｍａ＋φのピンに外径０．６ａ＋
ｍφの偏平な嵌合部を形成して、この嵌合部を０．５ｍ
ｍφの内径のスルーホール内に圧嵌した。基板は本発明
と同様である。
接着剤の場合、０．４６ｏ＋ｍφのピンに０　、５５ｍ
ｍφの偏平な嵌合部を形成し、この嵌合部を０．５ｍｍ
φの内径を有するスルーホール内にエポキシ系接着剤を
介して圧嵌した。
本発明及び比較例においては初期（常温）固定強度（引
抜強度）テスト、高温放置（１５０℃×１００時間）後
の固定強度（引抜強度）テスト及びＰＣ↑（１２１℃ｘ
　２．　ｌａ　ｔｍ　Ｘ　１００ＸＲ）Ｉ）後の固定強
度（引抜強度）テストを行った。
へ〉４ 第１表 第１表から明らかなように本発明によれば単なる圧嵌の
ものよりは固定強度が優れ、半田及び接着剤のものとほ
ぼ同等もしくはそれ以上の結果が得られている。
但し、本発明の固定強度は半田、圧嵌、接着剤がピンの
抜けによるものに対し、ピンを引き抜く時にピン自体が
切れた際の強度を示している。
尚、本発明に使用した入出力ピンの材質はジルコン銅で
あるが、他の銅系合金、コバール、４２アロイを使用し
ても同様の結果が得られる。
（実験例２） 実験例１と同様の方法にてプラグインパッケージ基板を
得た。該基板のスルーホール（０，４５ｍ＋ｓφ）にジ
ルコン銅からなる入出力ピン０．４５ｍｍφを挿入する
とともに圧力を加えて変形させ、これによって入出力ピ
ンを基板に固定した。この時、夫々押圧時の圧力を変化
させてスルーホール内径に対する入出力ピンの変形率を
調べ、その変形したものの夫々について実験例１と同様
に初期（常温）固定強度（引抜強度）を第２表に示した
。
尚、入出力ピンの変形率はスルーホール内径に対する入
出力ピンの全周外径の肥大ｆｉ　（Ｘ）であり、固定強
度の良否は５．０Ｋｇ以上のものを◎印、１．０Ｋｇ以
上５．０Ｋｇ未満のものをＯ印、１．０Ｋｇ未満のもの
を×印で示した。
第２表 第２表から理解される通り、入出力ピンの変形率が１．
０〜１５．０χの範囲内の試料のものは充分な固定強度
を有していることが判る。
また、特に入出力ピンの変形率が４〜１２．０χである
試料阻３〜５は特に優れた固定強度を有し、かつ基板に
ソリの発生が皆無である。
（発明の効果） 本発明はプリント配線回路が形成されたプラスチック基
板に入出力ピンを格子状に植設し、該基板上に半導体素
子を搭載してこれを封止するようにしたプラグインパッ
ケージの製法において、前記基板のスルーホール内に入
出力ピンを挿入すると共に該入出力ピンに圧力を印加し
、スルーホール内の入出力ピンの全周外径をスルーホー
ル内径より１〜１５χ大となるように変形させたので信
軌性の高いピン固定強度を有し、かつ製造工程が簡単で
安価に製造し得ると共に、基板の回路側に熱や衝撃によ
る支障を来すことなく回路領域を広くできる等の優れた
効果を奏するものである。
【図面の簡単な説明】
第１図（Ａ）乃至（Ｅ）は本発明のプラグインパッケー
ジの概略製造工程図、第２図（Ａ　）乃至（Ｃ）は入出
力ピンを基板に取りつけるための固定工程図である。 （符号の説明） ｌ・・プラスチック基板 ２・・スルーホール ５・・プリント配線回路 ６・・ランド部 １１　　・・入出力ピン １２　・・半導体素子

Claims (2)

    【特許請求の範囲】
  1. （１）プリント配線回路が形成されたプラスチック基板
    に入出力ピンを格子状に植設し、該基板上に半導体素子
    を搭載してこれを封止するようにしたプラグインパッケ
    ージの製法において、前記基板のスルーホール内に入出
    力ピンを挿入すると共に、該入出力ピンに圧力を印加し
    、スルーホール内の入出力ピンの全周外径をスルーホー
    ルの内径より１〜１５％大となるように変形させること
    を特徴とするプラグインパッケージの製法。
  2. （２）前記入出力ピンが銅系合金、コバール、４２アロ
    イから選ばれる特許請求の範囲第１項記載のプラグイン
    パッケージの製法。
JP29855685A 1985-12-28 1985-12-28 プラグインパツケ−ジの製法 Pending JPS62158349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29855685A JPS62158349A (ja) 1985-12-28 1985-12-28 プラグインパツケ−ジの製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29855685A JPS62158349A (ja) 1985-12-28 1985-12-28 プラグインパツケ−ジの製法

Publications (1)

Publication Number Publication Date
JPS62158349A true JPS62158349A (ja) 1987-07-14

Family

ID=17861265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29855685A Pending JPS62158349A (ja) 1985-12-28 1985-12-28 プラグインパツケ−ジの製法

Country Status (1)

Country Link
JP (1) JPS62158349A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0438165A2 (en) * 1990-01-18 1991-07-24 Kabushiki Kaisha Toshiba Semiconductor device parts
US5285106A (en) * 1990-01-18 1994-02-08 Kabushiki Kaisha Toshiba Semiconductor device parts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0438165A2 (en) * 1990-01-18 1991-07-24 Kabushiki Kaisha Toshiba Semiconductor device parts
US5285106A (en) * 1990-01-18 1994-02-08 Kabushiki Kaisha Toshiba Semiconductor device parts

Similar Documents

Publication Publication Date Title
JP3230398B2 (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
JPH04147579A (ja) スルーホール接続形電子デバイスとその実装方法
US5774342A (en) Electronic circuit with integrated terminal pins
US6617522B2 (en) Connector apparatus, and associated method, formed of material exhibiting physical-memory characteristics
JPS62158349A (ja) プラグインパツケ−ジの製法
JPH10207467A (ja) 表面実装型電磁発音体及びその製造方法
JPH07312242A (ja) 回路基板と表面実装型ｌｓｉとの接続方法、接続構造
JP2001148595A (ja) シールドケース付き電子部品
JP3275413B2 (ja) リードフレームおよびその製造方法
JPS6236371B2 (ja)
JPH02250388A (ja) 混成集積回路
JPS62266858A (ja) 半導体搭載用基板
JPS5926619Y2 (ja) 電子部品の接続構造
JPS62202542A (ja) プラグイン型パツケ−ジ
JPH07221419A (ja) 混成集積回路装置
JPS62128553A (ja) 半導体パツケ−ジの製造法
JPH05144490A (ja) ピングリツドアレイの製造法
JPS595987Y2 (ja) 高周波回路装置
JPS5831420Y2 (ja) 半導体装置
JPH0685153A (ja) 表面実装型電子部品
JPH1065307A (ja) 電子部品、回路基板及び実装方法
JPS62244156A (ja) 表面実装用パツケ−ジ
JPH11340589A (ja) 可撓性回路基板
JPS61147557A (ja) 電子部品の取り付け方法
JPS63239965A (ja) 半導体装置