JPS62155535A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62155535A JPS62155535A JP60296946A JP29694685A JPS62155535A JP S62155535 A JPS62155535 A JP S62155535A JP 60296946 A JP60296946 A JP 60296946A JP 29694685 A JP29694685 A JP 29694685A JP S62155535 A JPS62155535 A JP S62155535A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- word
- memory cells
- bit
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の構造に関し、特にメモリ付ゲート
アレイの構造に関する。
アレイの構造に関する。
従来この種のメモリ付ゲートアレイのメモリ部はメモリ
ブロックの数にかかわらず、メモリブロック内のビット
線、ワード線へのメモリセルの接続を全て行っていた。
ブロックの数にかかわらず、メモリブロック内のビット
線、ワード線へのメモリセルの接続を全て行っていた。
この為ビット数、ワード数をメモリの最大構成より減じ
て使用する場合釦も利用しないメモリセルがビット線、
ワード線に接続されたままとなっていた。
て使用する場合釦も利用しないメモリセルがビット線、
ワード線に接続されたままとなっていた。
（例えば 特許公開 昭和５８年 ２１０６３８）〔発
明が解決しようとする問題点〕 上述した従来のビット数、ワード数可変のメモリ付ゲー
トアレイは、メモリ部におけるメモリセルとビット線、
ワード線への接続が常に決められたものとなっている為
、不要なメモリセルが、ビット線、ワード線に対する負
荷容量となってお）、メモリ動作速度を下げるという欠
点がある。
明が解決しようとする問題点〕 上述した従来のビット数、ワード数可変のメモリ付ゲー
トアレイは、メモリ部におけるメモリセルとビット線、
ワード線への接続が常に決められたものとなっている為
、不要なメモリセルが、ビット線、ワード線に対する負
荷容量となってお）、メモリ動作速度を下げるという欠
点がある。
本発明のビット数、ワード数可変のメモリ付ゲートアレ
イは、従来のメモリセル全てに配線を接続する方式と異
なり、不要なメモリセルを配線と接続しない方式として
ビット線、ワード線に対する負荷容量を減することがで
きることから、メモリ動作の高速化を図るととができる
。
イは、従来のメモリセル全てに配線を接続する方式と異
なり、不要なメモリセルを配線と接続しない方式として
ビット線、ワード線に対する負荷容量を減することがで
きることから、メモリ動作の高速化を図るととができる
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のメモリ部を略図化したもの
である。
である。
メモリセル全体を用いた場合にｍピッ）、 ２ｎワード
構成とできるところを（ｍ−ａ）ビット、２ｎワード構
成に減じて使用する場合の例である。
構成とできるところを（ｍ−ａ）ビット、２ｎワード構
成に減じて使用する場合の例である。
ｂｌ 、ｂ １．・−・・、ｂｍ−ａ 、ｂｍ−ａ、−
、ｂｍ 、 ｂｍは各々１対づつのビット線であＪｗｌ
、ｗ２．・・・・・・・・・・・・。
、ｂｍ 、 ｂｍは各々１対づつのビット線であＪｗｌ
、ｗ２．・・・・・・・・・・・・。
ｗｎ、・・・・・・・・・・・・、ｗ２ｎは各々ワード
線である。
線である。
１１．１２，１３，１６．は使用するメモリセル１４゜
１５はワード方向で使用しないメモリセルの一例であシ
ビット線、ワード線と接続しない。
１５はワード方向で使用しないメモリセルの一例であシ
ビット線、ワード線と接続しない。
１７．１８はビット方向で使用しないメモリセルの例で
あシワード線、ビット線と接続しない。
あシワード線、ビット線と接続しない。
１９．１１０はワード方向、ビット方向共に使用しない
メモリセルの一例でアシ、ワード線、ビット線と接続し
ない。
メモリセルの一例でアシ、ワード線、ビット線と接続し
ない。
図中、ワード線ｗｎ＋１・・・・・・ｗ ２ ｎまでは
メモリ用とし、ては使用しない。同様にビット線ｂｍ−
ａ＋１ 、 ｂｍ−ａ＋１．・・・・・・・・・、ｂｍ
、ｂｍはメモリ用としては使用しない。
メモリ用とし、ては使用しない。同様にビット線ｂｍ−
ａ＋１ 、 ｂｍ−ａ＋１．・・・・・・・・・、ｂｍ
、ｂｍはメモリ用としては使用しない。
従って、ＭＯＳ ＬＳＩ等においては、使用し々いメ
モリセルのフローティングを避ける目的でビット方向に
ついては、メモリ用として使用しないビット線を、メモ
リとして使用しないメモリセルのクランプ用に用いるこ
とができる。しかも、ワード線に対しては、使用しない
メモリセルは接続されないから、ワード線に対する負荷
容量が増すことは無く、メモリの高速動作を妨げること
は無い。
モリセルのフローティングを避ける目的でビット方向に
ついては、メモリ用として使用しないビット線を、メモ
リとして使用しないメモリセルのクランプ用に用いるこ
とができる。しかも、ワード線に対しては、使用しない
メモリセルは接続されないから、ワード線に対する負荷
容量が増すことは無く、メモリの高速動作を妨げること
は無い。
同様にワード方向については、メモリ用として使用しな
いワード線をメモリとして使用しないメモリセルのクラ
ンプ用に用いることができる。しかもビット線に対して
は、使用しないメモリセルは接続されないから、ビット
線に対する負荷容量が増すことは無く、メモリの高速動
作を妨げることは無い。
いワード線をメモリとして使用しないメモリセルのクラ
ンプ用に用いることができる。しかもビット線に対して
は、使用しないメモリセルは接続されないから、ビット
線に対する負荷容量が増すことは無く、メモリの高速動
作を妨げることは無い。
また、メモリ用として使用しないビット線ないしは、ワ
ード線をメモリ用として使用しないメモリセルのクラン
プ用として用いる他に、メモリセルのトランジスタを、
ＶＤＤ若しくはＧＮＤより切シ離すことによっても、入
力端子の７０−ティングによる電源からの貫通電流を防
止することができる。
ード線をメモリ用として使用しないメモリセルのクラン
プ用として用いる他に、メモリセルのトランジスタを、
ＶＤＤ若しくはＧＮＤより切シ離すことによっても、入
力端子の７０−ティングによる電源からの貫通電流を防
止することができる。
以上説明したように１本発明はビット数、ワード数を変
えることのできるメモリ付ゲートアレイに於て、メモリ
の最大構成よりメモリセルを減じて使用する場合に、使
用しないメモリセルとビット線との接続を行わない構造
、ないしは、使用しないメモリセルとワード線との接続
を行わない構造とすることにより、使用しないメモリセ
ルが、ビット線、ないしは、ワード線に対する負荷容量
とならないことから、メモリの動作速度を上げることが
できる効果がある。
えることのできるメモリ付ゲートアレイに於て、メモリ
の最大構成よりメモリセルを減じて使用する場合に、使
用しないメモリセルとビット線との接続を行わない構造
、ないしは、使用しないメモリセルとワード線との接続
を行わない構造とすることにより、使用しないメモリセ
ルが、ビット線、ないしは、ワード線に対する負荷容量
とならないことから、メモリの動作速度を上げることが
できる効果がある。
第１図は、本発明のメモリ部のビット線、ワード線とメ
モリセルとの接続を示した略図である。 ｂ １ 、 ｂ １ 、 ｂ ２ 、 ｂ ２．−−−
ｂｍ 、 ｂｍはビット線、ｗｌ、ｗ２・・・・・・・
・・ｗ２ｎはワード線である。 １１．１２．・・・・・・・・・１１０等、ワード線、
ビット線に接続されているのがメモリセルである。 第２図は、スタティックメモリセルの構造図である。 ２１．２３はビット線側コンタクト、２２はワード線側
コンタクトである。
モリセルとの接続を示した略図である。 ｂ １ 、 ｂ １ 、 ｂ ２ 、 ｂ ２．−−−
ｂｍ 、 ｂｍはビット線、ｗｌ、ｗ２・・・・・・・
・・ｗ２ｎはワード線である。 １１．１２．・・・・・・・・・１１０等、ワード線、
ビット線に接続されているのがメモリセルである。 第２図は、スタティックメモリセルの構造図である。 ２１．２３はビット線側コンタクト、２２はワード線側
コンタクトである。
Claims (1)
- ビット数、ワード数を変えることのできるメモリ付ゲー
トアレイにおいて、メモリの最大構成よりメモリセル数
を減じて使用する場合に、使用しないメモリセルとビッ
ト線との接続を行わない構造ないしは、使用しないメモ
リセルとワード線との接続を行なわない構造とすること
を特徴とするメモリ付ゲートアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296946A JPS62155535A (ja) | 1985-12-27 | 1985-12-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296946A JPS62155535A (ja) | 1985-12-27 | 1985-12-27 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62155535A true JPS62155535A (ja) | 1987-07-10 |
Family
ID=17840225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296946A Pending JPS62155535A (ja) | 1985-12-27 | 1985-12-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62155535A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507280B2 (en) | 2000-09-13 | 2003-01-14 | Honda Giken Kogyo Kabushiki Kaisha | Device for mounting a communication unit to a helmet |
| US6876845B1 (en) | 1999-09-06 | 2005-04-05 | Honda Giken Kogyo Kabushiki Kaisha | Radio communication system for vehicle |
| US7317936B2 (en) | 2002-04-12 | 2008-01-08 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle intercommunication apparatus |
| US7356360B2 (en) | 2002-02-05 | 2008-04-08 | Honda Giken Kogyo Kabushiki Kaisha | Radio communication system |
-
1985
- 1985-12-27 JP JP60296946A patent/JPS62155535A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876845B1 (en) | 1999-09-06 | 2005-04-05 | Honda Giken Kogyo Kabushiki Kaisha | Radio communication system for vehicle |
| US7233815B2 (en) | 1999-09-06 | 2007-06-19 | Honda Giken Kogyo Kabushiki Kaisha | Radio communication system for vehicle |
| US6507280B2 (en) | 2000-09-13 | 2003-01-14 | Honda Giken Kogyo Kabushiki Kaisha | Device for mounting a communication unit to a helmet |
| US7356360B2 (en) | 2002-02-05 | 2008-04-08 | Honda Giken Kogyo Kabushiki Kaisha | Radio communication system |
| US7317936B2 (en) | 2002-04-12 | 2008-01-08 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle intercommunication apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5089992A (en) | Semiconductor memory device and a data path using the same | |
| US5216636A (en) | Cmos memory cell | |
| EP0096359A2 (en) | Semiconductor memory device | |
| EP0115128A2 (en) | Block-divided semiconductor memory device | |
| US6847576B2 (en) | Layout structures of data input/output pads and peripheral circuits of integrated circuit memory devices | |
| JPH0522997B2 (ja) | ||
| JPS60127598A (ja) | 半導体集積回路装置 | |
| JPH04103099A (ja) | 半導体記憶装置 | |
| Sasaki et al. | A 15-ns 1-Mbit CMOS SRAM | |
| JPS62155535A (ja) | 半導体集積回路 | |
| US4511997A (en) | Semiconductor memory device | |
| JPH0582746A (ja) | 半導体記憶装置 | |
| KR970003337B1 (ko) | 데이타 버스 라인 부하 감소 장치를 포함한 메모리 소자 | |
| JPS63205890A (ja) | 半導体メモリ装置 | |
| JPH0348600B2 (ja) | ||
| JPH0215956B2 (ja) | ||
| JPS62142348A (ja) | 半導体メモリ装置 | |
| JPH0236563A (ja) | 半導体集積回路装置 | |
| KR100232234B1 (ko) | 메모리 어레이 | |
| JPS62149097A (ja) | 半導体メモリ装置 | |
| JPS6479994A (en) | Semiconductor memory device | |
| JPH04336461A (ja) | 半導体装置 | |
| JPS60150291A (ja) | メモリ回路の読み出し方法 | |
| JPH01236493A (ja) | 半導体集積回路装置 | |
| JPH04163793A (ja) | 半導体記憶装置 |