JPS62154909A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は増幅回路に係り、例えば電圧−周波数変換器（
以下Ｖ−Ｆコンバータとも称する）に適用して有効な技
術に関する。

〔背景技術〕

本発明者は、被計測電圧量を周波数に変換する電圧−周
波数変換回路を検討した。この電圧−周波数変換回路は
、積分用容量と演算増幅回路のような増幅器とから成る
積分回路と、斯る積分回路の出力レベルを判別するレベ
ル判別回路とを含む。

ここで、増幅器は、必ずしも理想的なものでなく、実際
上は無視し得ないオフセラ１−をもつ。増幅器がオフセ
ットをもつ場合、それに応じて変換精度が低下する。そ
こで、増幅器がオフセラ１−をもっているにかかわらず
、見掛け一トオフセットが無いようにするため、増幅器
のオフセット量を計測し、その計測結果に基づいて斯る
増幅器に逆方向のオフセット信号を与えることを検討し
た。その場合、斯る電圧−周波数変換回路に適用される
増幅回路のオフセットキャンセルが計測動作開始前に行
われるだけでは、電源電圧や温度変化によってオフセッ
ト電圧が経時的に変動すると、それによって計測誤差を
生じてしまう点がみいだされた。しかしながら、この電
圧−周波数変換回路を例えば、水道メータ、電力メータ
等として使用した場合、その性質上、計測動作を中断し
て再度オフセットキャンセル登行うことはできない。

なお、積分回路のオフセットキャンセルについて記載さ
れた文献の例としては、昭和５６年６月３０日浅倉書店
発行の「集積回路応用ハンドブックＪＰ２１．７乃至Ｐ
２２１がある。

〔発明の目的〕

本発明の目的は実質的に通常の回路動作を中断すること
なくオフセットキャンセルを行うことができる増幅回路
を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書及び添付図面から明らかになるであろう。

〔発明の概要〕

本願において開示された発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、第１、第２の差動増幅器を設け、一方の差動
増幅器が通常の回路動作のために利用されているとき他
方の差動増幅器のオフセラ１−キャンセルを行うことに
より、通常の回路動作を実質的に中断することなくオフ
セラ１−キャンセル動作を可能とするものである。

〔実施例〕

第１図は本発明に係る積分回路の一実施例を示す回路図
である。同図に示される回路は電力メータに適用された
ものである。特に制限されないが、図示の回路は、公知
のＣＭＯ８集積回路技術によって、その全体が１つの半
導体基板上に形成される。それ故に、図示の回路におい
て機械式スイッチのように表示されたスイッチは、実質
上Ｍ　Ｏ５ＦＥＴから構成される。

同図において５ＷＩ−は入力スイッチであり、消費電流
に比例した入力電圧十Ｅｊと−Ｅｉとを受け、データ処
理部ＬＣからの制御信号φ１に基づいて上記入力電圧十
Ｅｊと−Ｅｊとが交互に入力されるようにスイッチ制御
される。

同図においてＡｍｐｌ及びＡｍｐ２はオペアンプであり
、夫々の一入力端子は切換スイッチＳＷ２を介して交互
に上記入力スイッチＳＷＩからの入力電圧を受けるよう
になっていると共に、切換スイッチＳＷ３を介して交互
に接地端子に接続可能になっている。面切換スイッチＳ
Ｗ２及びＳＷ３は制御回路ＣＯＮからの制御信号φ２に
基づいて逆位相で、言い換えるなら、一方のオペアンプ
の一入力端子が入力電圧を受けるとき他方のオペアンプ
の一入力端子は接地端子に接続されるというようにスイ
ッチ制御される。オペアンプＡｉｐｌ及びＡｍｐ２の出
力端子は、上記同様に制御信号φ２によって逆位相で夫
々スイッチ制御される切換スイッチＳＷ４及びＳＷ５の
入力端子に結合される。

したがって、各切換スイッチＳＷ２乃至ＳＷ５が図の実
線で示される位置を採るとき、切換スイッチＳＷ２及び
ＳＷ４の入力端子及び出力端子はオペアンプＡｍｐ３−
の入出力端子に接続され、切換スイッチＳＷ３及びＳＷ
５の入力端子及び出力端子はオペアンプＡｍｐ２の入出
力端子に接続される。

また、それとは逆に各切換スイッチＳＷ２乃至ＳＷ５が
図の鎖線で示される位置を採るとき、切換スイッチＳＷ
２及びＳＷ４の入力端子及び出力端子はオペアンプＡｍ
ｐ２の入出力端子に接続され、切換スイッチＳＷ３及び
ＳＷ５の入力端子及び出力端子はオペアンプＡｍｐｌの
入出力端子に接続される。

上記切換スイッチＳＷ２の入力端子と切換スイッチＳＷ
４の出力端子との間には、蓄積容量ｃ１が結合され、そ
の蓄積容量Ｃ１にはデータ処理部ＬＣからの制御信号φ
３に基づいてスイッチ制御されるリセットスイッチＳＷ
６が並列接続される。

斯る蓄積容量Ｃ１には、交互にそれと並列接続されるオ
ペアンプＡｍｐｌ、Ａｍｐ２を介し、」１記リセットス
イッチＳＷ６のオフ期間中に、抵抗Ｒ１と蓄積容ｉｃ１
によって決る時定数に従って入力電圧＋Ｅｉ、−Ｅｉの
極性に応じた電荷が積分されて蓄積される。

」ユ記切換スイッチＳＷ４の出力端子は、基準電圧＋Ｖ
　ｒ　ｅ　ｆと−Ｖ　ｒ　ｅ　ｆとがそれぞれ参照電位
として供給される一対のコンパレータＣｏｍ１及びＣｏ
ｍ２の入力端子に結合される。各コンパレータＣｏｗｌ
及びＣｏｍ２は、入力電圧が参照電位と一致したとき夫
々能動信号を出力する。コンパレータＣｏｍ１及びＣｏ
ｍ２の出力端子は夫々セット・リセット型フリップフロ
ップ回路ＦＦのセット端子Ｓ及びリセット端子Ｒに結合
され、そのフリップフロップ回路Ｆ　Ｆの出力端子Ｑは
前記データ処理部ＬＣの入力端子に結合される。

上記コンパレータＣｏ１１及びＣｏｍ２はノードＮ１に
おける積分電圧を受けることになり、その積分電圧が十
極性の場合、当該積分電圧が基準電圧＋Ｖｒｅｆに一致
したときフリップフロップ回路ＦＦがセット状態にされ
、それによってフリップフロップ回路トド 処理部ＬＣに供給される。このとき、データ処理部ＬＣ
からの制御信号φ３によってリセットスイッチＳＷ６が
閉じられ、蓄積容量ｃ１における蓄積電荷が放電され、
その後再びリセッ１〜スイッチＳＷ６がオフ状態にされ
る。次に人力スイッチＳＷ１が反転されてノードＮ１に
オハプる積分電圧が一極性にされると、当該積分電圧が
ＪＡ：準′市圧−Ｖｒｅｆに一致したときにフリップフ
ロップ回路計Ｆがリセット状態にされ、それによってフ
リップフロップ回路ＦＦからの出力信号がロウレベルに
反転されてデータ処理部丁．ｃに供給される。このとす
、上記同様データ処理部ｒ，ｃがらの制御信号φ１によ
ってリセットスイッチＳＷ６が閉じられ、蓄積容量Ｃ１
における蓄積電荷が放電され、その後再びリセッ１〜ス
イッチＳＷ６がオフ状態にされる。このような積分動作
が順次繰り返さオするとき、データ処理部丁，Ｃは、人
力電力値に比例した周波数を有するパルス列を発生する
ことになる、、このパルス列の周波数を検出し、それに
１１（づいて電力値の計測処理などを行う。

上記積分動作において制御回路ＣＯＮに供給されるクロ
ック信号Ｃ　ＩＩ，　Ｋの制御により制御信号φ＝７− 、のレベルを変化させ、それによって、上記切換スイッ
チＳＷ２乃至ＳＷ５を反転切換動作させる。

したがって、上記積分動作に関与するオペアンプは、ク
ロック信号Ｃ　１．、　Ｋによって一定時間毎にオペア
ンプＡｍｐｌ及びＡｔｎｐ２に交互に切換られる。

また、特に制限はないが、アンプの切換タイミングとし
て、リセットスイッチＳＷ６を開閉するための制御信号
φ３に同期した制御信号φ。がデータ処理部ＬＣから制
御回路ＣＯＮに供給される。制御回路ＣＯＮは、クロッ
ク信号ＣＬＫによるアンプ切換命令を受は付けた直後に
入力した制御信号φ。に基づきリセットスイッチＳＷ６
のオンタイミングにほぼ同期して制御信号φ２のレベル
を立ち上げ、それによって上記切換スイッチＳＷ２乃至
ＳＷ５を反転切換動作させる。このようなタイミングで
交互にオペアンプＡｍｐｌ及びＡｍｐ２が積分動作用に
切換使用される場合、当該切換時においては蓄積容量Ｃ
１の放電動作が行われているから、その切換動作は積分
動作に何等影響を与えるものではない。

＝８＝ 一方のオペアンプが上記積分動作に関与しているとき、
他方のオペアンプのオフセット址を検出するため、上記
切換スイッチＳＷ５の出力端子はゼロクロスコンパレー
タＣｏｍ３の入力端Ｐに結合され、当該ゼロクロスコン
パレータＣｏｍ３の出力電圧Ｖｓｅｎは制御回路ＣＯＮ
に供給される。Ｌ記オペアンプＡｍｐｌ及びＡｍｐ２．
の十入力端子は夫々オフセットキャンセル手段としての
Ｄ　／　ＡコンバータＤａｃｌ及びＩ）ａｃ２の出力端
子に結合される。

Ｄ／ＡコンバータＤａｃｌ及びＤａｃ２は、夫々所定ビ
ット数のディジタル制御信号φ５及びφ６を制御回路Ｃ
ＯＮから受け、その信号をディジタル・アナログ変換し
て夫々オフセット電圧Ｖｏｆｆ，及び■ｏ　ｆ　ｆ　、
、を出力する。ディジタル制御信号φ，及びφ６は、ゼ
ロクロスコンパレータＣｏｍ３からの出力電圧Ｖｓｅｎ
に応じて制御回路ＣＯＮで形成され、その出力電圧Ｖｓ
ｅｎがオフセットキャンセル完了時の期待値になるまで
、言い換えるなら、オフセット電圧Ｖｏｆｆ□及びＶｏ
ｆｆ？によって完全にオフセツｌ〜キャンセルされるま
で１ビツトづつシフトされ、次のオフセットキャンセル
動作までその最終値が維持される。

上記Ｄ／ＡコンバータＤａｃｌ及びＤａｃ２によるオフ
セットキャンセル動作は、積分動作に関与しないオペア
ンプに対応して交互に何れか一方で行われる。それを制
御するため、上記制御回路ＣＯＮには、特に制限されな
いが、電源投入検出信号φＳとクロック信号ＣＬＫとが
供給される。

電源投入検出信号φは電力の計測開始時にオペアンプＡ
ｍｐｌにオフセット電圧Ｖｏｆｆ１をイニシャル設定す
るためのタイミング信号として機能する。

即ち、制御回路ＣＯＮが上記電源投入検出信号φＳによ
って電源の投入を検知すると、切換スイッチＳＷ２乃至
ＳＷ５は図の鎖線で示されるイニシャル位置に設定され
、制御信号φ、を介してオペアンプＡｍｐｌに対するオ
フセットキャンセル動作が行われる。このとき、オペア
ンプＡ、ｍｐ２を介してノードＮ１に得られるような積
分電圧に基づくデータ処理はデータ処理部Ｌ　Ｃにおい
て禁止されている。このようにしてオペアンプＡｍｐｌ
−にオフセラ１〜電圧■ｏｆｆ、がイニシャル設定され
後は、制御信号φ２によって切換スイッチＳＷ２乃至ｓ
ｗ５が図の実線で示される位置に反転され、それによっ
てオペアンプＡｍｐｌによる積分動作が可能な状態にさ
れ、それ以降オペアンプＡｍｐｌ及びＡｍｐ２が交１７
．に積分動作可能なように切り換えられて電力の計測が
行われる。

また、上記クロック信号ＣＬ　Ｋは、前述し７たように
オペアンプＡ　ｍＰｔ　、　Ａ　ｍｐ２を夫々積分動作
及びオフセットキャンセル動作に交互に切り換えると共
に、オフセラ１〜電圧のイニシャル設定後に、交互にオ
ペアンプＡｍｐ１．　、　Ａｍｐ２を介して積分動作が
行われるとき、当該積分動作に供されていないオペアン
プに結合されたＤ／Ａコンバータを識別するための識別
信号としても機能する。それによって、制御回路ＣＯＮ
は、積分動作中の一方のオペアンプに対応するｌ）　／
　Ａコンバータに対してはその前のオフセラ１〜ギヤン
セル動作で設定されたオフセット電圧を維持させるよう
に当該１〕／Ａコンバータに制御信号を供給し、また、
オフセットキャンセル動作中の他方のオペアンプに対応
するＤ／Ａコンバータに対しては当該オフセラ１〜キヤ
ンセル動作に必要な制御信号をゼロクロスコンパレータ
Ｃｏｍ３からの出力電圧Ｖｓｅｎに応じて供給する。

特に制限されないが、上記切換スイッチＳＷ３の入力端
子と切換スイッチＳＷ５の出力端子との間には、容量Ｃ
２が結合され、その容量ｃ２には制御部ＣＯＮからの制
御信号φ７に基づいてスイッチ制御されるリセットスイ
ッチＳＷ７が並列接続される。斯る容量Ｃ２は、オフセ
ットキャンセル動作において切換スイッチの開閉動作な
どに基因するノイズの影響を直接ゼロクロスコンパレー
タＣｏｍ３が受けないようにするためのものである。

リセットスイッチＳＷ７はオフセットキャンセル動作時
にディジタル制御信号φ５或いはφ６が変化し、Ｄ／Ａ
コンバータＤａｃｍ或いはＤａｃ２の出力が変化する直
前に開閉制御され容量Ｃ２の充電電荷を放電させる。

次に上記実施例の全体的な動作を第２図をも参照しなが
ら説明する。

制御回路ＣＯＮが上記電源投入検出信号φＳによって電
源の投入を検知すると、切換スイッチＳＷ２乃至ＳＷ５
は図の鎖線で示されるイニシャル位置に設定される。そ
うすると、ゼロクロスコンパレータＣｏｍ３からの出力
電圧Ｖｓｅｎに応じた制御信号φ、がＩ”）　／　Ａコ
ンバータＤａｃ、］に供給され、その出力電圧Ｖｓｅｎ
がオフセットキャンセル完了時の期待値になるまで当該
、制御信号φ、が１ビツトづつシフトされ、それによっ
てオペアンプＡｍｐｌ−にオフセットキャンセル可能な
オフセット電圧Ｖｏｆｆ、が供給維持される。このよう
にしてオペアンプＡｍｐｌにオフセラ１〜電圧Ｖｏｆｆ
、がイニシャル設定され後は、制御信号φ２によって切
換スイッチＳＷ２乃至ＳＷ５が図の実線で示される位置
に反転され、そ九によってオペアンプＡｍｐｌによる積
分動作が可能な状態にされると共に、オペアンプＡｍｐ
２はオフセットキャンセル可能な状態にされる。

入力スイッチＳ　Ｗ　１　ｔｒ介して入力電圧子Ｅ　ｉ
が供給されると（第２図の時刻ｔ。）、オフセットキャ
ンセルされたオペアンプＡｍｐｌを介して第２図に示さ
れるような十極性の積分電圧がノードＮ１に現れ、当該
積分電圧が基準電圧＋Ｖ　ｒ　ｅ　ｆに一致したとき（
第２図の時刻ｔ□）、フリップフロップ回路Ｆ　Ｆがセ
ット状態にされ、それによってフリップフロップ回路Ｆ
Ｆからハイレベルの信号がデータ処理部ＬＣに供給され
る。このとき、データ処理部ＬＣからの制御信号φ３に
よってリセットスイッチＳＷ６が閉じられ、蓄積容量ｃ
１における蓄積電荷が放電され、その後再びリセットス
イッチＳＷ６がオフ状態にされる（第２図の時刻ｔｚ）
。

一方、オペアンプＡｍｐ２においては時刻ｔ。乃至ｔ、
でオフセットキャンセル動作が行われる。

即ち、ゼロクロスコンパレータＣｏｎ＋３からの出力電
圧Ｖｓｅｎに応じた制御信号φ、がＤ／ＡコンバータＤ
ａｃ２に供給され、その出力電圧Ｖｓｅｎがオフセット
キャンセル完了時の期待値になるまで当該制御信号φ６
が１ビツトづつシフトされ、それによってオペアンプＡ
ｍｐ２にオフセラ１ヘギヤンセル可能なオフセット電圧
ｖｏｆｆ７が供給維持される。

オペアンプＡｍｐ２のオフセラ１−ギヤンセル動作及び
オペアンプＡｍｐｉを介する積分動作が完了される時刻
１２、において、上記制御信号φ１によってリセットス
イッチＳＷ６が閉じｒ）れるタイミングに同期して制御
信号φ４が制御回路ＣＯＨに供給される。制御回路ＣＯ
Ｎはその制御信号φ４に基づきリセットスイッチＳ　Ｗ
　６のオンタイミングにほぼ同期して制御信号φ、を立
ち」二げ、それによって上記切換スイッチ８ｗ２乃至Ｓ
　Ｗ　５を第１図の鎖線で示されるように切り換える。

その結果、新たにオフセラ１〜キヤンセルされたオペア
ンプＡｍρ２が積分動作可能にされ、且つオペアンプＡ
ｍｐ１がオフセラミルキャンセル可能にされる。

そして、時刻ｔ？に六カスイッチＳＷＩを介して入力電
圧−Ｅｊ−が供給されると、新たにオフセットキャンセ
ルされたオペアンプＡ、ｍｐ２を介して第２図に示され
るような一極性の積分電圧がノードＮ１−に現れ、その
一方においてオペアンプＡｍｐ１のオフセットキャンセ
ル動作が行われる。

このように一方のオペアンプが積分動作中に他方のオペ
アンプはオフセットキャンセル動作されるから、実質的
に積分動作を中断することなく逐次オフセットキャンセ
ル動作が可能となり、電源電圧や温度変化による経時的
な計測誤差を生ずることなく、長期に亘る高精度な電力
測定を達成することができる。しかも、切換スイッチＳ
Ｗ２乃至ＳＷ５の動作は、第２図の時刻ｔ□乃至時刻ｔ
２のように１サイクルの実質的な積分動作を終了した後
の蓄積容量Ｃ１の放電動作中に行われるから、その切換
動作が積分動作に何隻影響を与えることはない。

〔発明の効果〕

以上説明したことから明らかなように、本願において開
示された発明によれば、以下の効果を得るものである。

（１）一対の差動増幅器にオフセットキャンセル動作と
積分動作とを交互に行わせることにより、積分動作を中
断することなくオフセットキャンセ＝１６− ル動作を行うことができる。

（２）上記効果より、逐次オフセットキャンセルが可能
となり、高精度な積分動作を達成することができる。

（３）特に、蓄積容量のリセットタイミングにおいてオ
フセットキャンセル動作と積分動作との切換制御を行え
ば、その切換動作が積分動作に何隻影響を与えることは
なく、一層高精度な積分動作が可能となる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。たとえば、上記実施例ではオフセット
キャンセル手段としてＤ／Ａコンバータを用いる場合に
ついて説明したが、容量にチャージを蓄積するボルテー
ジフォロアのような回路など種々のものに変更可能であ
る。

また、切換スイッチの配置構成についても種々の回路構
成を採用することができる。更に、オフセットキャンセ
ルに用いる容量及びリセットスイッチは、ノイズ対策が
施されているような場合には特別設ける必要はない。用
語オペアンプ若しくは増幅器は、２入力端子をもつ構成
の回路のみを意味するものではなく、例えば１つの入力
端子と１一つの出力端子とをもつインバータ回路のよう
な回路であってもよい。この場合、例えば、オフセット
キャンセル信号が与えられた容量がインバータ回路の入
力端子に直列接続されることによってオフセットキャン
セルが実行される。必要ならば、インバータ回路や増幅
回路を構成する負荷素子のような回路の動作点に影響を
与える素子それ自体、もしくは斯る素子と並列又は直列
又はそれらの組合せをもって結合されるオフセットキャ
ンセル素子の電気的制御によってオフセットキャンセル
が実行されてよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった技術分野であるＶ　−Ｆコンバータ
に適用した場合について説明したが、これに限定される
ものではなく、時間変換型や周波数変換型などの積分型
Ａ　／　Ｉ）変換回路、計測器など増幅回路を用いる種
々のものに広く利用することができる。

【図面の簡単な説明】

第１図は本発明に係る積分回路の一実施例を示す回路図
、 第２図は動作説明のためのタイムチャー１へである。 Ａｍｐ　１　、　Ａｍｐ　２−差動増幅器、Ｄａｃｌ、
Ｄａｃ２・・Ｄ／Ａコンバータ、ＣＩ−、Ｃ２・・・蓄
積容量、ＳＷ２乃至ＳＷ５・・・切換スイッチ、ＳＷ６
・・・リセットスイッチ、Ｃｏ　ｍ　３・・・ゼロクロ
スコンパレータ、ＣＯＮ　・制御回路。

Claims (1)

1. 【特許請求の範囲】 １、互いに異なった位相をもって夫々の出力が利用され
   る第１、第２増幅器と、上記第１増幅器に結合された第
   １オフセットキャンセル手段と、上記第２増幅器に結合
   された第２オフセットキャンセル手段と、上記第１増幅
   器の出力が利用されていないときにおいて上記第１増幅
   器のためのオフセットキャンセル信号が上記第１オフセ
   ットキャンセル手段に設定され且つ上記第２増幅器の出
   力が利用されていないときにおいて上記第２増幅器のた
   めのオフセットキャンセル信号が上記第２オフセットキ
   ャンセル手段に設定されるように上記第１、第２オフセ
   ットキャンセル手段を制御する制御手段とを含むことを
   特徴とする増幅回路。 ２、上記増幅回路は、積分用の蓄積容量を含み、上記制
   御手段は、蓄積容量のリセットタイミングにおいてオフ
   セットキャンセル動作と積分動作との切換制御を行うこ
   とを特徴とする特許請求の範囲第１項記載の増幅回路。