JPS62147548A - 外部記憶制御装置 - Google Patents

外部記憶制御装置

Info

Publication number
JPS62147548A
JPS62147548A JP60287965A JP28796585A JPS62147548A JP S62147548 A JPS62147548 A JP S62147548A JP 60287965 A JP60287965 A JP 60287965A JP 28796585 A JP28796585 A JP 28796585A JP S62147548 A JPS62147548 A JP S62147548A
Authority
JP
Japan
Prior art keywords
external storage
data block
subsystem
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60287965A
Other languages
English (en)
Inventor
Akira Kanda
明 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60287965A priority Critical patent/JPS62147548A/ja
Priority to GB08630540A priority patent/GB2184580A/en
Publication of JPS62147548A publication Critical patent/JPS62147548A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1673Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子計算機システムの外部記憶制御装置、
特に複数の処理装置サブシステムから同時にアクセスで
きるように構成された外部記憶装置を制御して複数の処
理装置システムの入出力バッファ領域の内容を矛循なく
維持できるようにした外部記憶制御装置に関するもので
ある。
〔従来の技術〕
第2図は、複数の処理装置サブシステム、これら処理装
置サブシステムからアクセスされる外部記憶装置、およ
びこの外部記憶装置を制御するための従来の外部記憶制
御装置を備えた電子計算機システムの構成を示したブロ
ック図である。図において、(ハは1つの処理装置サブ
システムであって、中央処理装置(ta’)および主記
憶装置(lb)からなる。この主記憶装置(lb)は入
出力バッファ領域(/C)を有している。同様に(2)
はもうlっの処理装置サブシステムであり、(2a)、
(Jb)。
(2c)はこの処理装置サブシステム(,2)のそれぞ
れ中央処理装置、主記憶装置、入出力バッファ領域であ
る。(3)は処理装置サブシステム(ハおよび(コ)に
接続された外部記憶制御装置であって、占有制御フラグ
を有している。(91は外部記憶制御装置(,71に接
続された外部記憶装置であり、その中のlっのデータブ
ロックを符号(qa)で表わす、(slは両方の処理装
置サブシステム(/lおよび(21によっテ共用記憶装
置である。
従来の外部記憶制御装置(3)を用いた電子計算機シス
テムは上述したように構成されているので、処理装置サ
ブシステム(/1から外部記憶装# (gl内のデータ
ブロック(qa)を変更したい要求が生じると、データ
ブロック(’Ia’)は外部記憶装置装f(3)を介し
て処理装置サブシステム(/lの主記憶装置(lb)の
入出力バッファ領域(ic’)内の空ブロック(図示し
ない)へ読込まれ、その内容が参照・変更される。そし
て、外部記憶装置(<zlへの入出力回数を減らすため
に、変更された入出力バッファ領域(lc)内のデータ
ブロック(<’a)は、人出カパツファ領域(lc)に
空きがなくなるまで、外部記憶装置(ダ)には書き戻さ
れない。
一方、この間に処理装置サブシステム(21から同一デ
ータブロック(ga)を参照・変更する要求が生じて外
部記憶装置(り)内のデータブロック(tla)が入出
力バツファ領域(2c)へ読込まれると、データの内容
は処理装置サブシステムCハが変更する前の古い内容で
あるために、いわゆるデータの内容の更新予備が生じて
電子計算機システムは正しく動作しない。
この問題を避けるために、従来は次のいずれかの方法を
採用していた。
(4第1の方法では、最初に処理装置サブシステム(1
)が外部記憶装置!<<1をアクセスする際に外部記憶
制御装置(,7)内の占有制御7ラグ(3a)をセット
するように要求し、一連のデータ入出力処理を終了して
、入出力バツファ領域(lc)内の全データブロックを
再び外部記憶装置(glに書き戻してから占有制御フラ
グ(3a)をリセットする。しかしながら、このよう圧
すると、データ更新上の予備は防ぐことができるが、他
の処理装置サブシステム(コ)が外部記憶装置(tll
をアクセスするのを待つ時間が長くなり、電子計算機シ
ステムの効率が悪くなる。
(,21第2〕方法では、両方の処理装置サブシステム
(1)および(2)で共用できる共用記憶装置(5)の
ような、複数の処理装置サブシステム間にまたがる資源
排他!8!機構を用意する。各処理装置サブシステム(
ハ又は(コ1は、外部記憶装置(ダ1のデータをアクセ
スするのに先立って共用記憶装置(jlヘデータブロッ
ク(ga)を占有する旨の登録要求を出し、その要求が
受付けられるのを待って、実際に、データブロック(t
Ia)をアクセスする。このようにすると、第1の方法
の外部記憶装置(り1の全体を占有するよりは効率が良
くなる。しかし、外部記憶装置(り1以外に共用記憶装
置1y)のような資源排他管理機構が必要となりかつデ
ータ管理プログラムは頻繁にそれをアクセスしなければ
ならない。
〔発明が解決しようとする問題点〕
従来の外部記憶制御装置では、いづれの場合にも、処理
装置サブシステムは内部の入出力バッファ領域内に記憶
されている修正されたデータブロックを元の外部記憶装
置に書き戻さない限り、他の処理装置サブシステムから
は同じデータのアクセスカ行すえない。逆に、他の処理
装置サブシステムが待たされる時間を短かくするために
は、変更されたデータブロックは人出カバッ7ア領°域
からただちに外部記憶装置に書き戻すことが必要になり
、このことが外部記憶装置との入出力回数を減らすとい
う人出カパッファ領域本来のねらいを半減してしまうと
いう問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、複数の処理装置サブシステムから同一の外
部記憶装置をアクセスした際にデ−タの更新上の予備を
起こすことなく、各処理装置サブシステムに入出力回数
を削減するための入出力バッファ領域を保持することを
可能にすることを目的としている。
〔問題点を解決するための手段〕
この発明にかかる外部記憶制御装置は、その内部に、外
部記憶装置の全データブロックの存在状態を管理するテ
ーブルと、各処理装置サブシステムに対してその内部の
入出力バツ7ア領域内の特定のデータブロックを無効化
するように指示を出す機能と、各処理装置サブシステム
に対して人出カバソファ領域内の特定のデータブロック
を外部記憶制御装置へ返送するように指示を出す機能と
を有するものである。
〔作 用] この発明によれば、特定の処理装置サブシステムからの
データ要求に対して、データブロック管理テーブルによ
りデータブロックの最新データが存在することを検出し
、そのデータが外部記憶装置内”にあればただちに処理
装置サブシステムの入出力バッファ領域に転送を行ない
、なければ他の処理装置サブシステムから該当する最新
のデータブロックを要求元の処理装置サブシステムに転
送し、かつこの要求が変更を伴なうものであれば、他の
処理装置サブシステムに対してその人出カバソファ領域
内圧記憶されているデータブロックを無効にする。
〔実施例〕
以下、この発明の一実施例を第1図について説明する。
この第1図は、この発明の外部記憶制御装置を備えた電
子計算機システムの構成を示したブロック図である。第
2図と同様に、tIl 71コ1は処理装置サブシステ
ム、(t’a’)、(コa)は各処理装置サブシステム
(1) 、 (コ)の中央処理装置、  (tb)、(
Ab’)は各処理装置サブシステム(zl 、 (コ)
の主記憶装置。
(tc)、(2c)は各主記憶装置(tb’)、(コb
)内の入出力バッファ領域である。(t、y)はこの発
明の外部記憶制御装置であって、データブロック存在管
理テーブルを有している。第2図と同様に、(り)は外
部記憶装置で、(aa)は1つのデータブロックである
上述したように構成された電子計算機システムにおいて
まづ外部記憶装置(り)へのアクセス動作は外部記憶装
[(弓から各処理装置サブシステム(1)。
(コ)へデータを送出する転送動作と%最新のデータブ
ロックが外部記憶装置(ダ)内に存在しない場合にデー
タブロックを該当する各処理装置サブシステムから取り
寄せる返送動作とに分けられる。さらに、データの内容
の変更を前提とした読出し要求を受けた際に、全処理装
置サブシステム(ハおよび(2)に対して、その内部の
入出力バッファ領域(lc)および(コC)内の所定の
データブロックの一部を削除するデータ無効化動作があ
る。
転送動作はさらに2つに分けられ、転送完了後もデータ
ブロック存在管理テーブル(t3a’)の状態を変更し
ない複写型と、転送完了後に同一のデー−タブロック存
在管理テーブル(z3a)を不在に変更する移動型とが
ある。ここで、不在とはデータブロック存在管理テーブ
ル(tsa’)中の該当エン) IJのポインタが外部
記憶装置(gl自身以外のサブシステムを指示している
場合である。
また、同様に返送動作にも、データブロック存在管理テ
ーブル(tea)の変更を伴なわない複写型と、同一の
存在管理テーブル(iJa)の変更を伴なう移動型とが
ある。
さらに、この発明の動作を詳細に説明する。
データブロック存在管理テーブル(tja’)内には外
部記憶装置(<41の全データブロック対応にその存在
状態を指示するポインタがあって、その初期状態におい
てはデータが全て外部記憶装置(11自身に存在してい
ることを指示している。
■ いま、処理装置サブシステム(ハよシリードオンリ
ーモードでデータブロック(la)の読出し要求が外部
記憶制御装置(13)で受信されたとすれば、この外部
記憶制御装置(13)はデータブロック(4’a)が外
部記憶装置(tIlに存在していることをデータブロッ
ク存在管理テーブル(t3a’)から検出し、ただちに
転送動作に入る。しかも、この読出し要求はリードオン
リーモードなのでこの転送動作は複写型である、すなわ
ち、外部記憶装f (411のデータブロック(Aa’
)が処理装置サブシステム(/lへ転送され、転送完了
後もデータブロック存在管理テーブル(lja)の内容
は変わらない。処理装置サブシステム(/lでは、この
データは人出カバソファ領域(lC)のブロックが満杯
になるまで保持される。ただし、この間処理装置サブシ
ステム(ハはデータの内容を変更しない。
■ 次に、この状態で処理装置サブシステム(コ1より
修正モードの読出し要求が外部記憶制御装置(13)で
受信されると、この外部記憶制御装置(13)は該当デ
ータブロック(la)が外部記憶装置(al K存在し
ていることを検出して、ただちに転送動作に入る。この
場合、修正モードの読出しなので移動型転送となる。す
なわち外部記憶装置(ψ1のデータブロック(<!a)
の転送を開始するとともに全処理装置サブシステム(1
1および(2)に対してこのデータブロック(lla)
を入出力バツファ領域(tc)および(コC)から削除
するよう無効化指令を出す、また、転送完了後、データ
ブロック存在管理テーブル(lja)の、データブロッ
ク(lla)に相当するエントリのポインタは処理装置
サブシステム(2)を指示するように変更されて不在と
なり、処理装置サブシステム(2)ではデータブロック
(lqa)を入出力バツファ領域(コC)内に修正モー
ドであることを指示するフラグと共に記憶し続ける。
■ つづいて、データブロック存在管理テーブル(1,
?a)が不在の場合について説明する。
前記@の結果に引続いて、再び処理装置サブシステム(
/lからデータブロックCtea)の読出し要求がリー
ドオンリーモードで外部記憶制御装置(13)に伝送さ
れると、この外部記憶制御装置(13)は、データブロ
ック(tea)が外部記憶(40には存在しないが、処
理装置サブシステム(2)には存在することを検出して
、返送動作に入る。すなわち、処理装置サブシステムC
コ)はデータブロック(14’a)の複写型返送要求を
送出する。処理装置サブシステム(コ)はデータブロッ
ク(t’la)を外部記憶制御装置(13)へ書込む。
次に、外部記憶制御装置(/、?)は処理装置サブシス
テム(/lへの複写型転送を行なう。複写型転送された
データブロック(t’la’)は一度、入出力バツ7ア
領域(コC)内に読込まれ、使用された後、すぐに無効
化される。
■ 最後に、データブロック(t41a)が処理装置サ
ブ7ステム(21内にあり、存在しない時に修正モード
の読出し要求が処理装置サブシステム(t)からも発生
される場合について説明する。
外部記憶制御装置(ハ?)は前記■と同様にデータブロ
ック(tqa”)が存在しないことを検出して返送動作
に入るが、この場合は修正モードの続出し要求が受信さ
れているので移動型の返送要求を処理装置サブシステム
(2)へ送出する。この処理装置サブシステム(2)は
該当データを外部記憶制御装置(t 、? ’)へ転送
し、入出力バッファ領域(コC)内のデータブロック(
tea)のエントリを無効にする。
次に、外部記憶制御装置(/3)内のデータブロック存
在管理テーブル(1,7a)は一時存在するが、その後
すぐ処理装置サブシステム(21への移gJ型転送を完
了後、処理装置サブシステム(1)全指示するようにな
って存在しなくなる。
上記の例では、処理装置サブシステム(2)は外部記憶
制御装置(13)からの移動型返送要求に無条件に従う
ように記載したが、実際には、処理装置サブシステム(
コ)は該当するデータブロック(tqh’)を一定の時
間の間、排他的に占有するためにロックし、この間は外
部記憶制御装置(13)からの移動型返送要求を拒否又
は待機させることができる。
こうすることにより、より上位のプログラム管理層で、
もつと論理的なファイル単位のアクセス制御機構を実現
できる。
なお、本明細書では、2つの処理装置サブシステムが存
在する場合について説明したが、処理装置サブシステム
が3つ以上存在しても、データブロック存在管理テーブ
ル中のポインタが指示できる範囲であれば全く同様に動
作できる。
また、データブロック存在管理テーブルの各エントリは
該当する処理装置サブシステムを指示するポインタとし
たが、これを単に外部記憶装置内圧存在するかしないか
だけを指示するフラグとして、存在しない場合は、全処
理装置サブシステムに返送要求を送出し、該当する処理
装置サブシステムがこれに応答するようにしてもよい。
さらに、存在しないデータブロックに対する続出し要求
は返送が行なわれ、読出しが完了するまで待機されるよ
うにしたが、−担、存在しないデータに対する読出し要
求として、エラーを終了した後、返送を完了したところ
で、外部記憶制御装置から処理装置サブシステムへ割込
みを行ない、処理装置サブシステムが再試行されるよう
にしてもよい。。
〔発明の効果〕
以上に説明したように、この発明によれば同一の外部記
憶装置を複数の処理装置サブシステムで共用する際に、
外部記憶制御装置内に、データの存在状況とその更新予
備を監視する機構を設けたので、独立の電子計算機関排
他制御機構を必要とせずに、データ更新上の予備を起こ
すことなく、各処理装置サブシステム内九入出力バッフ
ァ領域を設けることができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を使用した電子計し 算機システムを示さたブロック図、第2図は従来の外部
記憶制御装置を使用した電子計算機システムを示したブ
ロック図である。 (ハと(謁・・処理装置ザブシステム、  (ta)と
(コa)−・中央処理装置、(lb)と(2b)・書主
記憶装置、  (tc’)と(2c)+1・入出力バッ
ファ領域、(13)・働外部記憶制御装置、(t、ya
)・寺データブロック存在管理テーブル、 (41!l
・・外部記憶装置、(la)@・データブロックである
。 なお、各図中、同一符号は同−又は相当部分を示す。 1℃2 : 処11!置’17”−λテta10ヒ2a
  :  tP5e%f!を電1bヒ2b  :  i
K+J、Fc置ICヒ2C:  入出力lf−+Vvl
域13、外部記憶制御装置 130 ・ テ゛−タフ゛07り泊I五官哩チーγノし
4 ・ 外iI′Stc態装置 4C: デゝタア口、り 手続補正・書「自発」 昭和61チ8.乃7B

Claims (1)

  1. 【特許請求の範囲】 中央処理装置および入出力バッファ領域を有する主記憶
    装置から各々なる複数の処理装置サブシステムから同時
    にアクセスできるように構成された外部記憶装置を制御
    する外部記憶制御装置において、 データブロックの存在管理テーブルと、前記外部記憶装
    置に記憶されているデータブロックを各処理装置サブシ
    ステムに返送するよう要求する機能と、前記各処理装置
    サブシステムにその入出力バッファ領域内の特定の前記
    データブロックを無効化するよう要求する機能と、を有
    することにより、前記各処理装置サブシステムからのデ
    ータ転送要求に対して、その最新データを該当する処理
    装置サブシステムから取り寄せて、要求元の処理装置サ
    ブシステムへ転送すること、又前記各サブシステムから
    のデータ要求がデータ内容の変更を伴なう場合には、同
    一の前記データブロックを前記入出力バッファ領域から
    無効化するように指示すること、により前記複数の処理
    装置サブシステム中の前記入出力バッファ領域の内容を
    矛循なく維持できるようにしたことを特徴とする外部記
    憶制御装置。
JP60287965A 1985-12-23 1985-12-23 外部記憶制御装置 Pending JPS62147548A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60287965A JPS62147548A (ja) 1985-12-23 1985-12-23 外部記憶制御装置
GB08630540A GB2184580A (en) 1985-12-23 1986-12-22 External memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60287965A JPS62147548A (ja) 1985-12-23 1985-12-23 外部記憶制御装置

Publications (1)

Publication Number Publication Date
JPS62147548A true JPS62147548A (ja) 1987-07-01

Family

ID=17724042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60287965A Pending JPS62147548A (ja) 1985-12-23 1985-12-23 外部記憶制御装置

Country Status (2)

Country Link
JP (1) JPS62147548A (ja)
GB (1) GB2184580A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476345A (en) * 1987-09-18 1989-03-22 Fujitsu Ltd Disk cache control system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU614044B2 (en) * 1988-03-25 1991-08-15 Nec Corporation Information processing system capable of quickly detecting an extended buffer memory regardless of a state of a main memory device
JPH087715B2 (ja) * 1990-11-15 1996-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理装置及びアクセス制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3618040A (en) * 1968-09-18 1971-11-02 Hitachi Ltd Memory control apparatus in multiprocessor system
US3581291A (en) * 1968-10-31 1971-05-25 Hitachi Ltd Memory control system in multiprocessing system
US3735360A (en) * 1971-08-25 1973-05-22 Ibm High speed buffer operation in a multi-processing system
US4142234A (en) * 1977-11-28 1979-02-27 International Business Machines Corporation Bias filter memory for filtering out unnecessary interrogations of cache directories in a multiprocessor system
JPS5849945B2 (ja) * 1977-12-29 1983-11-08 富士通株式会社 バツフア合せ方式
US4228503A (en) * 1978-10-02 1980-10-14 Sperry Corporation Multiplexed directory for dedicated cache memory system
US4399506A (en) * 1980-10-06 1983-08-16 International Business Machines Corporation Store-in-cache processor means for clearing main storage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476345A (en) * 1987-09-18 1989-03-22 Fujitsu Ltd Disk cache control system

Also Published As

Publication number Publication date
GB8630540D0 (en) 1987-02-04
GB2184580A (en) 1987-06-24

Similar Documents

Publication Publication Date Title
US8028139B2 (en) Remote copy method and remote copy system
US6862632B1 (en) Dynamic RDF system for transferring initial data between source and destination volume wherein data maybe restored to either volume at same time other data is written
US7089386B2 (en) Method for controlling storage device controller, storage device controller, and program
US20070038825A1 (en) Remote copy system
JP2561398B2 (ja) 二重化ディスク制御装置
JPH09311839A (ja) データ共用方式
JPH03228169A (ja) 計算機システム
JPH1031561A (ja) データ多重化方法および情報処理装置ならびに記憶サブシステム
JPS62147548A (ja) 外部記憶制御装置
JP3122295B2 (ja) 磁気ディスクコントローラの二重化方法
JP3105029B2 (ja) 二重化制御装置
JPH10269030A (ja) 遠隔ファイル共用システムおよびその制御方法
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JPH07325674A (ja) 半導体メモリの交換方法および半導体ディスクサブシステムの制御方法
JPS59135684A (ja) バツフアメモリ間のデ−タバイパス方式
JPS5985559A (ja) フアイル制御システム
JPH11184829A (ja) デバイス間データ転送装置及びその方法
JPS61234447A (ja) バス獲得制御装置
JPS61173355A (ja) デイスクキヤツシユ設置方式
JPS62160857A (ja) 二重化処理装置の再開処理方式
JPH07319720A (ja) プロセッサの系切替え方式
JPS62182953A (ja) メモリアクセス制御方式
JPS61105674A (ja) 画像処理装置
JPS58129628A (ja) デ−タチヤネル装置
JPH0589060A (ja) データベース入出力処理方式