JPS62146038A - Communication control equipment - Google Patents
Communication control equipmentInfo
- Publication number
- JPS62146038A JPS62146038A JP28841285A JP28841285A JPS62146038A JP S62146038 A JPS62146038 A JP S62146038A JP 28841285 A JP28841285 A JP 28841285A JP 28841285 A JP28841285 A JP 28841285A JP S62146038 A JPS62146038 A JP S62146038A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- serial
- interrupt signal
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、有線あるいは無線により、マルチドロップ方
式によりデータ通信を行なう通信制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a communication control device that performs data communication using a multi-drop method, either by wire or wirelessly.
従来の技術
従来のマルチドロップ方式による通信制御装置は、第3
図に示したように、通信回線11からシリアルデータを
受信すると、受信回路13を介しシリアル/パラレル変
換回路14により、1バイト毎にパラレル変換され、変
換が完了する毎に、割込信号が発生し、この割込信号に
より制御回路16に対し、データ読み取り請求をする。Conventional technology A communication control device using a conventional multi-drop method has a third
As shown in the figure, when serial data is received from the communication line 11, it is converted into parallel data byte by byte by the serial/parallel conversion circuit 14 via the reception circuit 13, and an interrupt signal is generated every time the conversion is completed. Then, this interrupt signal requests the control circuit 16 to read the data.
制御回路−15では、上記割込信号を受信すると、シリ
アル/パラレル変換回路14から、1バイトづつ、受信
データを読み取り、自己宛データの場合には制御回路1
5内部で、エラー処理等のデータ通信に必要な処理を施
した後、送信回路12を介し端末(図示せず)へ出力す
る。When the control circuit 15 receives the interrupt signal, it reads the received data one byte at a time from the serial/parallel conversion circuit 14, and if the data is addressed to itself, the control circuit 1
5 performs processing necessary for data communication such as error processing, and then outputs to a terminal (not shown) via a transmitting circuit 12.
一方自己宛データでない場合には、受信した1バケット
分のデータは全て放棄し、次の自己宛パケットを受信す
るまで待機する。On the other hand, if the data is not addressed to itself, it discards all the received data for one bucket and waits until the next packet addressed to itself is received.
発明が解決しようとする問題点
しかしながら上記した従来の通信制御装置では、自己宛
のデータも、またそれ以外のデータも全て制御回路に取
り込み、制御回路で、自己宛データであるかどうかの判
断をし、自己宛データのみを取り込み、それ以外のデー
タは全て放棄するという方式であるため、自己宛以外の
データの受信処理にも処理時間が必要となる。マルチド
ロップで通信回線に接続される通信制御装置が増えれば
増える程、上述したような自己宛以外のデータ受信処理
に余計な時間を費すことになるという問題点を有してい
た。Problems to be Solved by the Invention However, in the conventional communication control device described above, all data addressed to itself and other data are taken into the control circuit, and the control circuit judges whether the data is addressed to itself or not. However, since the system is such that only the data addressed to itself is taken in and all other data is discarded, processing time is also required to process the reception of data addressed to other than the self. The problem arises in that the more communication control devices are connected to a communication line by multi-drop, the more time is wasted in receiving data other than those addressed to the device itself.
本発明は上記問題点に鑑み、自己宛以外のデータ受信処
理に要する時間を短縮することができる通信制御装置を
提供することを目的とする。SUMMARY OF THE INVENTION In view of the above-mentioned problems, it is an object of the present invention to provide a communication control device that can shorten the time required for processing to receive data that is not addressed to itself.
問題点を解決するための手段
本発明は上記目的を達するために、通信回線上にデータ
を送出するための送信回路と、通信回線からのデータを
受信するための受信回路と、制御回路間のパラレルデー
タをシリアルデータに変換するためのシリアル/パラレ
ル変換回路と、上記シリアル/パラレル変換回路からの
割込信号により駆動されるリトリガラブルモノマルチ回
路と、上記割込信号をリトリガラブルモノマルチ回路の
出力で制御するゲート回路と、上記シリアル/パラレル
変換回路とパラレルデータのやりとりを行なう制御回路
とを備えたものである。Means for Solving the Problems In order to achieve the above object, the present invention provides a transmission circuit for transmitting data on a communication line, a reception circuit for receiving data from the communication line, and a control circuit. A serial/parallel conversion circuit for converting parallel data into serial data, a retriggerable mono-multi circuit driven by the interrupt signal from the serial/parallel conversion circuit, and a retriggerable mono-multi circuit for converting the above interrupt signal. It is equipped with a gate circuit that is controlled by the output of the circuit, and a control circuit that exchanges parallel data with the serial/parallel conversion circuit.
作用
本発明は上記した構成により、制御回路部で自己宛でな
い受信データと判断した場合には、リトリガラブルモノ
マルチ回路を1パケット受信中、セット状態に保持し続
け、その出力信号をゲート回路に入力することによりシ
リアル/パラレル変換回路からの割込信号が、制御回路
に入力されることを禁止することにより、自己宛以外の
データを受信した時に費される時間を使用しないように
する。According to the above-described configuration, the present invention keeps the retriggerable monomulti circuit in the set state while receiving one packet when the control circuit determines that the received data is not addressed to itself, and sends the output signal to the gate circuit. By inputting the interrupt signal from the serial/parallel converting circuit to the control circuit, the time spent when receiving data other than the one addressed to itself is not used.
実施例
第1図は、本発明の一実施例通信制御装置を示すブロッ
ク図である。第1図において、1はマルチドロップ型の
通信回線、2は通信回線2にデータを送信するための送
信回路で、データ入力端子22及びデータ出力端子21
を有する。3は、通信回線2からの・/リアルデータを
受信する受信回路で、データ入力端子31及びデータ出
力端子32を有する。4はシリアル/パラレル変換回路
で、/リアルデータ出力端子41、シリアルデータ入力
端子42、パラレルデータ入出力端子43、割込信号出
力端子44を有する。5は制御回路で、パラレルデータ
入出力端子51、割込信号入力端子52、IJ 1.リ
ガラブルモノマルチ回路6を制御する制御信号出力端子
53と、端末(図示せず)側データバス入出力端子54
を有する。6はリトリガラブルモノマルチ回路で、割込
信号入力端子61、ゲート制御信号出力端子62及びセ
ット/リセット制御信号入力端子63を有する。7はゲ
ート回路で、割込信号入力端子72、ゲート制御信号入
力端子71及びゲート信号出力端子73を有する。Embodiment FIG. 1 is a block diagram showing a communication control device according to an embodiment of the present invention. In FIG. 1, 1 is a multi-drop type communication line, 2 is a transmitting circuit for transmitting data to the communication line 2, and includes a data input terminal 22 and a data output terminal 21.
has. A receiving circuit 3 receives real data from the communication line 2, and has a data input terminal 31 and a data output terminal 32. 4 is a serial/parallel conversion circuit, which has a /real data output terminal 41, a serial data input terminal 42, a parallel data input/output terminal 43, and an interrupt signal output terminal 44. 5 is a control circuit, which includes a parallel data input/output terminal 51, an interrupt signal input terminal 52, and IJ1. A control signal output terminal 53 for controlling the reconfigurable mono multi-circuit 6 and a terminal (not shown) side data bus input/output terminal 54
has. Reference numeral 6 denotes a retriggerable monomulti-circuit, which has an interrupt signal input terminal 61, a gate control signal output terminal 62, and a set/reset control signal input terminal 63. A gate circuit 7 has an interrupt signal input terminal 72, a gate control signal input terminal 71, and a gate signal output terminal 73.
以上、上記した構成からなる通信制御装置の動作につい
て更に説明すると、第2図(&)に示したような一連の
データが受信されると、受信回路3を介して、シリアル
データがシリアル/パラレル変換回路4に入力される。To further explain the operation of the communication control device having the above configuration, when a series of data as shown in FIG. The signal is input to the conversion circuit 4.
シリアル/パラレル変換回路4では、パラレルデータに
変換して出力すると同時に、割り込み信号を発生する。The serial/parallel conversion circuit 4 converts the data into parallel data and outputs it, and at the same time generates an interrupt signal.
割り込み信号は、リトリガラブルモノマルチ回路6とゲ
ート回路7に入力される。リトリガラブルモノマルチ回
路6は、通常は、制御回路5からの制御信号により、リ
セット状態にあり、ゲート回路7は、開状態にあり、上
記割り込み信号は、ゲート回路7を介して、制御回路5
に入力される。The interrupt signal is input to the retriggerable monomulti circuit 6 and the gate circuit 7. The retriggerable mono multi-circuit 6 is normally in a reset state by a control signal from the control circuit 5, the gate circuit 7 is in an open state, and the interrupt signal is transmitted to the control circuit via the gate circuit 7. 5
is input.
割込信号が入力されると、制御回路6では、シリアル/
パラレル変換回路4からのパラレルデータを読み取る。When the interrupt signal is input, the control circuit 6
Read parallel data from parallel conversion circuit 4.
以上のようなシーケンスにより、次々にデータが受信さ
れるが、アドレスデータが受信された時点で自己宛デー
タであるかどうかの判定を行ない、自己宛データの場合
には、その状態でデータ受信を続行する。一方自己宛デ
ータでない場合には、リトリガラプルモノマルチ回路6
のリセットを解除し、トリガー可能状態にする。このよ
うな状態で割込信号が入力されると、上記リトリガラブ
ルモノマルチ回路6がトリガーされ、一定のパルス幅を
有する出力信号を発生し、ゲート回路7に入力する。ゲ
ート回路7の他の入力端子72には、割込信号が入力さ
れるが、ゲートが閉状態であるので、ゲート出力信号は
出力されない。According to the above sequence, data is received one after another, but when address data is received, it is determined whether the data is addressed to the self or not, and if the data is addressed to the self, data reception is continued in that state. continue. On the other hand, if the data is not addressed to itself, the retrigger pull mono multi circuit 6
Cancels the reset and makes it possible to trigger. When an interrupt signal is input in such a state, the retriggerable monomulti circuit 6 is triggered, generates an output signal having a constant pulse width, and inputs it to the gate circuit 7. An interrupt signal is input to the other input terminal 72 of the gate circuit 7, but since the gate is in a closed state, no gate output signal is output.
今、リトリガラプルモノマルチ回路6の時定数を、通信
回線1から受信するデータ間隔(バイトとバイトの時間
間隔)Tより長く設定しておくならば、残りの一連デー
タ(1パケット分)を受信している間中、リトリガラブ
ルモノマルチ回路6からは、常に制御信号が出力されっ
ばなしになるため、制御回路5には割込信号は入力され
ない。Now, if the time constant of the retrigger pull mono multi circuit 6 is set longer than the data interval (byte-to-byte time interval) T received from the communication line 1, the remaining series of data (one packet worth) During reception, the retriggerable monomulti circuit 6 always outputs a control signal, so no interrupt signal is input to the control circuit 5.
一方制御回路5は、IJ )リガラブルモノマルチ回路
6の出力状態を適当なタイミングで読み取り、出力信号
がなくなったことを確認した後、す) IJガラプルモ
ノマルチ回路をり羊ノド状態にしてイニシャル状態に復
帰する。On the other hand, the control circuit 5 reads the output state of the IJ) removable mono multi-circuit 6 at an appropriate timing, and after confirming that the output signal is no longer present, sets the IJ removable mono multi-circuit to a state where it is in a stable condition. Return to initial state.
発明の効果
上述した如く、自己宛以外のデータを受信した場合には
、ハード的に割込信号が入力しないようにすることによ
り、データ受信処理に要する時間を節約し、その時間を
他のジョブ(例えば端末制御)を実行することができる
。Effects of the Invention As mentioned above, by preventing the hardware from inputting an interrupt signal when receiving data that is not addressed to the user, the time required for data reception processing can be saved, and that time can be used for other jobs. (for example, terminal control).
第1図は本発明の一実施例における通信制御装置を示す
ブロック図、第2図は同装置の動作を説明するためのタ
イミングチャート、第3図は従来例の通信制御回路のブ
ロック図である。
1・・・・・・通信回線、2・・・・・・送信回路、3
・・・・・・受信回路、4・・・・・・シリアル/パラ
レル変換回路、6・・・・・・制御回路、6・・・・・
・リトリガラブルモノマルチ回路、7・・・・・・ゲー
ト回路。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名/−
−−週係回j泉
2−4イ占[]J各−
3−一一受侶回誇
4−−−シリアノv/χうしIしf#回メ弧5−m−へ
1]a7回外
7−−− ケート回蕩ト
第1図
ぎ 巴 S 3
第3図FIG. 1 is a block diagram showing a communication control device according to an embodiment of the present invention, FIG. 2 is a timing chart for explaining the operation of the device, and FIG. 3 is a block diagram of a conventional communication control circuit. . 1...Communication line, 2...Transmission circuit, 3
...Receiving circuit, 4...Serial/parallel conversion circuit, 6...Control circuit, 6...
・Retriggerable mono multi-circuit, 7...gate circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person/-
---Weekly connection j Izumi 2-4 I divination [] J each - 3-11 receiver's time pride 4 --- Syriano v/χ Ushi Ishi f# times Me arc 5-m-to 1] a7 times Outside 7 --- Keto's Rehabilitation Figure 1 Tomoe S 3 Figure 3
Claims (1)
ータ通信を行なう通信制御装置であって、通信回線上に
データを送出するための送信回路と、上記通信回線から
のデータを受信するための受信回路と、制御回路間のパ
ラレルデータをシリアルデータに変換するためのシリア
ル/パラレル変換回路と、上記シリアル/パラレル変換
回路からの割込信号により駆動されるリトリガラブルモ
ノマルチ回路と、上記割込信号を上記リトリガラブルモ
ノマルチ回路の出力で制御するゲート回路と、上記シリ
アル/パラレル変換回路とパラレルデータのやりとりを
行なう制御回路とを具備し、上記制御回路において通信
回線からの受信データの中のアドレスデータを判定する
ことにより、自己宛のデータであるかどうかを判断し、
自己宛のデータの場合には、アドレスデータに続くデー
タを連続して取り込み、自己宛のデータでない場合には
、上記リトリガラブルモノマルチ回路を1パケット受信
中セット状態に保持し続け、その出力信号を上記ゲート
回路に入力することにより、上記シリアル/パラレル変
換回路からの割込信号が、上記制御回路に入力されるこ
とを禁止することを特徴とした通信制御装置。A communication control device that performs data communication using a multi-drop method using wired or wireless communication, comprising a transmitting circuit for transmitting data onto a communication line, and a receiving circuit for receiving data from the communication line. , a serial/parallel converter circuit for converting parallel data between control circuits into serial data, a retriggerable monomulti circuit driven by an interrupt signal from the serial/parallel converter circuit, and the interrupt signal a gate circuit that controls the output of the retriggerable monomulti circuit, and a control circuit that exchanges parallel data with the serial/parallel conversion circuit, and the control circuit controls the output of the data received from the communication line. By determining the address data, it is determined whether the data is addressed to the self,
If the data is addressed to the self, the data following the address data is taken in continuously, and if the data is not addressed to the self, the retriggerable monomulti circuit is held in the set state while one packet is being received, and the output is A communication control device characterized in that inputting a signal to the gate circuit inhibits an interrupt signal from the serial/parallel conversion circuit from being input to the control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28841285A JPS62146038A (en) | 1985-12-20 | 1985-12-20 | Communication control equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28841285A JPS62146038A (en) | 1985-12-20 | 1985-12-20 | Communication control equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62146038A true JPS62146038A (en) | 1987-06-30 |
JPH0533861B2 JPH0533861B2 (en) | 1993-05-20 |
Family
ID=17729871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28841285A Granted JPS62146038A (en) | 1985-12-20 | 1985-12-20 | Communication control equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62146038A (en) |
-
1985
- 1985-12-20 JP JP28841285A patent/JPS62146038A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0533861B2 (en) | 1993-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62146038A (en) | Communication control equipment | |
JPH03108837A (en) | Time division bus control circuit | |
JP3230339B2 (en) | Communication control device | |
JPS629418A (en) | Timer control system | |
JPS59703A (en) | Sequence control system | |
JPH03283946A (en) | Line control system | |
JPS6327135A (en) | Transmission control equipment | |
JPH02188861A (en) | Time sharing information processor | |
JP3703603B2 (en) | Virtual terminal | |
JPS62243039A (en) | Processor state monitoring system for decentralized control type switchboard | |
JPS6072451A (en) | Block transfer system in unconfirming transfer | |
JPH05242005A (en) | Device cross call device | |
JPS62183700A (en) | Remote supervisory and controlling system | |
JPS63294028A (en) | Data control system | |
JPS6326758A (en) | Packet communication equipment by dynamic polling | |
JPS63294027A (en) | Data control system | |
JPS61125257A (en) | Communication control system | |
JPH0568041A (en) | Communication control system | |
JPS5986942A (en) | Controlling system of data communication terminal equipment | |
JPH0669978A (en) | Inter-processor communication system | |
JPH0342741B2 (en) | ||
JPS59216346A (en) | Call reserving system | |
JPH0240755A (en) | Data processor | |
JPS6256049A (en) | Method for controlling communication processor | |
JPS60117846A (en) | Data transmission system |