JPH0533861B2 - - Google Patents

Info

Publication number
JPH0533861B2
JPH0533861B2 JP28841285A JP28841285A JPH0533861B2 JP H0533861 B2 JPH0533861 B2 JP H0533861B2 JP 28841285 A JP28841285 A JP 28841285A JP 28841285 A JP28841285 A JP 28841285A JP H0533861 B2 JPH0533861 B2 JP H0533861B2
Authority
JP
Japan
Prior art keywords
data
circuit
serial
communication
addressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28841285A
Other languages
Japanese (ja)
Other versions
JPS62146038A (en
Inventor
Akimasa Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28841285A priority Critical patent/JPS62146038A/en
Publication of JPS62146038A publication Critical patent/JPS62146038A/en
Publication of JPH0533861B2 publication Critical patent/JPH0533861B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、有線あるいは無線により、マルチド
ロツプ方式によりデータ通信を行なう通信制御装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a communication control device that performs data communication using a multi-drop method, either by wire or wirelessly.

従来の技術 従来のマルチドロツプ方式による通信制御装置
は、第3図に示したように、通信回線11からシ
リアルデータを受信すると、受信回路13を介し
シリアル/パラレル変換回路14により、1バイ
ト毎にパラレル変換され、変換が完了する毎に、
割込信号が発生し、この割込信号により制御回路
15に対し、データ読み取り要求をする。制御回
路15では、上記割込信号を受信すると、シリア
ル/パラレル変換回路14から、1バイトづつ、
受信データを読み取り、自己宛データの場合には
制御回路15内部で、エラー処理等のデータ通信
に必要な処理を施した後、送信回路12を介し端
末(図示ぜす)へ出力する。
Prior Art As shown in FIG. 3, a conventional multi-drop type communication control device receives serial data from a communication line 11, converts each byte into parallel data by a serial/parallel conversion circuit 14 via a receiving circuit 13 converted and each time the conversion is completed,
An interrupt signal is generated, and this interrupt signal requests the control circuit 15 to read data. When the control circuit 15 receives the interrupt signal, the control circuit 15 receives the interrupt signal from the serial/parallel conversion circuit 14, one byte at a time.
The received data is read, and if the data is addressed to itself, it is subjected to processing necessary for data communication such as error handling within the control circuit 15, and then outputted to a terminal (not shown) via the transmission circuit 12.

一方自己宛データでない場合には、受信した1
パケツト分のデータは全て放棄し、次の自己宛パ
ケツトを受信するまで待機する。
On the other hand, if the data is not addressed to itself, the received 1
It discards all data for the packet and waits until receiving the next packet addressed to itself.

発明が解決しようとする問題点 しかしながら上記した従来の通信制御装置で
は、自己宛のデータも、またそれ以外のデータも
全て制御回路に取り込み、制御回路で、自己宛デ
ータであるかどうかの判断をし、自己宛データの
みを取り込み、それ以外のデータは全て放棄する
という方式であるため、自己宛以外のデータの受
信処理にも処理時間が必要となる。マルチドロツ
プで通信回線に接続される通信制御装置が増えれ
ば増える程、上述したような自己宛以外のデータ
受信処理に余計な時間を費すことになるという問
題点を有していた。
Problems to be Solved by the Invention However, in the conventional communication control device described above, all data addressed to itself and other data are taken into the control circuit, and the control circuit judges whether the data is addressed to itself or not. However, since the system is such that only the data addressed to itself is taken in and all other data is discarded, processing time is also required to process the reception of data addressed to other than the self. The problem arises in that the more communication control devices are connected to a communication line in a multi-drop manner, the more time is wasted in receiving data that is not addressed to the device itself.

本発明は上記問題点に鑑み、自己宛以外のデー
タ受信処理に要する時間を短縮することができる
通信制御装置を提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, it is an object of the present invention to provide a communication control device that can shorten the time required for processing to receive data that is not addressed to itself.

問題点を解決するための手段 本発明は上記目的を達するために、通信回線上
にデータを送出するための送出回路と、通信回線
からのデータを受信するための受信回路と、制御
回路間のパラレルデータをシリアルデータに変換
するためのシリアル/パラレル変換回路と、上記
シリアル/パラレル変換回路からの割込信号によ
り駆動されるリトリガラブルモノマルチ回路と、
上記割込信号をリトリガラブルモノマルチ回路の
出力で制御するゲート回路と、上記シリアル/パ
ラレル変換回路とパラレルデータのやりとりを行
なう制御回路とを備えたものである。
Means for Solving the Problems In order to achieve the above object, the present invention provides a transmission circuit for transmitting data onto a communication line, a reception circuit for receiving data from the communication line, and a control circuit. a serial/parallel conversion circuit for converting parallel data to serial data; a retriggerable monomulti circuit driven by an interrupt signal from the serial/parallel conversion circuit;
The device includes a gate circuit that controls the interrupt signal using the output of the retriggerable monomulti circuit, and a control circuit that exchanges parallel data with the serial/parallel conversion circuit.

作 用 本発明は上記した構成により、制御回路部で自
己宛でない受信データと判断した場合には、リト
リガラブルモノマルチ回路を1パケツト受信中、
セツト状態に保持し続け、その出力信号をゲート
回路に入力することによりシリアル/パラレル変
換回路からの割込信号が、制御回路に入力される
ことを禁止することにより、自己宛以外のデータ
を受信した時に費される時間を使用しないように
する。
Effects According to the present invention, with the above-described configuration, when the control circuit section determines that the received data is not addressed to itself, the retriggerable mono multi-circuit is activated while receiving one packet.
By continuing to maintain the set state and inputting its output signal to the gate circuit, the interrupt signal from the serial/parallel conversion circuit is prohibited from being input to the control circuit, thereby receiving data that is not addressed to the self. Avoid using the time that would otherwise be spent when doing so.

実施例 第1図は、本発明の一実施例通信制御装置を示
すブロツク図である。第1図において、1はマル
チドロツプ型の通信回線、2は通信回線2にデー
タを送信するための送信回路で、データ入力端子
22及びデータ出力端子21を有する。3は、通
信回線2からのシリアルデータを受信する受信回
路で、データ入力端子31及びデータ出力端子3
2を有する。4はシリアル/パラレル変換回路
で、シリアルデータ出力端子41、シリアルデー
タ入力端子42、パラレルデータ入出力端子4
3、割込信号出力端子44を有する。5は制御回
路で、パラレルデータ入出力端子51、割込信号
入力端子52、リトリガラブルモノマルチ回路6
を制御する制御信号出力端子53と、端末(図示
せず)側データバス入出力端子54を有する。6
はリトリガラブルモノマルチ回路で、割込信号入
力端子61、ゲート制御信号出力端子62及びセ
ツト/リセツト制御信号入力端子63を有する。
7はゲート回路で、割込信号入力端子72、ゲー
ト制御信号入力端子71及びゲート信号出力端子
73を有する。
Embodiment FIG. 1 is a block diagram showing a communication control device according to an embodiment of the present invention. In FIG. 1, 1 is a multi-drop type communication line, and 2 is a transmitting circuit for transmitting data to the communication line 2, which has a data input terminal 22 and a data output terminal 21. 3 is a receiving circuit that receives serial data from the communication line 2, and includes a data input terminal 31 and a data output terminal 3.
It has 2. 4 is a serial/parallel conversion circuit, which includes a serial data output terminal 41, a serial data input terminal 42, and a parallel data input/output terminal 4.
3. It has an interrupt signal output terminal 44. 5 is a control circuit, which includes a parallel data input/output terminal 51, an interrupt signal input terminal 52, and a retriggerable monomulti circuit 6.
It has a control signal output terminal 53 for controlling the data bus, and a terminal (not shown) side data bus input/output terminal 54. 6
is a retriggerable monomulti-circuit and has an interrupt signal input terminal 61, a gate control signal output terminal 62, and a set/reset control signal input terminal 63.
A gate circuit 7 has an interrupt signal input terminal 72, a gate control signal input terminal 71, and a gate signal output terminal 73.

以上、上記した構成からなる通信制御装置の動
作について更に説明すると、第2図aに示したよ
うな一連のデータが受信されると、受信回路3を
介して、シリアルデータがシリアル/パラレル変
換回路4に入力される。シリアル/パラレル変換
回路4では、パラレルデータに変換して出力する
と同時に、割り込み信号を発生する。
To further explain the operation of the communication control device having the above-described configuration, when a series of data as shown in FIG. 4 is input. The serial/parallel conversion circuit 4 converts the data into parallel data and outputs it, and at the same time generates an interrupt signal.

割り込み信号は、リトリガラブルモノマルチ回
路6とゲート回路7に入力される。リトリガラブ
ルモノマルチ回路6は、通常は、制御回路5から
の制御信号により、リセツト状態にあり、ゲート
回路7は、開状態にあり、上記割り込み信号は、
ゲート回路7を介して、制御回路5に入力され
る。割込信号が入力されると、制御回路5では、
シリアル/パラレル変換回路4からのパラレルデ
ータを読み取る。
The interrupt signal is input to the retriggerable monomulti circuit 6 and the gate circuit 7. The retriggerable monomulti circuit 6 is normally in a reset state by a control signal from the control circuit 5, the gate circuit 7 is in an open state, and the interrupt signal is
The signal is input to the control circuit 5 via the gate circuit 7. When the interrupt signal is input, the control circuit 5
Read parallel data from the serial/parallel conversion circuit 4.

以上のようなシーケンスにより、次々にデータ
が受信されるが、アドレスデータが受信された時
点で自己宛データであるかどうかの判定を行な
い、自己宛データの場合には、その状態でデータ
受信を続行する。一方自己宛データでない場合に
は、リトリガラブルモノマルチ回路6のリセツト
を解除し、トリガー可能状態にする。このような
状態で割込信号が入力されると、上記リトリガラ
ブルモノマルチ回路6がトリガーされ、一定のパ
ルス幅を有する出力信号を発生し、ゲート回路7
に入力する。ゲート回路7の他の入力端子72に
は、割込信号が入力されるが、ゲートが閉状態で
あるので、ゲート出力信号は出力されない。
According to the above sequence, data is received one after another, but when address data is received, it is determined whether the data is addressed to the self or not, and if the data is addressed to the self, data reception is continued in that state. continue. On the other hand, if the data is not addressed to itself, the reset of the retriggerable monomulti circuit 6 is released and the trigger is enabled. When an interrupt signal is input in such a state, the retriggerable monomulti circuit 6 is triggered, generates an output signal with a constant pulse width, and outputs an output signal to the gate circuit 7.
Enter. An interrupt signal is input to the other input terminal 72 of the gate circuit 7, but since the gate is in a closed state, no gate output signal is output.

今、リトリガラブルモノマルチ回路6の時定数
を、通信回線1から受信するデータ間隔(バイト
とバイトの時間間隔)Tより長く設定しておくな
らば、残りの一連データ(1パケツト分)を受信
している間中、リトリガラブルモノマルチ回路6
からは、常に制御信号が出力されつぱなしになる
ため、制御回路5には割込信号は入力されない。
一方制御回路5は、リトリガラブルモノマルチ回
路6の出力状態を適当なタイミングで読み取り、
出力信号がなくなつたことを確認した後、リトリ
ガラブルモノマルチ回路をリセツト状態にしてイ
ニシヤル状態に復帰する。
Now, if the time constant of the retriggerable monomulti circuit 6 is set longer than the data interval (time interval between bytes) T received from the communication line 1, the remaining series of data (one packet worth) During reception, retriggerable mono multi-circuit 6
From then on, the control signal is constantly output, so no interrupt signal is input to the control circuit 5.
On the other hand, the control circuit 5 reads the output state of the retriggerable monomulti circuit 6 at an appropriate timing,
After confirming that there is no output signal, the retriggerable monomulti circuit is reset to return to the initial state.

発明の効果 上述した如く、自己宛以外のデータを受信した
場合には、ハード的に割込信号が入力しないよう
にすることにより、データ受信処理に要する時間
を節約し、その時間を他のジヨブ(例えば端末制
御)を実行することができる。
Effects of the Invention As mentioned above, by preventing the hardware from inputting an interrupt signal when receiving data that is not addressed to the user, the time required for data reception processing can be saved, and that time can be used for other jobs. (for example, terminal control).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における通信制御装
置を示すブロツク図、第2図は同装置の動作を説
明するためのタイミングチヤート、第3図は従来
例の通信制御回路のブロツク図である。 1……通信回線、2……送信回路、3……受信
回路、4……シリアル/パラレル変換回路、5…
…制御回路、6……リトリガラブルモノマルチ回
路、7……ゲート回路。
Fig. 1 is a block diagram showing a communication control device according to an embodiment of the present invention, Fig. 2 is a timing chart for explaining the operation of the same device, and Fig. 3 is a block diagram of a conventional communication control circuit. . 1... Communication line, 2... Transmission circuit, 3... Receiving circuit, 4... Serial/parallel conversion circuit, 5...
...Control circuit, 6...Retriggerable monomulti circuit, 7...Gate circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 有線あるいは無線を用いて、マルチドロツプ
方式にてデータ通信を行なう通信制御装置であつ
て、通信回線上にデータを送出するための送信回
路と、上記通信回線からのデータを受信するため
の受信回路と、制御回路間のパラレルデータをシ
リアルデータに変換するためのシリアル/パラレ
ル変換回路と、上記シリアル/パラレル変換回路
からの割込信号により駆動されるリトリガラブル
モノマルチ回路と、上記割込信号を上記リトリガ
ラブルモノマルチ回路の出力で制御するゲート回
路と、上記シリアル/パラレル変換回路とパラレ
ルデータのやりとりを行なう制御回路とを具備
し、上記制御回路において通信回線からの受信デ
ータの中のアドレスデータを判定することによ
り、自己宛のデータであるかどうかを判断し、自
己宛のデータの場合には、アドレスデータに続く
データを連続して取り込み、自己宛のデータでな
い場合には、上記リトリガラブルモノマルチ回路
を1パケツト受信中セツト状態に保持し続け、そ
の出力信号を上記ゲート回路に入力することによ
り、上記シリアル/パラレル変換回路からの割込
信号が、上記制御回路に入力されることを禁止す
ることを特徴とした通信制御装置。
1. A communication control device that performs data communication using a multi-drop method using wired or wireless communication, which includes a transmitting circuit for transmitting data onto a communication line, and a receiving circuit for receiving data from the communication line. , a serial/parallel converter circuit for converting parallel data between control circuits into serial data, a retriggerable monomulti circuit driven by an interrupt signal from the serial/parallel converter circuit, and the interrupt signal a gate circuit that controls the output of the retriggerable monomulti circuit, and a control circuit that exchanges parallel data with the serial/parallel conversion circuit, and the control circuit controls the output of the data received from the communication line. By determining the address data, it is determined whether the data is addressed to the self, and if the data is addressed to the self, the data following the address data is continuously fetched, and if the data is not addressed to the self, the above By keeping the retriggerable monomulti circuit in the set state while receiving one packet and inputting its output signal to the gate circuit, the interrupt signal from the serial/parallel conversion circuit is input to the control circuit. A communication control device characterized by prohibiting communication.
JP28841285A 1985-12-20 1985-12-20 Communication control equipment Granted JPS62146038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28841285A JPS62146038A (en) 1985-12-20 1985-12-20 Communication control equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28841285A JPS62146038A (en) 1985-12-20 1985-12-20 Communication control equipment

Publications (2)

Publication Number Publication Date
JPS62146038A JPS62146038A (en) 1987-06-30
JPH0533861B2 true JPH0533861B2 (en) 1993-05-20

Family

ID=17729871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28841285A Granted JPS62146038A (en) 1985-12-20 1985-12-20 Communication control equipment

Country Status (1)

Country Link
JP (1) JPS62146038A (en)

Also Published As

Publication number Publication date
JPS62146038A (en) 1987-06-30

Similar Documents

Publication Publication Date Title
JPH0533861B2 (en)
US5812878A (en) System for DMA transfer wherein controller waits before execution of next instruction until a counter counts down from a value loaded by said controller
JPH04323755A (en) Dma device
JPS61123244A (en) Data communication processor
JPH0341542A (en) Peripheral controller
JP2842639B2 (en) Data transfer method
JP2530040Y2 (en) Full-duplex communication method by serial communication
JPH0433416A (en) Serial transmission p/s converter
JPS6277666A (en) Buffer circuit
JPH04107663A (en) Control system for synchronous communication system
JPH0311848A (en) Communication controller
JPH0573301B2 (en)
JPS616755A (en) Data transfer system
JPS61186046A (en) System for controlling terminal equipment connection
JPH0342741B2 (en)
JPS6025935B2 (en) HDLC transmission method
JPH11102208A (en) Sequence processing method and its sequence controller
JPH0238970B2 (en)
JPH0426576B2 (en)
JPS62269539A (en) Communication controller
JPH03141450A (en) Peripheral equipment
JPS59119439A (en) Buffer busy avoiding system
JPH02178866A (en) Sequence controller
JPH04314157A (en) Communication equipment
JPH02201680A (en) Dma data transfer circuit