JP2842639B2 - Data transfer method - Google Patents
Data transfer methodInfo
- Publication number
- JP2842639B2 JP2842639B2 JP1278649A JP27864989A JP2842639B2 JP 2842639 B2 JP2842639 B2 JP 2842639B2 JP 1278649 A JP1278649 A JP 1278649A JP 27864989 A JP27864989 A JP 27864989A JP 2842639 B2 JP2842639 B2 JP 2842639B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- data transfer
- input
- data
- transfer unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （発明の属する技術分野） 本発明は、信号処理装置と複数の入出力装置間のデー
タ転送方式に関するものである。Description: TECHNICAL FIELD The present invention relates to a data transfer method between a signal processing device and a plurality of input / output devices.
（従来技術とその問題点） 複数の入出力装置から信号処理装置（CPU）へのデー
タ転送の方式として、CPUへの割り込み要求によってデ
ータ転送を起動する方式が知られている。第１図はその
構成図を示すもので、１は信号処理装置、２はバス、３
は入出力装置である。信号処理装置１と複数の入出力装
置３との間は、データ転送を行うためのバス２により接
続される。(Prior art and its problems) As a method of transferring data from a plurality of input / output devices to a signal processing device (CPU), a method of starting data transfer by an interrupt request to the CPU is known. FIG. 1 is a block diagram showing the configuration, wherein 1 is a signal processing device, 2 is a bus, 3
Is an input / output device. The signal processing device 1 and the plurality of input / output devices 3 are connected by a bus 2 for performing data transfer.
又第２図は割り込み信号転送の構成図を示す。ここ
で、４は外部バス制御装置、５はバス駆動装置、６は割
り込み応答信号線、７はパネル監視用選択信号線、８は
割り込み要求信号線である。バス駆動装置５には複数の
入出力装置３が接続されている。FIG. 2 shows a block diagram of the interrupt signal transfer. Here, 4 is an external bus control device, 5 is a bus drive device, 6 is an interrupt response signal line, 7 is a panel monitoring selection signal line, and 8 is an interrupt request signal line. A plurality of input / output devices 3 are connected to the bus driving device 5.
第２図の構成において、バス駆動装置５は複数個の入
出力装置３をパネル監視用選択信号線７により常に順次
時分割で走査し、各入出力装置３はパネル監視用選択信
号が来た時に当該装置の状態を出力している。この場
合、入出力装置３は状態に変化を生ずる。すなわち信号
処理装置１と信号授受の必要が生じると信号処理装置１
に対し割り込み要求信号線８により割り込み要求信号を
送出する。In the configuration shown in FIG. 2, the bus driving device 5 always scans the plurality of input / output devices 3 by the panel monitoring selection signal line 7 sequentially and time-divisionally, and each input / output device 3 receives the panel monitoring selection signal. Sometimes the status of the device is output. In this case, the state of the input / output device 3 changes. That is, when it becomes necessary to exchange signals with the signal processing device 1, the signal processing device 1
, An interrupt request signal is transmitted through the interrupt request signal line 8.
割り込み要求信号を受けた信号処理装置１は、この入
出力装置３への割り込み応答信号線６により割り込み応
答信号を返す。これにより、入出力装置３はバス２を占
有して所要データを処理装置１に転送する。この割り込
み１回に転送されるデータ転送量は、特に制限されてい
ないから、発生した割り込みについて必要な全データの
転送が終了するまでバスを占有していた。The signal processing device 1 that has received the interrupt request signal returns an interrupt response signal via the interrupt response signal line 6 to the input / output device 3. As a result, the input / output device 3 occupies the bus 2 and transfers required data to the processing device 1. Since the amount of data transferred at one time of this interrupt is not particularly limited, the bus is occupied until the transfer of all the necessary data for the generated interrupt is completed.
従って、重要度の低い割り込みであっても転送すべき
データ量が多い場合には処理装置１へのデータ転送時
間、すなわちバスの占有時間が長くなるから、この間に
重要度の高い割り込みが発生しても上記割り込みに伴う
データ転送が終了してバスが開放されるまでは処理装置
１へのデータを転送できず、この割り込み処理を処理装
置１で実行できないため重要度の高いデータ転送に係る
最大遅延時間の増大が問題になっていた。Therefore, even if the interrupt is of low importance, if the amount of data to be transferred is large, the data transfer time to the processing device 1, that is, the occupation time of the bus, becomes longer, and an interrupt of higher importance occurs during this time. However, data cannot be transferred to the processor 1 until the data transfer accompanying the interrupt is completed and the bus is released, and the interrupt processing cannot be executed by the processor 1, so that the maximum value related to the data transfer of high importance An increase in delay time has been a problem.
（発明の目的） 本発明の目的は、この欠点を解決するもので、割り込
みの重要度によって１回に転送するデータ量を予め定め
て、重要度の低い割り込みデータ転送１回における割り
込みのバス占有時間を短くすることにより、重要度の高
い割り込みのデータ転送に係る最大遅延時間を短くする
ことのできるデータ転送方式を提供することにある。(Object of the Invention) An object of the present invention is to solve this drawback. The amount of data to be transferred at one time is determined in advance according to the importance of the interrupt, and the bus occupation of the interrupt in one interrupt data transfer with low importance is determined. It is an object of the present invention to provide a data transfer method capable of reducing the maximum delay time associated with the data transfer of a highly important interrupt by shortening the time.
（発明の特徴と構成） 本発明は、入出力装置から信号処理装置に対し割り込
みを行う場合、割り込みの重要度、すなわちデータ転送
のための割り込み優先順位に応じて処理装置へ転送する
データ量を適切に設定しておき、割り込みの発生した入
出力装置に対してそのデータ転送単位を通知することに
より、この転送単位でデータ転送を行うことを特徴とし
ている。(Features and Configuration of the Invention) In the present invention, when an interrupt is issued from an input / output device to a signal processing device, the importance of the interrupt, that is, the amount of data to be transferred to the processing device in accordance with the interrupt priority for data transfer is determined. It is characterized in that data is transferred in this transfer unit by appropriately setting and notifying the data transfer unit to the input / output device in which the interrupt has occurred.
本発明は、信号処理装置に割り込み重要度毎にデータ
転送単位を設定する装置と、入出力装置に対しデータ転
送単位を通知する信号線を具備させ、重要度の高い割り
込みはデータ転送単位を大きく設定し重要度の低い割り
込みはデータ転送単位を小さく設定しておくことによ
り、重要度の低い割り込みによるバスの占有時間を短く
することができるように構成されている。The present invention comprises a device for setting a data transfer unit for each interrupt priority in a signal processing device, and a signal line for notifying an input / output device of the data transfer unit, and a high-priority interrupt increases the data transfer unit. By setting the data transfer unit small for interrupts of low importance set, the bus occupation time by interrupts of low importance can be shortened.
このように、重要度の低い割り込みが１回の転送に使
用するバスの占有時間を短くし、重要度の高い割り込み
の待ち時間を短くすることにより、重要度の高い割り込
みのデータ転送に係る最大遅延時間を短くすることがで
きる。As described above, the occupation time of the bus used by a low-priority interrupt for one transfer is shortened, and the waiting time of the high-priority interrupt is shortened. Delay time can be shortened.
以下本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail.
（実施例） 第３図は本発明の実施例であり、１は信号処理装置、
３は入出力装置、４は外部バス制御装置、５はバス駆動
装置、６は割り込み応答信号線、７はパネル監視用選択
信号線、８は割り込み要求信号線、９は転送データ単位
設定装置、LL〜LHは割り込みレベル（LL＜LH）、10はデ
ータ転送単位通知用信号線である。(Embodiment) FIG. 3 shows an embodiment of the present invention, in which 1 is a signal processing device,
3 is an input / output device, 4 is an external bus control device, 5 is a bus drive device, 6 is an interrupt response signal line, 7 is a panel monitoring selection signal line, 8 is an interrupt request signal line, 9 is a transfer data unit setting device, L L to L H are interrupt levels (L L <L H ), and 10 is a data transfer unit notification signal line.
第３図において、信号処理装置１と入出力装置３は外
部バス制御装置４及びバス駆動装置５を介して、割り込
み要求線８及び割り込み応答信号線６により接続され、
更にバス駆動装置５と入出力装置３の間はパネル監視用
選択出力線７により接続されている。In FIG. 3, the signal processing device 1 and the input / output device 3 are connected via an external bus control device 4 and a bus drive device 5 by an interrupt request line 8 and an interrupt response signal line 6,
Further, the bus driving device 5 and the input / output device 3 are connected by a panel monitoring selection output line 7.
このような構成において、バス駆動装置５はパネル監
視用選択信号線７により各入出力装置３を順次時分割で
走査し、各入出力装置３はパネル監視用選択信号が来た
時に該状態を出力している。この場合、入出力装置３に
状態の変化を生じると、信号処理装置１に対し割り込み
要求信号線８により割り込み要求信号を送出する。この
割り込み要求信号の割り込み重要度は入出力装置３に対
応して定まっているから、外部バス制御装置４が割り込
んだ入出力装置３を識別することによりこの割り込み重
要度が設定されて信号処理装置１に伝達される。In such a configuration, the bus driving device 5 sequentially scans each of the input / output devices 3 by the panel monitoring selection signal line 7 in a time-division manner, and each input / output device 3 changes the state when the panel monitoring selection signal comes. Output. In this case, when the state of the input / output device 3 changes, an interrupt request signal is transmitted to the signal processing device 1 through the interrupt request signal line 8. Since the interrupt importance of the interrupt request signal is determined corresponding to the input / output device 3, the interrupt importance is set by identifying the input / output device 3 interrupted by the external bus control device 4, and the signal processing device is set. 1 is transmitted.
ここで、第３図に示すように信号処理装置１にデータ
転送単位設定装置９と、又信号処理装置１と入出力装置
３間にデータ転送単位を通知するための信号線10を設置
する。Here, as shown in FIG. 3, a data transfer unit setting device 9 and a signal line 10 for notifying the data transfer unit between the signal processing device 1 and the input / output device 3 are provided in the signal processing device 1.
信号処理装置１は、入出力装置３より割り込み要求が
有った場合には、該入出力装置３に対し割り込み応答信
号線６により割り込み応答を、又割り込みレベルに応じ
てデータ転送単位通知用信号線10によりデータ転送単位
を通知する。When receiving an interrupt request from the input / output device 3, the signal processing device 1 sends an interrupt response to the input / output device 3 via the interrupt response signal line 6, and a data transfer unit notification signal according to the interrupt level. The line 10 notifies the data transfer unit.
第４図は本発明と従来方式とのデータ転送の比較であ
る。L2〜L4は割り込みの重要度を示し、L2よりL3,L3よ
りL4の方が重要度が高いとしてある。L2という同一レベ
ルの割り込み点が２つあるとした。Ａ〜Ｆは１バイト単
位のデータ、矢印はL2〜L4の割り込み発生タイミングを
示す。FIG. 4 is a comparison of data transfer between the present invention and the conventional method. L 2 ~L 4 shows the importance of the interrupt, it than L 3, L 3 than L 2 of L 4 is as high importance. Interrupt point of the same level of L 2 has two there. A~F data of 1 byte, arrows indicate the interrupt generation timing of the L 2 ~L 4.
例えばデータ量がL2は６バイト、L3,L4は４バイトの
割り込みデータを転送する場合、従来方式によると、割
り込みの重要度に関係なくデータの転送が終了するまで
バスを占有し、第４図上段に示すようになる。For example, the data amount L 2 is 6 bytes and L 3, L 4 is transferring the interrupt data of 4 bytes, according to the conventional method, the transfer of data regardless of the importance of the interrupt occupies the bus to the end, As shown in the upper part of FIG.
本発明によると、割り込みの重要度によってデータ転
送単位を設定するため、重要度L2のデータ転送単位をそ
れぞれ２バイト、割り込み重要度L3,L4のデータ転送単
位をそれぞれ４バイトと設定しておけば、第４図下段に
示すように割り込みの重要度の高いL3,L4のデータ転送
に係る遅延時間を従来方式より短くすることができる。According to the present invention, for setting the data transfer unit by the importance of the interrupt, the importance L each of 2-byte data transfer unit 2, the interrupt importance L 3, L 4 of the data transfer unit respectively set as 4 bytes If this is done, as shown in the lower part of FIG. 4, it is possible to shorten the delay time associated with the data transfer of L 3 and L 4 with high importance of the interrupt as compared with the conventional method.
第５図は、本発明の別の実施例である。第５図は第３
図で使用したデータ転送単位通知用信号線10を除去し、
代わりに割り込み応答信号線６により割り込み応答信号
及びデータ転送単位を通知するように構成されている。FIG. 5 shows another embodiment of the present invention. FIG. 5 shows the third
Remove the data transfer unit notification signal line 10 used in the figure,
Instead, an interrupt response signal and a data transfer unit are notified by the interrupt response signal line 6.
以上は割り込み毎に信号処理装置１より入出力装置３
に対してデータ転送単位を通知する例について述べてき
たが、別の実施例を第６図に示す。ここで、１は信号処
理装置、３は入出力装置、４は外部バス制御装置、５は
バス駆動装置、11,12はデータ転送単位設定エリアであ
る。各入出力装置３は、割り込み重要度毎に割り込み要
求信号線により信号処理装置３と接続され、入出力装置
３にはデータ転送単位設定エリア12を設け、各入出力装
置３毎にデータ転送単位を設定しておく。The above is from the signal processing device 1 to the input / output device 3 for each interrupt.
Has been described for notifying the unit of data transfer, a different embodiment is shown in FIG. Here, 1 is a signal processing device, 3 is an input / output device, 4 is an external bus control device, 5 is a bus drive device, and 11 and 12 are data transfer unit setting areas. Each I / O device 3 is connected to the signal processing device 3 by an interrupt request signal line for each interrupt importance. The I / O device 3 is provided with a data transfer unit setting area 12, and each I / O device 3 has a data transfer unit. Is set.
又信号処理装置１には割り込み重要度によりデータ転
送単位を設定するデータ転送単位設定エリア11を設け、
割り込み重要度によりデータ転送単位を設定しておくこ
とにより、各入出力装置３は割り込みの度に信号処理装
置１よりデータ転送単位を通知してもらう必要がなく、
信号処理装置１は割り込み重要度により転送データ単位
を知ることができる。Further, the signal processing device 1 is provided with a data transfer unit setting area 11 for setting a data transfer unit according to the interrupt importance.
By setting the data transfer unit according to the interrupt importance, each input / output device 3 does not need to be notified of the data transfer unit from the signal processing device 1 every time an interrupt occurs.
The signal processing device 1 can know the transfer data unit based on the interrupt importance.
このように、本発明では、１回の割り込みに転送する
データ量を予め設定しておいたデータ転送単位毎のブロ
ックに分けて転送するため、各ブロック毎にどの入出力
装置からの割り込みかを識別するためのアドレスを付け
る必要があり、転送するデータ量が大きくなるという欠
点がある。しかし、これはアドレスバスを設けてデータ
とアドレスを別々のバスで送ることにより解決すること
ができる。As described above, according to the present invention, the amount of data to be transferred in one interrupt is divided into blocks for each data transfer unit set in advance and transferred. It is necessary to attach an address for identification, and there is a disadvantage that the amount of data to be transferred is increased. However, this can be solved by providing an address bus and sending data and addresses on separate buses.
（発明の効果） 以上の方式により、従来方式では割り込みデータの転
送が全て終了するまでバスを捕捉したままとなり、重要
度が低く転送データ量の多い割り込みのデータ転送中に
重要度の高い割り込みが発生しても、重要度の低い割り
込みのデータ転送が全て終了するまで割り込めなかっ
た。しかし、本発明によれば、重要度の高い割り込みの
データ転送に係る最大遅延時間が大きくなっていたとい
う問題点を解決することができる。(Effect of the Invention) According to the above method, in the conventional method, the bus is kept caught until all the transfer of the interrupt data is completed, so that the interrupt of high importance during the data transfer of the interrupt of low importance and the transfer data amount is large. Even if it occurred, it was not possible to interrupt until all the data transfers of the less important interrupts were completed. However, according to the present invention, it is possible to solve the problem that the maximum delay time relating to the data transfer of the interrupt of high importance is increased.
第１図は従来方式のシステム構成を示すブロック図、第
２図は従来方式の割り込み信号転送の構成図、第３図，
第５図は本発明による割り込み信号転送系の一例を示す
構成図、第４図は従来方式と本発明とのデータ転送に係
る遅延時間の比較するタイムチャート図、第６図は本発
明の別の実施例を示す信号転送系の構成図である。 １……信号処理装置、２……バス、３……入出力装置、
４……外部バス制御装置、５……バス駆動装置、６……
割り込み応答信号線、７……パネル監視用選択信号線、
８……割り込み要求信号線、９……転送データ単位設定
装置、10……データ転送単位通知用信号線、11,12……
データ転送単位設定エリア。FIG. 1 is a block diagram showing a conventional system configuration, FIG. 2 is a configuration diagram of a conventional interrupt signal transfer, and FIGS.
FIG. 5 is a block diagram showing an example of an interrupt signal transfer system according to the present invention, FIG. 4 is a time chart for comparing the delay time relating to data transfer between the conventional method and the present invention, and FIG. FIG. 2 is a configuration diagram of a signal transfer system showing the embodiment of FIG. 1 ... signal processing device, 2 ... bus, 3 ... input / output device,
4 ... External bus control device, 5 ... Bus drive device, 6 ...
Interrupt response signal line, 7 ... Selection signal line for panel monitoring,
8: Interrupt request signal line, 9: Transfer data unit setting device, 10: Data transfer unit notification signal line, 11, 12 ...
Data transfer unit setting area.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田島 淳 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭58−107934（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 13/24 G06F 13/362 G06F 13/38 H04L 12/403──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Jun Tajima 1-6, Uchisaiwai-cho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (56) References JP-A-58-107934 (JP, A) (58) Surveyed field (Int.Cl. 6 , DB name) G06F 13/24 G06F 13/362 G06F 13/38 H04L 12/403
Claims (1)
複数の入出力装置と該信号処理装置との間でデータ転送
を行うための共有バスと、該データ転送のための割り込
み要求とその割り込みに対する諾否の応答を該共有バス
を介して転送するための手段とを具備するとともに、 前記複数の入出力装置から前記信号処理装置へデータ転
送を行う場合に転送するデータの割り込み優先順位に応
じて前記複数の入出力装置からの１回のデータ転送単位
ブロックの最大長を決定する手段と、 前記決定する手段により決定された転送単位ブロックの
最大長に応じて前記複数の入出力装置から送出しようと
する信号を１以上のデータ転送単位ブロックに分割して
出力させる手段とを備え、 １データ転送単位ブロックの転送中だけはデータ送出中
でない他の入出力装置からのデータ転送は拒否されるよ
うに構成された データ転送方式。1. A signal processing device, a plurality of input / output devices, a shared bus for performing data transfer between the plurality of input / output devices and the signal processing device, and an interrupt request for the data transfer And a means for transferring a response of acceptance or rejection of the interrupt via the shared bus, and an interrupt priority of data to be transferred when data is transferred from the plurality of input / output devices to the signal processing device. Means for determining the maximum length of one data transfer unit block from the plurality of input / output devices according to the plurality of input / output devices; and the plurality of input / output devices according to the maximum length of the transfer unit block determined by the determination means. Means for dividing a signal to be transmitted from the data transfer unit into one or more data transfer unit blocks and outputting the divided data. Configured data transfer method as the transfer of data from the input-output device is rejected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278649A JP2842639B2 (en) | 1989-10-27 | 1989-10-27 | Data transfer method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278649A JP2842639B2 (en) | 1989-10-27 | 1989-10-27 | Data transfer method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03141455A JPH03141455A (en) | 1991-06-17 |
| JP2842639B2 true JP2842639B2 (en) | 1999-01-06 |
Family
ID=17600222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1278649A Expired - Fee Related JP2842639B2 (en) | 1989-10-27 | 1989-10-27 | Data transfer method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842639B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107934A (en) * | 1981-12-21 | 1983-06-27 | Matsushita Electric Ind Co Ltd | Bus controlling system |
| JPS6048637A (en) * | 1983-08-29 | 1985-03-16 | Nec Corp | Priority control system of data transfer request |
-
1989
- 1989-10-27 JP JP1278649A patent/JP2842639B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03141455A (en) | 1991-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4096569A (en) | Data processing system having distributed priority network with logic for deactivating information transfer requests | |
| US5497501A (en) | DMA controller using a predetermined number of transfers per request | |
| JPH04312160A (en) | Multiprocessor system and its message transmission and reception controller | |
| US5119496A (en) | Method and apparatus for interrupt processing in a computer system having peripheral units connected in a daisy chain | |
| EP0306043B1 (en) | Storage of input/output command timeout and acknowledge responses | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| JPS6048791B2 (en) | access control device | |
| JP2842639B2 (en) | Data transfer method | |
| JP3110024B2 (en) | Memory control system | |
| JP3230339B2 (en) | Communication control device | |
| JP2560476B2 (en) | Communication control device | |
| JPS6213706B2 (en) | ||
| JPS6240565A (en) | Memory control system | |
| JP2718690B2 (en) | Communication control system | |
| JPS61123244A (en) | Data communication processor | |
| JP2713204B2 (en) | Information processing system | |
| EP0049160A2 (en) | Channel timing control in communication controller | |
| JPH0652081A (en) | Local memory type dma control system for packet communication | |
| JP2667285B2 (en) | Interrupt control device | |
| JPH0511339B2 (en) | ||
| JPS58182737A (en) | Information processor | |
| JP2699604B2 (en) | Bus connection device | |
| JP2722908B2 (en) | Single chip microcomputer | |
| JPS6245575B2 (en) | ||
| JPS6152752A (en) | Fault display circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |