JP2718690B2 - Communication control system - Google Patents
Communication control systemInfo
- Publication number
- JP2718690B2 JP2718690B2 JP63058299A JP5829988A JP2718690B2 JP 2718690 B2 JP2718690 B2 JP 2718690B2 JP 63058299 A JP63058299 A JP 63058299A JP 5829988 A JP5829988 A JP 5829988A JP 2718690 B2 JP2718690 B2 JP 2718690B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- frame
- communication control
- control device
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は通信制御システムに関し、特に、上位プロセ
ッサと通信回線との間に介在してデータの送受信制御を
行なう通信制御装置に関する。Description: TECHNICAL FIELD The present invention relates to a communication control system, and more particularly, to a communication control device that intervenes between an upper processor and a communication line to control data transmission and reception.
[従来の技術] 上位プロセッサと通信回線との間に通信制御装置を介
在させ、通信制御装置が上位プロセッサと分担して通信
制御を実行するようにした通信制御システムにおいて
は、上位プロセッサと通信制御装置間で送受信データお
よび制御情報の受け渡しを効率よく行なうための工夫が
必要とする。2. Description of the Related Art In a communication control system in which a communication control device is interposed between a host processor and a communication line, and the communication control device performs communication control by sharing with the host processor, the communication control device performs communication control with the host processor. A device for efficiently transmitting and receiving data and control information between devices is required.
この種のシステムにおいては、例えば第7図に示す如
く、複数の通信制御装置200,…201と、上位プロセッサ2
02と、メインメモリ203とをバス204で接続し、上位プロ
セッサ202と通信制御装置200,201間の送受信データの受
け渡しをメモリ203を介して行なっている。In this type of system, for example, as shown in FIG. 7, a plurality of communication control devices 200,.
02 and a main memory 203 are connected by a bus 204, and transmission and reception of data between the host processor 202 and the communication control devices 200 and 201 is performed via the memory 203.
上位プロセッサから通信回線にデータを送信する場
合、送信データは、例えば第8図に示す如く、送信デー
タ302の前にヘッダ(制御情報)301を付した形でメイン
メモリ203の所定のデータ領域を書き込まれ、上記プロ
セッサが上記ヘッダのアドレスを含む送信コマンドを通
信制御装置に与えることにより、通信制御装置がこの送
信データを読み出せるようにしている。1つの送信デー
タ(以下、これをフレームと呼ぶ)が、メモリ203上の
1つのデータ領域(バッファ領域)に格納しきれない場
合、フレームを複数のサブ・フレームに分割し、各サブ
・フレームをヘッダ部のポインタ情報により連結する
(バッファ・チェイン)。また、1つの通信制御装置に
複数のフレームを連続的に送信させる場合には、これら
複数のフレームをヘッダにより連結し(フレーム・チェ
イン)、送信コマンドで先頭のフレーム、あるいはサブ
・フレームのヘッダ・アドレスを指定する。このよう
に、バッファ・チェイン、あるいはフレーム・チェイン
を行なうことにより、長いデータあるいは複数のフレー
ムの送信指令を効率よく行なうことができる。通信制御
装置では、ヘッダ部に設けられたバッファ・チェイン・
ビットBCB,あるいはフレームチェイン・ビットFCBによ
り後続のデータの有無を判断できる。When data is transmitted from the upper processor to the communication line, the transmission data is stored in a predetermined data area of the main memory 203 in a form in which a header (control information) 301 is added before the transmission data 302 as shown in FIG. The processor gives the communication control device a write command that is written and includes the address of the header, so that the communication control device can read the transmission data. When one transmission data (hereinafter, referred to as a frame) cannot be stored in one data area (buffer area) on the memory 203, the frame is divided into a plurality of sub-frames, and each sub-frame is divided into a plurality of sub-frames. Linked by the pointer information in the header (buffer chain). When a plurality of frames are to be continuously transmitted by one communication control device, the plurality of frames are linked by a header (frame chain), and the first frame or the header of a sub-frame is transmitted by a transmission command. Specify an address. As described above, by performing the buffer chain or the frame chain, it is possible to efficiently issue a transmission instruction of long data or a plurality of frames. In the communication control device, the buffer chain provided in the header section
The presence or absence of subsequent data can be determined by the bit BCB or the frame chain bit FCB.
[発明が解決しようとする課題] 然るに、上述したような1個の送信コマンドで複数の
フレームを送信できるコマンド仕様にした場合、次の様
な問題点が出てきた。すなわち、通信制御装置が1つの
送信コマンドの実行終了までに時間を要し、上位プロセ
ッサから次のコマンドを発行できない。また、これと同
じ理由により、上位プロセッサが1つの送信コマンドを
発行した後は、通信制御装置指定データの送出を完了す
るまでは、上位プロセッサ側から緊急割り込みにより他
のデータを送ることができない。[Problems to be Solved by the Invention] However, in the case of using a command specification capable of transmitting a plurality of frames with one transmission command as described above, the following problems have arisen. In other words, it takes time for the communication control device to finish executing one transmission command, and the upper processor cannot issue the next command. For the same reason, after the upper processor issues one transmission command, other data cannot be sent from the upper processor by an emergency interrupt until the transmission of the communication control device designation data is completed.
従来、例えば、特開昭58−50037号公報には、通信制
御装置の状態レジスタの内容を、端子ピンを介して、上
位プロセッサが常時アクセス可能にし、上位プロセッサ
からのコマンドを通信制御装置側で受付可能か否かの判
断ができるようにした通信制御システムが開示されてい
る。この場合データ送信中に上位プロセッサから新たな
コマンドが出力されると、通信制御装置側ではこのコマ
ンドを一旦受付け、これを破棄するようにしている。Conventionally, for example, JP-A-58-50037 discloses that the contents of the status register of a communication control device are always accessible by a host processor via terminal pins, and commands from the host processor are sent to the communication control device side. There is disclosed a communication control system capable of determining whether or not reception is possible. In this case, when a new command is output from the upper processor during data transmission, the communication control device receives the command once and discards the command.
本発明の目的は、上位プロセッサと通信制御装置との
間のインタフェース端子の数を増すことなく、且つ、上
位プロセッサが複数フレームであるいは長フレームの送
信コマンドを与えた後に短時間で次の送信コマンドを発
生できるようにした通信制御システムを提供することに
ある。An object of the present invention is to increase the number of interface terminals between a higher-level processor and a communication control device, and to shorten the next transmission command in a short time after a higher-level processor gives a transmission command of a plurality of frames or a long frame. To provide a communication control system capable of generating the following.
[課題を解決するため手段] 上記課題を解決するために、本発明は、上位プロセッ
サが共用メモリに書込んだ送信フレームを通信制御装置
が通信回路に送出するようにした通信制御システムにお
いて、上記共用メモリに上記送信フレームの格納アドレ
スを含む送信制御レコードを登録するための送信制御テ
ーブルを設け、上記通信制御装置内に、上記送信制御テ
ーブル上にある次に処理すべき送信制御レコードの位置
を示す第1ポインタと最新登録の送信制御レコードの位
置を示す第2のポインタを設け、上記上位プロセッサが
送信フレームと該フレームに対応する送信レコードとを
上記共用メモリに登録すると共に上記通信制御装置に送
信コマンドを与えた時、上記通信制御装置が、上記第2
ポインタの値を更新すると共に該送信コマンドに対する
完了通知を上記上位プロセッサに与えた後、上記第1ポ
インタに基づいて上記共用メモリから読み出した上記送
信フレームを上記通信回線に送出するように動作し、上
記上位プロセッサが上記完了通知の受信後に他の送信フ
レームの送信コマンドを発生できるようにしたことを特
徴とする。[Means for Solving the Problems] To solve the above problems, the present invention provides a communication control system in which a communication control device sends a transmission frame written to a shared memory by an upper processor to a communication circuit. A transmission control table for registering a transmission control record including the storage address of the transmission frame in the shared memory is provided. In the communication control device, the position of the next transmission control record to be processed on the transmission control table is stored. A first pointer indicating the position of the latest registered transmission control record and a second pointer indicating the position of the latest registered transmission control record. The upper processor registers a transmission frame and a transmission record corresponding to the frame in the shared memory and transmits the transmission frame to the communication control device. When the transmission command is given, the communication control device sets the second
After updating the value of the pointer and providing a completion notification for the transmission command to the upper processor, operating to transmit the transmission frame read from the shared memory based on the first pointer to the communication line, The upper processor can generate a transmission command of another transmission frame after receiving the completion notification.
尚、通信制御装置が通信回線に対して複数の論理リン
クを有する場合、上記送信制御テーブルと第1,第2のポ
インタは、それぞれ上記論理リンク別に用意される。こ
の場合、上位プロセッサは、送信制御レコードを使用リ
ンクに対応した上記いずれかの送信制御テーブルに登録
した後、該使用リンクを特定するパラメータを含む形で
前記送信コマンドを発生する。When the communication control device has a plurality of logical links to the communication line, the transmission control table and the first and second pointers are prepared for each of the logical links. In this case, after registering the transmission control record in any one of the transmission control tables corresponding to the used link, the upper processor generates the transmission command in a form including a parameter for specifying the used link.
[作用] 本発明によれば、通信制御装置は、上位プロセッサか
らの送信コマンドを受付けると、第2ポインタを更新し
た時点で、送信フレームの実際の送信を行なう前に当該
送信コマンドに対する完了の通知を上位プロセッサに与
える。上記送信コマンドの発行から完了通知の受信まで
の期間は、送信フレームの長さに関係なく、極めて短時
間となるため、上位プロセッサは各送信コマンドの実行
を迅速に終了でき、直ちに後続のコマンド発行に移るこ
とができる。通信制御装置では、上位プロセッサからの
コマンドの処理と送信フレームの送出処理とを交互、あ
るいは周期的に行ない、各フレームの送信完了の都度、
第1ポインタの更新を行なう。送信すべきフレームが共
用メモリ上に存在するか否かは、これら第1,第2のポイ
ンタの値を比較することにより判断できる。また、共用
メモリ上の既送出フレームの消去は、送信相手局からの
確認応答を受信した後に行なわれる。[Operation] According to the present invention, upon receiving a transmission command from the host processor, the communication control device, upon updating the second pointer, notifies completion of the transmission command before actual transmission of the transmission frame. To the host processor. Since the period from the issuance of the transmission command to the reception of the completion notification is extremely short regardless of the length of the transmission frame, the upper processor can quickly terminate the execution of each transmission command and immediately issue the subsequent command. You can move on. In the communication control device, the processing of the command from the host processor and the transmission processing of the transmission frame are performed alternately or periodically, and each time the transmission of each frame is completed,
The first pointer is updated. Whether or not a frame to be transmitted exists in the shared memory can be determined by comparing the values of the first and second pointers. Further, the erasure of the already transmitted frame in the shared memory is performed after receiving the acknowledgment from the transmission partner station.
[実施例] 以下、本発明の1実施例を図面を参照して説明する。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図は本発明による通信制御システムの全体構成図
であり、200は回線制御装置、202は上位のプロセッサ、
203は上記回線制御装置を上位プロセッサとの間のデー
タ受け渡し領域として使用されるメインメモリ(共用メ
モリ)であり、これらの各要素はバス204により接続さ
れている。尚、通信制御装置は複数の接続が許される
が、この図では1つの通信制御装置のみを示している。FIG. 1 is an overall configuration diagram of a communication control system according to the present invention, where 200 is a line control device, 202 is a higher-level processor,
Reference numeral 203 denotes a main memory (shared memory) used as a data transfer area between the line control device and a host processor, and these elements are connected by a bus 204. Although a plurality of connections are allowed for the communication control device, only one communication control device is shown in FIG.
通信制御装置200は、通信回線210とのインタフェース
を構成する回線制御220と、上位プロセッサ202とのイン
タフェースを構成する上位インタフェース部230と、内
部CPU250と、上位内部CPUが実行する命令(プログラ
ム)を格納するための命令メモリ240と、上記内部CPUに
よるワークメモリとなる内部メモリ260と、これらの要
素を結合する内部バス270とからなる。また、上位イン
タフェース230は、上位プロセッサからのコマンドを受
付けるコマンド受付部231と、メインメモリ203と通信制
御装置内の各要素との間のデータ送受信を制御する上位
データサ送受信部232とからなる。上位データ送受信部2
32は、データ転送を内部CPU250と独立して実行するダイ
レクト・メモリ・アクセス制御回路(DMAC)を備えるこ
とが望ましく、この場合、回線制御部220とDMACとの間
に、上記内部バス270とは別に、送信路271と受信路272
を設置することにより、通信制御装置内でのデータ送受
信処理を高速化することができる。The communication control device 200 includes a line control 220 configuring an interface with the communication line 210, an upper interface unit 230 configuring an interface with the upper processor 202, an internal CPU 250, and an instruction (program) executed by the upper internal CPU. It comprises an instruction memory 240 for storing, an internal memory 260 serving as a work memory of the internal CPU, and an internal bus 270 connecting these elements. The upper interface 230 includes a command receiving unit 231 that receives a command from the upper processor, and an upper data transmitting / receiving unit 232 that controls data transmission and reception between the main memory 203 and each element in the communication control device. Upper data transceiver 2
32 preferably has a direct memory access control circuit (DMAC) that executes data transfer independently of the internal CPU 250. In this case, the internal bus 270 is connected between the line control unit 220 and the DMAC. Separately, transmission path 271 and reception path 272
The speed of data transmission / reception processing in the communication control device can be increased by installing the communication control device.
上位プロセッサ202から通信回線にデータを送信する
場合、送信データはメインメモリ203内のデータバッフ
ァ領域104に書込まれる。データバッファ領域104は、第
2図に示す如く、固定長の複数のデータブロックからな
り、1つの送信フレームのデータ長が1つのデータブロ
ックのデータ長を超える場合は、この送信フレームのデ
ータは複数のデータブロックに分割して書込まれる。各
データブロックのアドレス(バッファ・アドレス)と、
データ長は、送信フレーム制御レコード103により管理
される。1つの送信フレームが複数のデータブロックに
分割された場合、次に来るべきデータブロックを特定す
るために、各送信フレーム制御レコードには、次のデー
タブロックのアドレス等を管理する後続の制御レコード
の位置を示す次レコード・ポインタを備えている。When data is transmitted from the upper processor 202 to the communication line, the transmission data is written to the data buffer area 104 in the main memory 203. As shown in FIG. 2, the data buffer area 104 is composed of a plurality of data blocks of a fixed length, and when the data length of one transmission frame exceeds the data length of one data block, the data of this transmission frame is plural. Is divided into data blocks and written. The address of each data block (buffer address)
The data length is managed by the transmission frame control record 103. When one transmission frame is divided into a plurality of data blocks, each transmission frame control record includes a subsequent control record for managing the address of the next data block and the like in order to specify the next data block. It has a next record pointer to indicate the location.
送信フレーム制御レコード103は、メインメモリ内に
形成された送信制御テーブル102に記憶される。送信制
御テーブル102は、通信制御装置200が処理する論理リン
ク対応に用意され、もし、リンク数がlであれば、送信
制御テーブルは102−1〜102−lのl個が用意される。
各送信制御テーブル、例えば102−1は、第1リンクに
送出されるn個の送信フレームについて、各フレームの
先頭のデータブロックを管理する送信フレーム制御レコ
ードを記憶する。各フレームの第2のブロック以降のデ
ータブロックを管理するす制御レコード、例えば第2図
の103−1(1)′は、送信制御テーブル102−1とは別
のメモリ領域、例えば105に記憶される。The transmission frame control record 103 is stored in the transmission control table 102 formed in the main memory. The transmission control table 102 is prepared for the logical link processed by the communication control device 200. If the number of links is l, l transmission control tables 102-1 to 102-1 are prepared.
Each transmission control table, for example, 102-1 stores a transmission frame control record for managing the head data block of each frame for n transmission frames transmitted on the first link. A control record for managing data blocks after the second block in each frame, for example, 103-1 (1) 'in FIG. 2 is stored in a memory area other than the transmission control table 102-1 such as 105. You.
一方、通信制御装置200は、該装置が処理できる論理
リンク数lに等しい数の送出データを管理テーブル101
(101−1〜101−l)を内部メモリ260内に備える。各
管理テーブル101は、当該リンクと対応する送信制御テ
ーブル102上における次に送出すべきフレームの制御レ
コードを指す次送出フレーム・ポインタ(NFP)111と、
該送信制御テーブル上の最新受付けの制御レコードを指
す最新受付ポインタ(LFP)112とを記憶している。On the other hand, the communication control device 200 stores the number of transmission data equal to the number l of logical links that can be processed by the device in the management table 101.
(101-1 to 101-1) are provided in the internal memory 260. Each management table 101 includes a next transmission frame pointer (NFP) 111 pointing to a control record of a frame to be transmitted next on the transmission control table 102 corresponding to the link,
A latest reception pointer (LFP) 112 pointing to the latest reception control record on the transmission control table is stored.
例えば、第1の論理リンクについてみると、初期設定
時に、次送出ポインタ111と最新受付ポインタ112は、対
応するメインメモリ上の送信制御テーブル102−1の先
頭の送信フレーム制御レコード103−1(1)を指して
いる。次送信ポインタと最新受付ポインタの値が一致し
ていれば、メインメモリ203に送るべきフレーム(送信
待ちフレーム)が無いことを意味する。For example, regarding the first logical link, at the time of initial setting, the next transmission pointer 111 and the latest reception pointer 112 correspond to the first transmission frame control record 103-1 (1) of the transmission control table 102-1 on the corresponding main memory. ). If the value of the next transmission pointer matches the value of the latest reception pointer, it means that there is no frame to be transmitted to the main memory 203 (transmission waiting frame).
送信すべきデータが発生すると、上位プロセッサ202
はデータをデータバッファ領域に格納し、データブロッ
クのアドレスとデータ長を送信制御テーブル102−1上
の最新受付位置となる制御レコード103−1(1)に設
定する。データが複数データブロックに格納された場合
は、送制御レコード103−1(1)の次レコードポイン
タに次の送信制御レコード103−1(1)′のアドレス
が格納される。送信データを1つの送信データバッファ
中に格納できた場合、あるいは連結された最後の制御レ
コードに該当する場合は、上記次レコードポインタに特
定の値、例えばオール‘0'、又はオール‘1'が記録され
る。When data to be transmitted occurs, the host processor 202
Stores the data in the data buffer area, and sets the address and the data length of the data block in the control record 103-1 (1) which is the latest reception position on the transmission control table 102-1. When data is stored in a plurality of data blocks, the address of the next transmission control record 103-1 (1) 'is stored in the next record pointer of the transmission control record 103-1 (1). If the transmission data can be stored in one transmission data buffer, or if it corresponds to the last linked control record, a specific value, for example, all '0' or all '1' is stored in the next record pointer. Be recorded.
複数のフレームを1度に送信する場合は、各フレーム
の先頭となるデータブロックに対応する送信制御レコー
ドが、それぞれ送信制御テーブル102−1上に形成され
る。When transmitting a plurality of frames at once, a transmission control record corresponding to the data block at the head of each frame is formed on the transmission control table 102-1.
上位プロセッサ202は、送信データ及び送信データに
関する制御情報をデータバッファ領域104および送信制
御テーブル102に格納した後、上位プロセッサ202は通信
制御装置200に対して送信コマンドを与える。送信コマ
ンドは、例えば、第3図に示す如く、コマンド種別
(「フレーム信号」)コードを含むフィールド301と、
送信フレーム数、すなわち連結されているフレーム数を
示すフィールド302と、該当するリンク番号を示すフィ
ールド303とから構成される。After the upper processor 202 stores the transmission data and the control information about the transmission data in the data buffer area 104 and the transmission control table 102, the upper processor 202 gives a transmission command to the communication control device 200. For example, as shown in FIG. 3, the transmission command includes a field 301 including a command type (“frame signal”) code,
It comprises a field 302 indicating the number of transmission frames, that is, the number of linked frames, and a field 303 indicating the corresponding link number.
第6図は、通信制御装置200の内部CPU250が実行する
スケジューラ処理の概略フローチャートを示す。スケジ
ューラ処理では、先ずステップ602で各種パラメータ・
ワークエリア等の初期化を行なった後、未処理コマン
ド,未処理受信フレーム,未処理送信フレームの有無を
順次にチェックし(ステップ610,620,630)、処理すべ
き対象があれば、コマンド処理(615)、フレーム受信
処理(625)、フレーム送信処理(635)をそれぞれ実行
し、これを繰り返す。FIG. 6 is a schematic flowchart of a scheduler process executed by the internal CPU 250 of the communication control device 200. In the scheduler process, first, in step 602, various parameters
After initializing the work area and the like, the presence or absence of unprocessed commands, unprocessed received frames, and unprocessed transmitted frames is sequentially checked (steps 610, 620, and 630). A frame reception process (625) and a frame transmission process (635) are executed, and this is repeated.
上位プロセッサが発行した送信コマンドは、通信制御
装置200側のコマンド受付部231で受付けられる。上記送
信コマンドに対しては、フォーマットや各フィールドに
示された値の無矛盾性がチェックされる。無矛盾性と
は、例えば (1)指定されたリンクが現在存在するか? (2)指定されたフレーム数と、コマンドを受け付け済
で、かつ現在未送信のフレーム数の和が送信制御テーブ
ルのフィールド数n以下になっているか? 等である。The transmission command issued by the upper processor is received by the command receiving unit 231 of the communication control device 200. For the transmission command, the consistency of the format and the value indicated in each field is checked. Consistency means, for example: (1) Does the specified link currently exist? (2) Is the sum of the specified number of frames and the number of frames that have received the command and are not currently transmitted less than or equal to the number of fields n in the transmission control table? And so on.
これらのコマンドの矛盾を検出した場合、通信制御装
置は上位プロセッサ202に対して、その旨(「コマンド
エラー」等)をコマンド受付部231を介して通知する。
正常に受付けられた送信コマンドは、本発明によれば、
コマンド処理ルーチン615において次のように処理され
る。When detecting the inconsistency of these commands, the communication control device notifies the host processor 202 of the fact (such as “command error”) via the command receiving unit 231.
According to the present invention, a normally accepted transmission command is
Processing is performed in the command processing routine 615 as follows.
すなわち、第4図に示す如く、先ず、コマンド内のリ
ンク番号フィールド303が示す値と対応する送出データ
管理テーブル101(リンク数だけ保持されている)を選
択し(ステップ402)、該テーブル内の「最新受付ポイ
ンタ」の値を上記送信コマンド中のフィールド302が示
す「送信フレーム数」だけ更新する(ステップ404)。
この場合、送出データ管理テーブル101内の次送出フレ
ームポインタと、送信受付ポインタは、いずれも制御レ
コードを送信制御テーブル102中の「第i番目」、ある
いは「第j番目」の形で表わしているものとする。通信
制御装置は、上記処理が終ると、上位プロセッサに「コ
マンド実行終了」を通知する(ステップ406)。That is, as shown in FIG. 4, first, the transmission data management table 101 (retained by the number of links) corresponding to the value indicated by the link number field 303 in the command is selected (step 402). The value of the “latest reception pointer” is updated by the “number of transmission frames” indicated by the field 302 in the transmission command (step 404).
In this case, both the next transmission frame pointer and the transmission reception pointer in the transmission data management table 101 represent the control record in the form of the “i-th” or the “j-th” in the transmission control table 102. Shall be. When the above processing is completed, the communication control device notifies the host processor of “completion of command execution” (step 406).
「コマンド実行終了」を上位プロセッサに通知した時
点で、通信制御装置は次のコマンドを受け付けることが
可能となる。本発明によれば、複数のフレームをチェー
ンして送信コマンドが発行された場合でも、第4図に示
したフローを実行するのに要する時間は、フレーム数や
フレームの長さに依存せず、コマンドの処理の実行終了
は短時間で上位プロセッサに通知できる。尚、緊急デー
タ、例えば、リンクの状態変数を参照・更新しないコネ
クション・レスのデータ(例:ISDN(Integrated Servic
es Digital Network)のLAPDプロトコルにおけるUI,XID
フレーム)に対処するためには、緊急データ専用のテー
ブルをメインメモリ上の送信制御テーブル102および通
信制御装置内の送信データ管理テーブル101に設ければ
よい。本発明によれば、通信制御装置からの実行終了が
直ちに回答されるため、上位プロセッサ202は短い時間
で次のフレーム送信コマンドを発行でき、次フレーム
(緊急フレーム)を上記専用テーブルに登録することに
より、既に発行済の送信コマンドに含まれたフレームよ
り先行して(割り込んで)緊急フレームを送信すること
ができる。The communication control device can receive the next command at the time when the "command execution end" is notified to the upper processor. According to the present invention, even when a transmission command is issued by chaining a plurality of frames, the time required to execute the flow shown in FIG. 4 does not depend on the number of frames or the length of the frames. The completion of the command processing can be notified to the upper processor in a short time. It should be noted that urgent data, for example, connectionless data that does not refer to or update link state variables (eg, ISDN (Integrated Service
es Digital Network) UI and XID in LAPD protocol
In order to deal with the frame, a table dedicated to emergency data may be provided in the transmission control table 102 in the main memory and the transmission data management table 101 in the communication control device. According to the present invention, since the end of execution from the communication control device is immediately answered, the upper processor 202 can issue the next frame transmission command in a short time, and register the next frame (urgent frame) in the dedicated table. Accordingly, the emergency frame can be transmitted (interrupted) before the frame included in the already-issued transmission command.
第5図は、フレーム送信処理ルーチン635の詳細フロ
ーチャートを示す。フレーム送信処理では、先ず送出す
るフレームが属するリンクを決定する(ステップ50
2)。この決定基準は、 (1)相手リンクがビジーでないこと、 (2)アウトスタンディングIフレーム数が最大アウト
スタンディングIフレーム数に達していないこと。すな
わち、新たな確認応答を相手から受信せずともIフレー
ムを送信可能であること。FIG. 5 shows a detailed flowchart of the frame transmission processing routine 635. In the frame transmission processing, first, the link to which the frame to be transmitted belongs is determined (step 50).
2). This criterion is (1) that the partner link is not busy, and (2) that the number of outstanding I frames does not reach the maximum number of outstanding I frames. That is, the I frame can be transmitted without receiving a new acknowledgment from the other party.
(3)他のリンクと平等か、あるいは予め定められた基
準に従った優先度による選択順序であること、 等である。(3) The selection order is equal to other links or the order of priority is based on a predetermined standard.
リンクを決定すると、そのリンクに対応する送出デー
タ管理テーブル101を選択し、次送出フレームポインタ
と最新受付ポインタの値を比較する(ステップ506)。
両者の値が一致している場合は、このリンクには送出す
べきフレームが無いことを示しており、次のリンクを選
択する。全リンクとも上述の条件を満足せず、送るべき
フレームがない場合は何も送信せず本ルーチンを終了す
る(ステップ504)。When the link is determined, the transmission data management table 101 corresponding to the link is selected, and the value of the next transmission frame pointer and the value of the latest reception pointer are compared (step 506).
If the values match, it indicates that there is no frame to be transmitted on this link, and the next link is selected. If all the links do not satisfy the above conditions and there is no frame to be transmitted, nothing is transmitted and this routine ends (step 504).
次送出フレームポインタの値と最新受付ポインタの値
が異なっている場合は、当該リンクに送出すべきフレー
ムが有ることを意味しており、次送出フレームポインタ
が指定送信制御レコードに従ってデータバッファ領域か
ら1フレーム分のデータを読み出し、これを、送信する
(ステップ510)、すなわち、次送信フレームポインタ
が示す送信制御テーブル上の制御レコードを上位データ
送受信部を介して内部メモリ260中に転送し、該レコー
ド中のバッファ・アドレスに基づいて、データバッファ
104からのデータブロックを読出し、その内容を上位デ
ータ送受信部を介して回線制御部220へ転送する。内部C
PU250が、上位データ送受信部232と回線制御部220に対
して起動をかけた後、上位データ送受信部のDMA(Direc
t Memory Access)機能を用いてデータを送信するよう
にすれば、内部CPUは直ちに次の処理に移ることができ
る。1フレーム分のデータ送信後は次送信フレームポイ
ンタを1つ更新し、フレーム送信処理ルーチンを終了す
る(ステップ512)。If the value of the next transmission frame pointer is different from the value of the latest reception pointer, it means that there is a frame to be transmitted on the link, and the next transmission frame pointer moves from the data buffer area by 1 according to the designated transmission control record. The data for the frame is read and transmitted (step 510), that is, the control record on the transmission control table indicated by the next transmission frame pointer is transferred to the internal memory 260 via the upper data transmission / reception unit, and Data buffer based on buffer address in
The data block from 104 is read, and the contents are transferred to the line control unit 220 via the upper data transmission / reception unit. Internal C
After the PU 250 starts the upper data transmission / reception unit 232 and the line control unit 220, the DMA (Direc
If the data is transmitted using the (t Memory Access) function, the internal CPU can immediately proceed to the next processing. After data transmission for one frame, the next transmission frame pointer is updated by one, and the frame transmission processing routine ends (step 512).
以上本実施例によれば上位プロセッサが「フレーム送
信コマンド」を発行した後、実際にフレームが送出され
る以前に通信制御装置から「コマンド実行終了」の通信
が来るため、上位プロセッサは直ちに次のコマンドを発
行できる。複数のフレームをチェーンし、それらを1つ
のコマンドで送信指示した場合でも、チェーンしたフレ
ームの数や長さに無関係に、短時間で実行終了の応答が
あるため、上位プロセッサは通信処理装置側の処理遅延
を待つことなく次の処理に移れる。尚、メインメモリ20
3上に用意された送信フレームは、フレーム送信処理ル
ーチンの実行の都度、1つずつ送信処理され、送信相方
局からの受信応答があった後、上記メモリから消去され
るため、通信制御装置から上位プロセッサに送信完了を
先行通知したことによる不都合は生じない。According to the present embodiment, after the upper processor issues the "frame transmission command" and before the frame is actually transmitted, communication of "command execution end" comes from the communication control device. Can issue commands. Even when a plurality of frames are chained and transmission is instructed by a single command, since the execution completion response is received in a short time regardless of the number and length of the chained frames, the upper processor sends the communication processor side. The next processing can be performed without waiting for the processing delay. The main memory 20
3 The transmission frame prepared above is transmitted one by one each time the frame transmission processing routine is executed, and is deleted from the memory after receiving a reception response from the transmission partner station. There is no inconvenience caused by notifying the upper processor of the completion of transmission.
[発明の効果] 以上説明したように、本発明によれば、フレームチェ
ーンの有無、および各フレームの長短によらず、フレー
ム送信コマンドの実行(受付)を短時間に完了すること
ができるため、上位プロセッサの制御が容易になる。ま
た、通信制御装置からの完了応答が早いため、上記プロ
セッサが各通信制御装置の状態を検知するため専用の外
部端子等を必要とせず、システム構成を簡単化できる。[Effects of the Invention] As described above, according to the present invention, execution (acceptance) of a frame transmission command can be completed in a short time regardless of the presence or absence of a frame chain and the length of each frame. Control of the host processor becomes easy. Further, since the completion response from the communication control device is quick, the processor does not need a dedicated external terminal or the like for detecting the state of each communication control device, so that the system configuration can be simplified.
【図面の簡単な説明】 第1図は本発明による通信制御システムの構成図、第2
図は送信制御テーブルと送信フレームのデータ・ブロッ
クとの関係を示した図、第3図は送信コマンドのフォー
マットを示す図、第4図は本発明において通信制御装置
が実行するコマンド処理の要部を示すフローチャート、
第5図はフレーム送信処理を示すフローチャート、第6
図は通信制御装置が実行するスケジューラ処理を示すフ
ローチャート、第7図は従来の通信制御システムの構成
図、第8図はフレーム・チェーンおよびバッファ・チェ
ーンについての説明図である。 200……通信制御装置、202……上位プロセッサ、203…
…メイン(共用)メモリ、260……内部メモリ、101……
送出データ管理テーブル、102……送信制御テーブル、1
11……第1ポインタ(次送出フレームポインタ)、112
……第2ポインタ(最新受付ポインタ)。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a communication control system according to the present invention, FIG.
FIG. 3 is a diagram showing a relationship between a transmission control table and a data block of a transmission frame. FIG. 3 is a diagram showing a format of a transmission command. FIG. A flowchart showing
FIG. 5 is a flowchart showing a frame transmission process, and FIG.
FIG. 7 is a flowchart showing a scheduler process executed by the communication control device, FIG. 7 is a configuration diagram of a conventional communication control system, and FIG. 8 is an explanatory diagram of a frame chain and a buffer chain. 200: Communication control device, 202: Host processor, 203 ...
… Main (shared) memory, 260 …… Internal memory, 101 ……
Transmission data management table, 102 ... Transmission control table, 1
11 first pointer (next transmission frame pointer), 112
... Second pointer (latest reception pointer).
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 哲夫 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工場内 (72)発明者 上野 隆男 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 昭61−253566(JP,A) 特開 昭62−271544(JP,A) ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tetsuo Takemura 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Totsuka Plant of Hitachi, Ltd. (72) Inventor Takao Ueno 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Japan (56) References JP-A-61-253566 (JP, A) JP-A-62-271544 (JP, A)
Claims (2)
御装置を有し、上記上位プロセッサが共用メモリに書込
んだ送信フレームを上記通信制御装置が上記通信回路に
送出するようにした通信制御システムにおいて、上記共
用メモリに上記送信フレームの格納アドレスを含む送信
制御レコードを登録するための送信制御テーブルを設
け、上記通信制御装置内に、上記送信制御テーブル上に
ある次に処理すべき送信制御レコードの位置を示す第1
ポインタと最新登録の送信制御レコードの位置を示す第
2のポインタを設け、上記上位プロセッサが送信フレー
ムと該フレームに対応する送信レコードとを上記共用メ
モリに登録すると共に上記通信制御装置に送信コマンド
を与えた時、上記通信制御装置が、上記第2ポインタの
値を更新すると共に該送信コマンドに対する完了通知を
上記上位プロセッサに与えた後、上記第1ポインタに基
づいて上記共用メモリから読み出した上記送信フレーム
を上記通信回線に送出するように動作し、上記上位プロ
セッサが上記完了通知の受信後に他の送信フレームの送
信コマンドを発生できるようにしたことを特徴とする通
信制御システム。1. A communication control device comprising a communication control device between a host processor and a communication line, wherein the communication control device sends a transmission frame written to a shared memory by the host processor to the communication circuit. In the system, a transmission control table for registering a transmission control record including a storage address of the transmission frame in the shared memory is provided, and a transmission control to be processed next on the transmission control table in the communication control device is provided. First indicating the position of the record
A pointer and a second pointer indicating the position of the latest registered transmission control record are provided. The upper processor registers a transmission frame and a transmission record corresponding to the frame in the shared memory, and transmits a transmission command to the communication control device. When given, the communication control device updates the value of the second pointer and gives a completion notification for the transmission command to the upper processor, and then transmits the transmission data read from the shared memory based on the first pointer. A communication control system operable to transmit a frame to the communication line, wherein the upper processor can generate a transmission command of another transmission frame after receiving the completion notification.
複数の論理リンクを有し、前記送信制御テーブルと前記
第1,第2のポインタが上記論理リンク別に用意され、前
記上位プロセッサが前記送信制御レコードを使用リンク
に対応した上記いずれかの送信制御テーブルに登録した
後、該使用リンクを特定するパラメータを含む形で前記
送信コマンドを発生することを特徴とする第1請求項記
載の通信制御システム。2. The communication control device has a plurality of logical links to the communication line, the transmission control table and the first and second pointers are prepared for each of the logical links, and the upper processor is 2. The communication according to claim 1, wherein after registering the transmission control record in any one of the transmission control tables corresponding to the used link, the transmission command is generated in a form including a parameter for specifying the used link. Control system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63058299A JP2718690B2 (en) | 1988-03-14 | 1988-03-14 | Communication control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63058299A JP2718690B2 (en) | 1988-03-14 | 1988-03-14 | Communication control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01232852A JPH01232852A (en) | 1989-09-18 |
JP2718690B2 true JP2718690B2 (en) | 1998-02-25 |
Family
ID=13080344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63058299A Expired - Fee Related JP2718690B2 (en) | 1988-03-14 | 1988-03-14 | Communication control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2718690B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946894B1 (en) * | 2006-09-13 | 2010-03-09 | 삼성전자주식회사 | A Method and system for efficient control of dynamic allocation of hybrid automatic repeat request buffer in wireless communication system |
US20090150750A1 (en) * | 2007-12-05 | 2009-06-11 | Qualcomm Incorporated | Method and apparatus for harq encoding with low memory requirement |
-
1988
- 1988-03-14 JP JP63058299A patent/JP2718690B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01232852A (en) | 1989-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5031091A (en) | Channel control system having device control block and corresponding device control word with channel command part and I/O command part | |
US4727538A (en) | Information transfer method and arrangement | |
US5175818A (en) | Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma | |
JP2944055B2 (en) | Intelligent communication network interface circuit | |
US5317692A (en) | Method and apparatus for buffer chaining in a communications controller | |
JPH06314205A (en) | Establishment method for priority between interruption sources and data processing system | |
US5507032A (en) | Multiprocessor I/O request control system forming device drive queue and processor interrupt queue from rows and cells of I/O request table and interrupt request table | |
JP2587190B2 (en) | Channel paging mechanism between systems | |
JP2718690B2 (en) | Communication control system | |
JP2877095B2 (en) | Multiprocessor system | |
JPH04277850A (en) | Descriptor control system | |
US5797040A (en) | Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover | |
JPS6332298B2 (en) | ||
JPH0844652A (en) | Computer system and method for issuing input/output instruction | |
CN112835823B (en) | Storage controller response sending method | |
JP2842639B2 (en) | Data transfer method | |
JP2821053B2 (en) | Network system | |
JP3227273B2 (en) | Link processing method of programmable controller | |
JPS61237149A (en) | Program loading system | |
JPH1141297A (en) | Dma controller using programmable sequencer | |
JPH0511339B2 (en) | ||
JPS63137350A (en) | Execution control system for channel program | |
JPH0828707B2 (en) | Polling control method | |
JPH01219942A (en) | Buffer control system | |
JPS6382536A (en) | Channel device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |