JPH03141455A - Data transfer system - Google Patents
Data transfer systemInfo
- Publication number
- JPH03141455A JPH03141455A JP27864989A JP27864989A JPH03141455A JP H03141455 A JPH03141455 A JP H03141455A JP 27864989 A JP27864989 A JP 27864989A JP 27864989 A JP27864989 A JP 27864989A JP H03141455 A JPH03141455 A JP H03141455A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- interrupt
- input
- importance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 70
- 238000012545 processing Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 5
- 238000004904 shortening Methods 0.000 description 3
- 208000033748 Device issues Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は、信号処理装置と複数の入出力装置間のデータ
転送方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical field to which the invention pertains) The present invention relates to a data transfer method between a signal processing device and a plurality of input/output devices.
（従来技術とその問題点）
複数の入出力装置から信号処理装置（ＣＰＵ）へのデー
タ転送の方式として、ＣＰＵへの割り込み要求によって
データ転送を起動する方式が知られている。第１図はそ
の構成図を示すもので、１は信号処理装置、２はバス、
３は入出力°装置である。信号処理装置ｌと複数の入出
力装置３との間は、データ転送を行うためのバス２によ
り接続される。(Prior Art and its Problems) As a method of data transfer from a plurality of input/output devices to a signal processing unit (CPU), a method is known in which data transfer is activated by an interrupt request to the CPU. Figure 1 shows its configuration diagram, where 1 is a signal processing device, 2 is a bus,
3 is an input/output device. The signal processing device 1 and the plurality of input/output devices 3 are connected by a bus 2 for data transfer.
又第２図は割り込み信号転送の構成図を示す。Further, FIG. 2 shows a configuration diagram of interrupt signal transfer.
ここで、４は外部バス制御装置、５はバス駆動装置、６
は割り込み応答信号線、７はパネル監視用選択信号線、
８は割り込み要求信号線である。バス駆動装置５には複
数の入出力装置３が接続されている。Here, 4 is an external bus control device, 5 is a bus drive device, and 6 is a bus drive device.
is an interrupt response signal line, 7 is a selection signal line for panel monitoring,
8 is an interrupt request signal line. A plurality of input/output devices 3 are connected to the bus drive device 5 .
第２図の構成において、バス駆動装置５は複数個の入出
力装置３をパネル監視用選択信号線７により常に順次時
分割で走査し、各入出力装置３はパネル監視用選択信号
が来た時に当該装置の状態を出力している。この場合、
入出力装置３は状態に変化を生ずる。すなわち信号処理
装置１と信号授受の必要が生じると信号処理装置１に対
し割り込み要求信号線８により割り込み要求信号を送出
する。In the configuration shown in FIG. 2, the bus drive device 5 always sequentially scans the plurality of input/output devices 3 using the panel monitoring selection signal line 7 in a time-sharing manner, and each input/output device 3 receives the panel monitoring selection signal. At times, the status of the device is output. in this case,
The input/output device 3 causes a change in state. That is, when it becomes necessary to exchange signals with the signal processing device 1, an interrupt request signal is sent to the signal processing device 1 via the interrupt request signal line 8.
割り込み要求信号を受けた信号処理装置１は、この入出
力装置３へ割り込み応答信号線６により割り込み応答信
号を返す。これにより、入出力袋２３はバス２を占有し
て所要データを処理装置ｌに転送する。この割り込み１
回に転送されるデータ転送量は、特に制限されていない
から、発生した割り込みについて必要な全データの転送
が終了するまでバスを占有していた。Upon receiving the interrupt request signal, the signal processing device 1 returns an interrupt response signal to the input/output device 3 via the interrupt response signal line 6. As a result, the input/output bag 23 occupies the bus 2 and transfers the required data to the processing device l. This interrupt 1
Since the amount of data transferred at a time is not particularly limited, the bus is occupied until the transfer of all data necessary for the generated interrupt is completed.
従って、重要度の低い割り込みであっても転送すべきデ
ータ量が多い場合には処理装置１へのデータ転送時間、
すなわちバスの占有時間が長くなるから、この間に重要
度の高い割り込みが発生しても上記割り込みに伴うデー
タ転送が終了してバスが開放されるまでは処理装置１へ
のデータを転送できず、この割り込み処理を処理装置１
で実行できないため重要度の高いデータ転送に係る最大
遅延時間の増大が問題になっていた。Therefore, even if the interrupt is of low importance, if the amount of data to be transferred is large, the data transfer time to the processing device 1,
In other words, since the bus is occupied for a long time, even if a highly important interrupt occurs during this time, data cannot be transferred to the processing device 1 until the data transfer associated with the interrupt is completed and the bus is released. Processing device 1 handles this interrupt.
This has caused a problem in that the maximum delay time associated with highly important data transfers has increased.
（発明の目的）
本発明の目的は、この欠点を解決するもので、割り込み
の重要度によって１回に転送するデータ量を予め定めて
おくことにより、重要度の低い割り込みデータ転送１回
における割り込みのバス占有時間を短くすることにより
、重要度の高い割り込みのデータ転送に係る最大遅延時
間を短くすることのできるデータ転送方式を提供するこ
とにある。(Object of the Invention) The object of the present invention is to solve this drawback, and by predetermining the amount of data to be transferred at one time depending on the importance of the interrupt, interrupts in one data transfer of low importance can be prevented. An object of the present invention is to provide a data transfer method that can shorten the maximum delay time related to data transfer of interrupts of high importance by shortening the bus occupation time of interrupts.
（発明の特徴と構成）
本発明は、入出力装置から信号処理装置に対し割り込み
を行う場合、割り込みの重要度に応じて処理装置へ転送
するデータ量を適切に設定しておき、割り込みの発生し
た入出力装置に対してそのデータ転送単位を通知するこ
とにより、この転送単位でデータ転送を行うことを特徴
としている。(Characteristics and Structure of the Invention) When an input/output device issues an interrupt to a signal processing device, the amount of data to be transferred to the processing device is appropriately set depending on the importance of the interrupt. The feature is that data transfer is performed in this transfer unit by notifying the input/output device of the data transfer unit.
本発明は、信号処理装置に割り込み重要度毎にデータ転
送単位を設定する装置と、入出力装置に対しデータ転送
単位を通知する信号線を具備させ、重要度の高い割り込
みはデータ転送量を大きく設定し重要度の低い割り込み
はデータ転送単位を小さく設定しておくことにより、重
要度の低い割り込みによるバスの占有時間を短（するこ
とができるように構成されている。The present invention provides a signal processing device with a device that sets a data transfer unit for each interrupt importance level, and a signal line that notifies the input/output device of the data transfer unit, and increases the data transfer amount for interrupts with high importance. By setting a small data transfer unit for interrupts of low importance, the bus occupancy time by interrupts of low importance can be shortened.
このように、重要度の低い割り込みが１回の転送に使用
するバスの占有時間を短くし、重要度の高い割り込みの
待ち時間を短くすることにより、重要度の高い割り込み
のデータ転送に係る最大遅延時間を短くすることができ
る。In this way, by shortening the bus occupation time used by low-level interrupts for one transfer and shortening the waiting time of high-level interrupts, the maximum amount of time required for data transfer for high-level interrupts is Delay time can be shortened.
以下本発明の詳細な説明する。The present invention will be explained in detail below.
（実施例）
第３図は本発明の実施例であり、１は信号処理装置、３
は入出力装置、４は外部バス制御装置、５はバス駆動装
置、６は割り込み応答信号線、７はパネル監視用選択信
号線、８は割り込み要求信号線、９は転送データ単位設
定装置、Ｌ Ｌ ” Ｌ Ｈは割り込みレベル（Ｌｔ＜
Ｌｏ） 、１０はデータ転送単位通知用信号線である。(Embodiment) FIG. 3 shows an embodiment of the present invention, in which 1 is a signal processing device, 3
is an input/output device, 4 is an external bus control device, 5 is a bus drive device, 6 is an interrupt response signal line, 7 is a selection signal line for panel monitoring, 8 is an interrupt request signal line, 9 is a transfer data unit setting device, L L ” L H is the interrupt level (Lt<
Lo) and 10 are signal lines for data transfer unit notification.
第３図において、信号処理装置ｌと入出力装置３は外部
バス制御装置４及びバス駆動装置５を介して、割り込み
要求線８及び割り込み応答信号線６により接続され、更
にバス駆動装置５と入出力装置３の間はパネル監視用選
択出力線７により接続されている。In FIG. 3, the signal processing device 1 and the input/output device 3 are connected via an external bus control device 4 and a bus drive device 5 by an interrupt request line 8 and an interrupt response signal line 6, and are further connected to the bus drive device 5 by an interrupt request line 8 and an interrupt response signal line 6. The output devices 3 are connected by a selection output line 7 for panel monitoring.
このような構成において、バス駆動装置５はパネル監視
用選択信号線７により各入出力装置３を順次時分割で走
査し、各入出力装置３はパネル監視用選択信号が来た時
に該状態を出力している。In such a configuration, the bus driving device 5 sequentially scans each input/output device 3 in a time division manner using the panel monitoring selection signal line 7, and each input/output device 3 detects the state when the panel monitoring selection signal arrives. It is outputting.
この場合、入出力装置３に状態の変化を生じると、信号
処理装置１に対し割り込み要求信号線８により割り込み
要求信号線８により割り込み要求信号を送出する。この
割り込み要求信号の割り込み重要度は入出力装置３に対
応して定まっているから、外部バス制御装置４が割り込
んだ入出力装置３を識別することにより設定されて信号
処理装置１に伝達される。In this case, when a change in state occurs in the input/output device 3, an interrupt request signal is sent to the signal processing device 1 via the interrupt request signal line 8. Since the interrupt importance level of this interrupt request signal is determined according to the input/output device 3, it is set by identifying the input/output device 3 that has caused the interrupt by the external bus control device 4, and is transmitted to the signal processing device 1. .
ここで、第３図に示すように信号処理装置１にデータ転
送単位設定装置９と、又信号処理装置１と入出力装置間
３にデータ転送単位を通知するための信号線１０を設置
する。Here, as shown in FIG. 3, a data transfer unit setting device 9 is installed in the signal processing device 1, and a signal line 10 for notifying the data transfer unit is installed between the signal processing device 1 and the input/output device 3.
信号処理装置１は入出力装置３より割り込み要求が有っ
た場合には、該入出力装置３に対し割り込み応答信号線
６により割り込み応答を、又割り込みレベルに応じてデ
ータ転送単位通知用信号線１０によりデータ転送単位を
通知する。When the signal processing device 1 receives an interrupt request from the input/output device 3, the signal processing device 1 sends an interrupt response to the input/output device 3 via the interrupt response signal line 6, and also sends a data transfer unit notification signal line to the input/output device 3 according to the interrupt level. 10 notifies the data transfer unit.
第４図は本発明と従来方式とのデータ転送の比較である
。Ｌ 、 −Ｌ、は割り込みの重要度を示し、Ｌ２より
り、、Ｌ、よりＬ４の方が重要度′が高いとしである。FIG. 4 is a comparison of data transfer between the present invention and the conventional method. L and -L indicate the importance of the interrupt, with L4 having a higher importance than L2 and L, respectively.
Ｌ２という同一レベルの割り込み点が２つあるとした。It is assumed that there are two interrupt points at the same level called L2.
Ａ−Ｆは１バイト単位のデータ、矢印はＬ２〜Ｌ４の割
り込み発生タイミングを示す。A-F indicates data in 1-byte units, and arrows indicate interrupt generation timings of L2 to L4.
例えばデータ量がＬ２は６バイト、Ｌ、、Ｌ、は４バイ
トの割り込みデータを転送する場合、従来方式によると
、割り込みの重要度に関係なくデータの転送が終了する
までバスを占有し、第４図上段に示すようになる。For example, when transferring interrupt data whose data amount is 6 bytes for L2 and 4 bytes for L,, L,, according to the conventional method, the bus is occupied until the data transfer is completed regardless of the importance of the interrupt, and the The result is as shown in the upper part of Figure 4.
本発明によると、割り込みの重要度によってデータ転送
単位を設定するため、重要度し！のデータ転送単位をそ
れぞれ２バイト、割り込み重要度Ｌｓ、Ｌ、ａのデータ
転送単位をそれぞれ４バイトと設定しておけば、第４図
下段に示すように割り込みの重要度の高いＬ３．Ｌ、の
データ転送に係る遅延時間を従来方式より短くすること
ができる。According to the present invention, since the data transfer unit is set according to the importance of the interrupt, it is possible to set the data transfer unit according to the importance of the interrupt. By setting the data transfer unit to 2 bytes for each of the interrupt importance levels Ls, L, and a, and 4 bytes each for the interrupt importance levels Ls, L, and a, as shown in the lower part of FIG. 4, L3. The delay time associated with data transfer of L can be made shorter than that of the conventional method.
第５図は、本発明の別の実施例である。第５図は第３図
で使用したデータ転送単位通知用信号線１０を除去し、
代わりに割り込み応答信号線６により割り込み応答信号
及びデータ転送単位を通知するように構成されている。FIG. 5 is another embodiment of the invention. In FIG. 5, the data transfer unit notification signal line 10 used in FIG. 3 is removed,
Instead, the interrupt response signal line 6 is configured to notify the interrupt response signal and data transfer unit.
以上は割り込み毎に信号処理袋ｆ１より入出力装置３に
対してデータ転送単位を通知する例にっいて述べてきた
が、別の実施例を第６図に示す。The above has described an example in which the data transfer unit is notified from the signal processing bag f1 to the input/output device 3 for each interrupt, but another embodiment is shown in FIG.
ここで、１は信号処理装置、３は入出力装置、４は外部
バス制御装置、５はバス駆動装置、１１．１２はデータ
転送単位設定エリアである。各入出力装置３は、割り込
み重要度毎に割り込み要求信号線により信号処理装置３
と接続され、入出力装置３にはデータ転送単位設定エリ
ア１２を設け、各入出力装置３毎にデータ転送単位を設
定しておく。Here, 1 is a signal processing device, 3 is an input/output device, 4 is an external bus control device, 5 is a bus drive device, and 11.12 is a data transfer unit setting area. Each input/output device 3 is connected to the signal processing device 3 by an interrupt request signal line for each interrupt importance level.
A data transfer unit setting area 12 is provided in the input/output device 3, and a data transfer unit is set for each input/output device 3.
又信号処理装置ｌには割り込み重要度によりデータ転送
単位を設定するデータ転送単位設定エリア１１を設け、
割り込み重要度によりデータ転送単位を設定しておくこ
とにより、各入出力装置３は割り込みの度に信号処理装
置１よりデータ転送単位を通知してもらう必要がなく、
信号処理装置１は割り込み重要度により転送データ単位
を知ることができる。Further, the signal processing device l is provided with a data transfer unit setting area 11 for setting data transfer units according to interrupt importance.
By setting the data transfer unit based on the interrupt importance level, each input/output device 3 does not need to be notified of the data transfer unit from the signal processing device 1 every time an interrupt occurs.
The signal processing device 1 can know the transfer data unit based on the interrupt importance level.
このように、本発明では、１回の割り込みに転送するデ
ータ量を予め設定しておいたデータ転送単位毎のブロッ
クに分けて転送するため、各ブロック毎にどの入出力装
置からの割り込みかを識別するためのアドレスを付ける
必要があり、転送するデータ量が大きくなるという欠点
がある。しかし、これはアドレスバスを設けてデータと
アドレスを別々のバスで送ることにより解決することが
できる。In this way, in the present invention, since the amount of data to be transferred in one interrupt is divided into blocks for each data transfer unit set in advance, it is possible to determine which input/output device the interrupt is from for each block. It is necessary to add an address for identification, which has the disadvantage of increasing the amount of data to be transferred. However, this can be solved by providing an address bus and sending data and addresses on separate buses.
（発明の効果）
以上の方式により、従来方式では割り込みデータの転送
が全て終了するまでバスを捕捉したままとなり、重要度
が低く転送データ量の多い割り込みのデータ転送中に重
要度の高い割り込みが発生しても、重要度の低い割り込
みのデータ転送が全て終了するまで割り込めなかった。(Effects of the Invention) With the above method, in the conventional method, the bus remains captured until all interrupt data transfer is completed, and a highly important interrupt is transferred while an interrupt with a low importance and a large amount of transferred data is being transferred. Even if an interrupt occurred, it could not be interrupted until all data transfers for low-level interrupts were completed.
しかし、本発明によれば、重要度の高い割り込みのデー
タ転送に係る最大遅延時間が大きくなっていたという問
題点を解決することができる。However, according to the present invention, it is possible to solve the problem that the maximum delay time related to data transfer of interrupts with high importance is large.
第１図は従来方式のシステム構成を示すブロック図、第
２図は従来方式の割り込み信号転送の構成図、第３図、
第５図は本発明るよる割り込み信号転送系の一例を示す
構成図、第４図は従来方式と本発明とのデータ転送に係
る遅延時間の比較するタイムチャート図、第６図は本発
明の別の実施例を示す信号転送系の構成図である。
１・・・信号処理装置、 ２・・・バス、 ３・・・入
出力装置、 ４・・・外部バス制御装置、 ５・・・バ
ス駆動装置、 ６・・・割り込み応答信号線、 ７・・
・パネル監視用選択信号線、 ８・・・割り込み要求信
号線、 ９・・・転送データ単位設定装置、 １０・・
・データ転送単位通知用信号線、 １１．１２・・・デ
ータ転送単位設定エリア。Figure 1 is a block diagram showing the conventional system configuration, Figure 2 is a configuration diagram of the conventional interrupt signal transfer, and Figure 3 is a block diagram showing the conventional system configuration.
FIG. 5 is a block diagram showing an example of an interrupt signal transfer system according to the present invention, FIG. 4 is a time chart comparing the delay time related to data transfer between the conventional method and the present invention, and FIG. 6 is a diagram showing the configuration of an interrupt signal transfer system according to the present invention. FIG. 3 is a configuration diagram of a signal transfer system showing another embodiment. DESCRIPTION OF SYMBOLS 1... Signal processing device, 2... Bus, 3... Input/output device, 4... External bus control device, 5... Bus drive device, 6... Interrupt response signal line, 7.・
- Panel monitoring selection signal line, 8... Interrupt request signal line, 9... Transfer data unit setting device, 10...
- Data transfer unit notification signal line, 11.12... Data transfer unit setting area.
Claims (1)
力装置と該信号処理装置の間でデータ転送を行うための
共有バスと、処理要求と応答を転送するための手段とを
具備してデータ転送を行うデータ転送方式において、 前記複数の入出力装置から前記信号処理装置へデータ転
送を行う場合に転送するデータの優先順位を前記複数の
入出力装置から前記信号処理装置へ転送する手段と、 前記の転送するデータの優先順位に応じて１回のデータ
転送ブロックの最大長を決定する手段と、前記決定する
手段により決定された転送ブロックの最大長に応じて送
出しようとする信号を１以上のデータ転送ブロックに分
割する手段と、１データブロック転送中はデータ送出中
でない他の入出力装置からのデータ転送を拒否する手段
と を具備することを特徴とするデータ転送方式。(1) A signal processing device, a plurality of input/output devices, a shared bus for transferring data between the input/output device and the signal processing device, and means for transferring processing requests and responses. In a data transfer method in which data is transferred from the plurality of input/output devices to the signal processing device, a priority order of data to be transferred is transferred from the plurality of input/output devices to the signal processing device. means for determining the maximum length of a single data transfer block according to the priority of the data to be transferred; and a signal to be transmitted according to the maximum length of the transfer block determined by the determining means. 1. A data transfer method comprising: means for dividing a data block into one or more data transfer blocks; and means for rejecting data transfer from other input/output devices that are not currently transmitting data while one data block is being transferred.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278649A JP2842639B2 (en) | 1989-10-27 | 1989-10-27 | Data transfer method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278649A JP2842639B2 (en) | 1989-10-27 | 1989-10-27 | Data transfer method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03141455A true JPH03141455A (en) | 1991-06-17 |
| JP2842639B2 JP2842639B2 (en) | 1999-01-06 |
Family
ID=17600222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1278649A Expired - Fee Related JP2842639B2 (en) | 1989-10-27 | 1989-10-27 | Data transfer method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842639B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107934A (en) * | 1981-12-21 | 1983-06-27 | Matsushita Electric Ind Co Ltd | Bus controlling system |
| JPS6048637A (en) * | 1983-08-29 | 1985-03-16 | Nec Corp | Priority control system of data transfer request |
-
1989
- 1989-10-27 JP JP1278649A patent/JP2842639B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107934A (en) * | 1981-12-21 | 1983-06-27 | Matsushita Electric Ind Co Ltd | Bus controlling system |
| JPS6048637A (en) * | 1983-08-29 | 1985-03-16 | Nec Corp | Priority control system of data transfer request |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842639B2 (en) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4275440A (en) | I/O Interrupt sequencing for real time and burst mode devices | |
| US4692862A (en) | Rapid message transmission system between computers and method | |
| JPH04312160A (en) | Multiprocessor system and its message transmission and reception controller | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPH06337843A (en) | Data transfer control method | |
| JP2734246B2 (en) | Pipeline bus | |
| US4437158A (en) | System bus protocol interface circuit | |
| EP1761856A1 (en) | Computer system and method for queuing interrupt messages in a device coupled to a parallel communications bus | |
| EP0251234B1 (en) | Multiprocessor interrupt level change synchronization apparatus | |
| JPH03141455A (en) | Data transfer system | |
| KR920008605A (en) | Minimum contention processor and system bus system | |
| JPS5986940A (en) | Information transmitting system of multi-drop system | |
| JP2000276437A (en) | Dma controller | |
| JPS6213706B2 (en) | ||
| JP2615127B2 (en) | Communication processing device | |
| JP3050131B2 (en) | Arbitration method | |
| JP2699604B2 (en) | Bus connection device | |
| JPS58182737A (en) | Information processor | |
| JPH06110831A (en) | Data transfer device | |
| KR101133879B1 (en) | Computer system and method for queuing interrupt messages in a device coupled to a parallel communication bus | |
| JPH01205363A (en) | Direct memory access state decision circuit | |
| JP2573790B2 (en) | Transfer control device | |
| JPH04106651A (en) | Controller for system bus | |
| JPS61273657A (en) | Bus occupation controlling system | |
| JPS61264829A (en) | Control system for interruption of network controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |