JPH04106651A - Controller for system bus - Google Patents

Controller for system bus

Info

Publication number
JPH04106651A
JPH04106651A JP22440490A JP22440490A JPH04106651A JP H04106651 A JPH04106651 A JP H04106651A JP 22440490 A JP22440490 A JP 22440490A JP 22440490 A JP22440490 A JP 22440490A JP H04106651 A JPH04106651 A JP H04106651A
Authority
JP
Japan
Prior art keywords
transfer
system bus
bus
busy
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22440490A
Other languages
Japanese (ja)
Inventor
Masaki Mitsui
三井 正樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP22440490A priority Critical patent/JPH04106651A/en
Publication of JPH04106651A publication Critical patent/JPH04106651A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To improve the economy and reliability of a system bus by providing busy status holding means which recognizes the busy status of its own device connected to a system bus on the basis of data transfer controlling information to each device connected to the system bus. CONSTITUTION:Busy status holding means 13-16 respectively provided to plural devices 1-4 connected to a system bus 27 recognize the busy status of the devices 1-4 on the basis of data transfer controlling information. Bus arbitration controlling means 9-12 respectively discriminate the busy statuses of transferred devices from the recognized information of the means 13-16 and inhibit the delivery of bus requesting signals from transferring devices when one the transferred devices are busy. Therefore, the economy and reliability of the system bus can be improved, since no special busy signal line is required to the system bus.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、複数の装置によって共有されるシステムバス
の制御を行なうシステムバスの制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a system bus control device that controls a system bus shared by a plurality of devices.

(従来の技術) 複数の装置がシステムバスを共有するシステムにおいて
、複数の装置は予め静的あるいは動的に設定されたシス
テムバスの使用優先権を与えられている。
(Prior Art) In a system in which a plurality of devices share a system bus, the plurality of devices are given statically or dynamically set priority rights to use the system bus.

システムバスの使用に関して複数の装置が競合する場合
、複数の装置のなかで優先権の高い装置がシステムバス
の使用権を獲得するよう調停される。この時、システム
バスの使用権を得た優先権の高い装置が、システムバス
を経由してビジー中の装置にアクセスすると、要求した
転送がビジー応答となり、ビジーが解除されるまで、新
たに更ニ優先権の高い装置がシステムハスの使用要求を
出さない限り、ビジーリトライが繰り返し行なわれる。
When multiple devices compete for the use of the system bus, arbitration is performed so that the device with higher priority among the multiple devices acquires the right to use the system bus. At this time, if a device with a high priority that has obtained the right to use the system bus accesses a busy device via the system bus, the requested transfer will become a busy response, and new updates will be performed until the busy status is released. Busy retry is repeated unless a device with higher priority issues a request to use the system lot.

従って、この間は優先権の低い装置のビジー状態でない
装置に対する有効な転送が行なわれず、システムバスの
有効利用が図れない。
Therefore, during this period, effective transfer from a device with a low priority to a device that is not in a busy state is not performed, and the system bus cannot be used effectively.

このような転送相手先のビジー状態による無効なシステ
ムバス使用を回避する方式として、従来例えば特開平1
−166242号公報に開示されたシステムバスの制御
方式があった。
Conventionally, as a method to avoid invalid system bus usage due to the busy state of the transfer destination, for example, Japanese Patent Laid-Open No.
There is a system bus control method disclosed in Japanese Patent No. 166242.

このシステムバスの制御方式は、転送相手先装置のビジ
ー信号作成回路から出力されているとジー信号を、シス
テムバスな介して自装置のバス訳停制御回路に取込み、
相手先装置がビジー信号を送出していない時にだけシス
テムバスの使用要求を出すようにしたものである。そし
てこのような方式によって無駄なシステムバスのアクセ
スを削減し、優先度の低い装置にもアクセスの機会を多
く与え、システムバスの効率向上を図れるよう制御して
いた。
This system bus control method takes the busy signal output from the busy signal generation circuit of the transfer destination device to the bus translation stop control circuit of the own device via the system bus.
A request to use the system bus is issued only when the destination device is not sending out a busy signal. By using this method, unnecessary system bus accesses are reduced, low-priority devices are given more access opportunities, and system bus efficiency is improved.

(発明が解決しようとする課題) しかしながら、上記従来のシステムハスの制御方式では
、システムハス上に接続する装置の数たけビジー信号及
びビジー信号線が必要であり、システムバスの信号線が
増加すると共に、LSI化の不適なトライバ/レシーバ
がビジー信号の分だけ必要となる問題があった。
(Problem to be Solved by the Invention) However, in the conventional system bus control method described above, busy signals and busy signal lines are required for each device connected to the system bus, and the number of system bus signal lines increases. In addition, there is a problem in that a driver/receiver that is not suitable for LSI is required for each busy signal.

本発明は上記の問題を解決するためになされたもので、
特別なビジー信号線をシステムバスに必要とせず、経済
性に優れたシステムバスの制御装置を提供することを目
的とする。
The present invention was made to solve the above problems,
An object of the present invention is to provide an economical system bus control device that does not require a special busy signal line on the system bus.

(課題を解決するための手段) 本発明のシステムバスの制御装置は、単一のシステムバ
スを共有する複数の装置のバスリクエスト信号に異なる
優先度を与え、前記複数の装置のバス使用要求が競合す
る場合、優先度が高いバスリクエスト信号を有する装置
がシステムバスの使用権を獲得し、前記複数の装置間で
前記システムバスを介したデータ転送を行なうシステム
バスの制御装置において、前記複数の装置にそれぞれ設
けられ、前記システムバスに接続される全ての装置のと
ジー状態を、前記データ転送の転送制御情報に基づき自
装置内で認識する装置別ビジー状態保持手段と、前記装
置別ビジー状態保持手段の認識情報により転送相手先装
置のビジー状態を判定し、該転送相手先装置がビジー状
態の時は転送元装置からのバスリクエスト信号の送出を
抑止し、とジー状態でない場合にバスリクエスト信号を
送出するバス調停制御手段を設けたものである。
(Means for Solving the Problems) A system bus control device of the present invention gives different priorities to bus request signals of a plurality of devices sharing a single system bus, so that the bus use requests of the plurality of devices are In the case of contention, a device having a bus request signal with a high priority acquires the right to use the system bus, and in a system bus control device that transfers data between the plurality of devices via the system bus, device-specific busy state holding means, which is provided in each device and recognizes the busy state of all devices connected to the system bus within the device itself based on transfer control information for the data transfer; and the device-specific busy state The busy state of the transfer destination device is determined based on the recognition information of the holding means, and when the transfer destination device is in the busy state, the sending of a bus request signal from the transfer source device is suppressed, and when the transfer destination device is not in the busy state, the bus request signal is not sent. A bus arbitration control means for sending out signals is provided.

(作用) 本発明のシステムバスの制御装置は、複数の装置にそれ
ぞれ設けられた装置別ビジー状態保持手段が、システム
バスに接続される全ての装置のビジー状態をデータ転送
の転送制御情報に基づき認識する。
(Function) In the system bus control device of the present invention, the device-specific busy state holding means provided in each of the plurality of devices determines the busy state of all devices connected to the system bus based on transfer control information for data transfer. recognize.

また、バス調停制御手段は、装置別とジー状態保持手段
の認識情報により、転送相手先装置のビジー状態を判定
し、ビジー状態の時は転送元装置からのバスリクエスト
信号の送出を抑止する。
Further, the bus arbitration control means determines the busy state of the transfer destination device based on the recognition information of each device and the busy state holding means, and suppresses the transmission of the bus request signal from the transfer source device when the transfer destination device is in the busy state.

このため、複数の装置に同時にバス使用要求が発生した
場合、それぞれのデータ転送相手装置がビジー状態でな
いことが装置別ビジー状態保持手段によって認識されれ
ば、バス調停制御手段によってシステムバス使用権の優
先度の高い装置がバスリクエスト信号を圧力し、優先度
の低い装置はシステムバスの獲得を待たされる。
Therefore, when a bus use request is issued to multiple devices at the same time, if the device-specific busy state holding means recognizes that each data transfer partner device is not in a busy state, the bus arbitration control means will grant the right to use the system bus. A device with a high priority issues a bus request signal, and a device with a low priority is forced to wait for acquisition of the system bus.

また、ある装置がビジー状態であれば、その装置へのデ
ータ転送を行なおうとする装置が優先度の高い装置であ
ってもバス調停制御手段によってバスリクエスト信号は
送出しない。従って、優先度の低い装置がそれによって
システムバス使用権の獲得を待たされることがない。
Further, if a certain device is in a busy state, the bus arbitration control means does not send out a bus request signal even if the device attempting to transfer data to that device is a device with a high priority. Therefore, a device with a lower priority is not forced to wait to acquire the right to use the system bus.

更に、ある装置がビジー状態であるか否かの認識は、通
常の転送制御情報により自装置内の装置別ビジー状態保
持手段で行なうため、従来のようにシステムバスに接続
する装置の数だけビジー信号線を必要とすることがない
Furthermore, since the recognition of whether a device is busy or not is carried out by device-specific busy state maintenance means within the own device based on normal transfer control information, it is possible to recognize whether or not a device is busy by the number of devices connected to the system bus. No signal line is required.

(実施例) 以下、本発明を図の実施例を用いて詳細に説明する。(Example) Hereinafter, the present invention will be explained in detail using embodiments shown in the drawings.

第1図は本発明のシステムハス制御方式を説明するため
の装置の構成図である。
FIG. 1 is a configuration diagram of an apparatus for explaining the system lotus control method of the present invention.

図の装置は、4台の装置1〜4と、これら装置1〜4が
共有するシステムバス27とから構成されている。
The device shown in the figure is composed of four devices 1 to 4 and a system bus 27 shared by these devices 1 to 4.

各装置1〜4はそれぞれ転送制御手段5〜8、バス調停
制御手段9〜12、装置別ビジー状態保持手段13〜1
6を有しており、これら手段によってシステムバス27
と接続している。
Each of the devices 1 to 4 includes transfer control means 5 to 8, bus arbitration control means 9 to 12, and device-specific busy state holding means 13 to 1.
6, and by these means the system bus 27
is connected to.

システムバス27は、転送制御線25とバス調停線26
とから成っている。
The system bus 27 includes a transfer control line 25 and a bus arbitration line 26.
It consists of.

転送制御線25はデータ転送に関わる信号線の集合であ
って、アドレス、データ、リード/ライトなどの信号線
の他に、転送相手を示す転送先装置アドレス線、転送先
を識別させる転送先装置アドレス線、転送の起動/報告
などを示す転送種別制御線を有している。また、転送制
御線25は、転送制御手段5〜8及び装置別とジー状態
保持手段13〜16と接続されている。
The transfer control line 25 is a collection of signal lines related to data transfer, including address, data, read/write signal lines, and a transfer destination device address line that indicates the transfer destination, and a transfer destination device that identifies the transfer destination. It has an address line and a transfer type control line that indicates transfer activation/report. Further, the transfer control line 25 is connected to the transfer control means 5 to 8 and the device-specific G state holding means 13 to 16.

バス調停線26は、各装置1〜4に対応したバスリクエ
スト信号線と制御信号線の集合であり、各装置1〜4の
バス調停制御手段9〜12と接続されている。
The bus arbitration line 26 is a set of bus request signal lines and control signal lines corresponding to each device 1-4, and is connected to the bus arbitration control means 9-12 of each device 1-4.

バスリクエスト信号には異なる優先度が与えられ、各装
置でバス使用要求が競合する場合は、優先度の高いバス
リクエスト信号を出力している装置がバス使用権を獲得
するよう各装置1〜4のバス調停制御手段9〜12にて
分散制御される。
Different priorities are given to bus request signals, and if there is a conflict of bus use requests in each device, each device 1 to 4 The bus arbitration control means 9 to 12 perform distributed control.

尚、本実施例では各装置1〜4の優先順位を、装置1〉
装置2〉装置3〉装置4としている。
In addition, in this embodiment, the priority order of each device 1 to 4 is
Device 2>Device 3>Device 4.

また、各装置1〜4の転送制御手段5〜8からはバス調
停制御手段9〜12に対してそれぞれ転送要求線17〜
20が接続されている。更に、装置別ビジー状態保持手
段13〜16からバス調停制御手段9〜12に対しては
それぞれ各装置毎のビジー状態を示す装置別ビジー状態
指示線21〜24が接続されている。
Further, transfer request lines 17 to 8 are sent from transfer control means 5 to 8 of each device 1 to 4 to bus arbitration control means 9 to 12, respectively.
20 are connected. Further, device-specific busy state indication lines 21-24 indicating the busy state of each device are connected from the device-specific busy state holding means 13-16 to the bus arbitration control means 9-12, respectively.

装置別ビジー状態保持手段13〜16は後述するように
、デコーダ、F/F (フリップフロップ)等からなる
回路で、本発明の特徴をなす回路である。即ち、通常の
データ転送を行なう転送制御線25を用いてシステムバ
ス27上の転送を監視し、各装置1〜4のビジー状態を
自装置の中に設定保持して、バス調停制御手段9〜12
に装置別ビジー状態指示線21〜24を介して出力する
機能を有している。
The device-specific busy state holding means 13 to 16 are circuits consisting of decoders, F/Fs (flip-flops), etc., as will be described later, and are circuits that are a feature of the present invention. That is, the transfer control line 25 for normal data transfer is used to monitor the transfer on the system bus 27, the busy state of each device 1 to 4 is set and maintained in the device itself, and the bus arbitration control means 9 to 12
It has a function of outputting information via device-specific busy state indication lines 21 to 24.

バス調停制御手段9〜12はプライオリティエンコーダ
、デコーダ、F/F等からなる回路で、転送制御手段5
〜8からの転送要求に対して、装置別とジー状態保持手
段13〜16の情報に基づき、転送相手先装置のビジー
状態を判定し、ビジー状態なら転送要求を抑止させ、ビ
ジー状態でなければバスリクエスト信号を発生させてバ
ス調停を実行する機能を有している。
The bus arbitration control means 9 to 12 are circuits consisting of priority encoders, decoders, F/Fs, etc., and the transfer control means 5
In response to the transfer request from ~8, the busy status of the transfer destination device is determined based on the information of each device and the busy status holding means 13 to 16, and if it is busy, the transfer request is suppressed, and if it is not busy, the transfer request is suppressed. It has the function of generating a bus request signal and executing bus arbitration.

また、転送制御手段5〜8は通常のデータ転送を制御す
る既知の制御回路からなる。
Further, the transfer control means 5 to 8 are comprised of known control circuits that control normal data transfer.

第2図に装置別とジー状態保持手段13〜16の具体的
な構成を示す。
FIG. 2 shows the specific configuration of each device and the G state holding means 13 to 16.

即ち、装置別ビジー状態保持手段13〜16は、転送元
装置デコーダ31、転送先装置デコーダ32、転送種別
デコーダ33、装置別ビジー状態保持F/F (以下、
単にF/Fと称す)34〜37とから成る。
That is, the device-specific busy state holding means 13 to 16 include a transfer source device decoder 31, a transfer destination device decoder 32, a transfer type decoder 33, and a device-specific busy state holding F/F (hereinafter referred to as
(simply referred to as F/F) 34 to 37.

転送元装置デコーダ31の入力には、転送制御情報を伝
送する転送元装置アドレス線(転送制御線25)が接続
され、出力は装置1〜4に対応した装置別ビジー解除線
38〜41を介してそれぞれF/F 34〜37のリセ
ット端子に接続されている。また、転送元装置デコーダ
31は、転送種別デコーダ33から出力される転送報告
信号によってイネーブルされるよう構成されている。
A source device address line (transfer control line 25) for transmitting transfer control information is connected to the input of the source device decoder 31, and the output is sent via device-specific busy release lines 38 to 41 corresponding to devices 1 to 4. are connected to the reset terminals of F/Fs 34 to 37, respectively. Further, the transfer source device decoder 31 is configured to be enabled by a transfer report signal output from the transfer type decoder 33.

転送先装置デコーダ32は、その入力に転送制御情報を
伝送する転送先装置アドレス線(転送制御線25)が接
続され、出力は装置1〜4に対応した装置別ビジー設定
線42〜45を介してそれぞれF/F 34〜37のセ
ット端子に接続されている。また、転送先装置デコーダ
32は、転送種別デコーダ33から出力される転送起動
信号によってイネーブルされるよう構成されている。
The transfer destination device decoder 32 has an input connected to a transfer destination device address line (transfer control line 25) for transmitting transfer control information, and outputs via device-specific busy setting lines 42 to 45 corresponding to devices 1 to 4. are connected to the set terminals of F/Fs 34 to 37, respectively. Further, the transfer destination device decoder 32 is configured to be enabled by a transfer activation signal output from the transfer type decoder 33.

転送種別デコーダ33は、その入力に転送制御情報を伝
送する転送種別制御線(転送制御線25)が接続され、
その出力は転送元装置デコーダ31と転送先装置デコー
ダ32のイネーブル端子に接続されている。また、この
転送種別デコーダ33は転送ストローブ線からのストロ
ーブ信号でイネーブルされるよう構成されている。尚、
このストローブ信号はデータ転送に有効なアドレス等の
データが出力されていることを示す転送指示信号である
The transfer type decoder 33 has a transfer type control line (transfer control line 25) connected to its input that transmits transfer control information, and
Its output is connected to the enable terminals of the source device decoder 31 and the destination device decoder 32. Further, this transfer type decoder 33 is configured to be enabled by a strobe signal from a transfer strobe line. still,
This strobe signal is a transfer instruction signal indicating that data such as an address valid for data transfer is being output.

また、F/F 34〜37はそれぞれその出力として、
装置1〜4に対応した装置別ビジー状態指示信号線46
〜49が接続されている。尚、これら4本の装置別ビジ
ー状態指示信号46〜49は第1図の装置別ビジー状態
指示線21〜24のうちいずれか1本の指示線に対応す
るものである。
In addition, F/Fs 34 to 37 each have the following outputs:
Device-specific busy state indication signal line 46 corresponding to devices 1 to 4
~49 are connected. These four device-specific busy state indication signals 46 to 49 correspond to any one of the device-specific busy state indication lines 21 to 24 in FIG.

次に上記制御装置の動作について説明する。Next, the operation of the above control device will be explained.

先ず、システムバス使用権の異なる装置1〜4に同時に
バス使用要求が発生した場合、それぞれのデータ転送相
手装置がビジー状態てないと、システムバス27使用権
の優先度の高い装置がバスリクエスト信号を出力し、優
先度の低い装置はシステムバス27の獲得を待たされる
First, when a bus request is issued to devices 1 to 4 having different rights to use the system bus at the same time, if each data transfer partner device is not busy, the device with the higher priority of the right to use the system bus 27 will issue the bus request signal. , and devices with lower priority are forced to wait for acquisition of the system bus 27.

例えば、装置1から装置3に対してデータ転送を行なう
ためにバス使用要求を行ない、同時番こ装置2から装置
4に対してデータ転送を行なうためにハス使用要求が行
なわれた場合、装置3かビジー状態でなければ装置1か
バスリクエスト信号を出力し、装置2のバス使用要求は
待機させられる。
For example, if a bus use request is made from device 1 to device 3 to transfer data, and a bus use request is made from device 2 to device 4 to transfer data, device 3 If device 1 is not in a busy state, device 1 outputs a bus request signal, and device 2's bus use request is put on standby.

次に、各装置1〜4のビジー状態の認識について説明す
る。
Next, recognition of the busy state of each device 1 to 4 will be explained.

第3図に装置間転送動作のタイムチャートを示す。FIG. 3 shows a time chart of the inter-device transfer operation.

尚、本実施例では装置間転送として装置1.2間の転送
動作を例にとって説明する。
In this embodiment, a transfer operation between devices 1 and 2 will be explained as an example of inter-device transfer.

第3図において、タイムチャート前半(T1)では、装
置2から装置1に対して転送起動のシステムバス27を
介した装置間転送が転送ストローブ信号によって行なわ
れる様子が示されている。
In FIG. 3, the first half (T1) of the time chart shows how inter-device transfer is performed from device 2 to device 1 via the system bus 27 for starting transfer in response to a transfer strobe signal.

即ち、先ず第3図(d)に示す転送ストローブ線の信号
がH(ハイレベル)からしくローレベル)に変化するこ
とによって、転送種別デコーダ33がイネーブルされる
。また、転送元装置アドレス線には装置2のアドレスデ
ータ、転送先装置アドレス線には装置1のアドレスデー
タ、転送種別制御線には転送起動データが入力されてい
る[第3図(a)、(b)、(c)コ。これにより、転
送種別デコーダ33は転送種別制御線の転送起動信号を
デコードして転送起動をア、サートし、転送先装置デコ
ーダ32がイネーブルされる。
That is, first, the transfer type decoder 33 is enabled by changing the signal on the transfer strobe line shown in FIG. 3(d) from H (high level) to low level. Further, the address data of device 2 is input to the transfer source device address line, the address data of device 1 is input to the transfer destination device address line, and the transfer start data is input to the transfer type control line [Figure 3 (a), (b), (c). As a result, the transfer type decoder 33 decodes the transfer start signal on the transfer type control line and asserts the transfer start, and the transfer destination device decoder 32 is enabled.

次に、転送先装置デコーダ32は転送先装置アドレス線
の信号をデコードし、装置1ビジー状態保持F/F 3
4のセット入力である装置1ビジー設定線42をアサー
トする[第3図(e)]。
Next, the transfer destination device decoder 32 decodes the signal on the transfer destination device address line and decodes the device 1 busy state holding F/F 3.
The device 1 busy setting line 42, which is the set input of 4, is asserted [FIG. 3(e)].

この結果、装置1のF/F 34はセットされ、出力で
ある装置1ビジ一状態指示信号線46は装Nlがビジー
状態であることを示すようになる[第3図(f)]。
As a result, the F/F 34 of the device 1 is set, and the output device 1 busy state indication signal line 46 comes to indicate that the device N1 is busy [FIG. 3(f)].

装置1がビジー状態にある間、例えば装置3の転送制御
手段7から転送要求線19を通して装置lへの転送要求
が発生したとしても、装置別ビジー状態保持手段15か
らの装置別ビジー状態指示線23のうちの装置1ビジ一
状態指示信号線46は装置1のビジー状態を示している
ため、バス調停制御手段11はこの転送要求を抑止する
ことができる。
While the device 1 is in a busy state, for example, even if a transfer request is generated from the transfer control means 7 of the device 3 to the device I through the transfer request line 19, the device-specific busy state indication line from the device-specific busy state holding means 15 Since the device 1 busy status indication signal line 46 of the 23 signals indicates that the device 1 is busy, the bus arbitration control means 11 can suppress this transfer request.

第3図のタイムチャート後半(T2)は装置1から装置
2に対しての転送報告の様子を示すものである。
The second half (T2) of the time chart in FIG. 3 shows the transfer report from device 1 to device 2.

即ち、転送ストローブ線の信号によって転送種別デコー
ダ33がイネーブルされると、転送種別デコーダ33は
転送種別制御線の転送報告信号をデコードし、転送報告
信号を転送元装置デコーダ31に送出する。これにより
、転送元装置デコーダ31がイネーブルされ、転送元装
置アドレス線の信号がデコードされる。尚、転送元装置
アドレス線には装置1のアドレスデータが、転送先装置
アドレス線には装置2のアドレスデータが入力されてい
る。
That is, when the transfer type decoder 33 is enabled by the signal on the transfer strobe line, the transfer type decoder 33 decodes the transfer report signal on the transfer type control line, and sends the transfer report signal to the transfer source device decoder 31. This enables the source device decoder 31 and decodes the signal on the source device address line. Note that the address data of device 1 is input to the transfer source device address line, and the address data of device 2 is input to the transfer destination device address line.

この結果、装置lビジー解除線38かアサートされ、装
置1のF/F 34はリセットされて、二〇F/F 3
4の出力である装置1ビジ一状態指示信号線46は、装
置lの非ビジー状態を示すようになる。
As a result, the device 1 busy release line 38 is asserted, the F/F 34 of device 1 is reset, and the 20 F/F 3
The device 1 busy state indication signal line 46, which is the output of device 4, indicates the non-busy state of device l.

ここで、抑止されていた装置1への転送要求が他の装置
で存在していた場合は、この時点てパスノクエスト信号
の送出が可能となる。
Here, if the inhibited transfer request to the device 1 exists in another device, the passnoquest signal can be sent at this point.

尚、上記実施例では装置1と装置2との転送動作を説明
したが、この他の装置間の転送動作も全く同様に行なえ
るものである。
In the above embodiment, the transfer operation between device 1 and device 2 has been described, but transfer operation between other devices can be performed in exactly the same manner.

また、上記実施例では、各装置1〜4のバス使用権の優
先順位を装置1〉装置2〉装置3〉装置4としたが、こ
れ以外の優先順位であっても上記実施例と同様の効果を
奏する。
In addition, in the above embodiment, the priority order of bus usage rights for each device 1 to 4 is device 1>device 2>device 3>device 4, but even if the priority order is other than this, the same priority as in the above embodiment may be used. be effective.

(発明の効果) 以上説明した本発明のシステムバスの制御装置によれば
、買う装置が、システムバスに接続する全ての装置のビ
ジー状態を、通常のデータ転送制御情報に基づいて自装
置内で管理する装置別ビジー状態保持手段を備えたので
、システムバス上に特別のビジー信号線を設ける必要が
なく、かつ従来のようにビジー信号分のドライバ/レシ
ーバを必要としないため、LSI化も容易で、経済性及
び信頼性の向上を図ることができる。
(Effects of the Invention) According to the system bus control device of the present invention described above, the device being purchased can monitor the busy states of all devices connected to the system bus within itself based on normal data transfer control information. Since it is equipped with a busy state holding means for each device to be managed, there is no need to provide a special busy signal line on the system bus, and there is no need for a driver/receiver for the busy signal as in the past, making it easy to implement into LSI. Therefore, economical efficiency and reliability can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のシステムバスの制御装置の実施例を示
すブロック図、第2図は本発明装置の装置別ビジー状態
保持手段の具体的な構成図、第3図は本発明装置の動作
タイムチャートである。 1〜4・・・装置、5〜8・・・転送制御手段、9〜1
2・・・バス調停制御手段、 13〜16・・・ビジー状態保持手段、25・・・転送
制御線、26・・・バス調停線、27・・・システムバ
ス。 特許出願人 沖電気工業株式会社
FIG. 1 is a block diagram showing an embodiment of the system bus control device of the present invention, FIG. 2 is a specific configuration diagram of the device-specific busy state holding means of the device of the present invention, and FIG. 3 is the operation of the device of the present invention. This is a time chart. 1-4...device, 5-8...transfer control means, 9-1
2...Bus arbitration control means, 13-16...Busy state holding means, 25...Transfer control line, 26...Bus arbitration line, 27...System bus. Patent applicant Oki Electric Industry Co., Ltd.

Claims (1)

【特許請求の範囲】 単一のシステムバスを共有する複数の装置のバスリクエ
スト信号に異なる優先度を与え、 前記複数の装置のバス使用要求が競合する場合、優先度
が高いバスリクエスト信号を有する装置がシステムバス
の使用権を獲得し、 前記複数の装置間で前記システムバスを介したデータ転
送を行なうシステムバスの制御装置において、 前記複数の装置にそれぞれ設けられ、前記システムバス
に接続される全ての装置のビジー状態を、前記データ転
送の転送制御情報に基づき自装置内で認識する装置別ビ
ジー状態保持手段と、前記装置別ビジー状態保持手段の
認識情報により転送相手先装置のビジー状態を判定し、
該転送相手先装置がビジー状態の時は転送元装置からの
バスリクエスト信号の送出を抑止し、ビジー状態でない
場合にバスリクエスト信号を送出するバス調停制御手段
を設けたことを特徴とするシステムバスの制御装置。
[Scope of Claims] Different priorities are given to bus request signals of a plurality of devices sharing a single system bus, and when the bus use requests of the plurality of devices conflict, the bus request signal has a higher priority. In a system bus control device in which a device acquires the right to use a system bus and transfers data between the plurality of devices via the system bus, the system bus control device is provided in each of the plurality of devices and connected to the system bus. device-specific busy state holding means that recognizes the busy state of all the devices within itself based on the transfer control information of the data transfer; and the busy state of the transfer destination device based on the recognition information of the device-specific busy state holding means. judge,
A system bus characterized in that a bus arbitration control means is provided for suppressing sending of a bus request signal from a transfer source device when the transfer destination device is in a busy state, and sending out a bus request signal when the transfer destination device is not in a busy state. control device.
JP22440490A 1990-08-28 1990-08-28 Controller for system bus Pending JPH04106651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22440490A JPH04106651A (en) 1990-08-28 1990-08-28 Controller for system bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22440490A JPH04106651A (en) 1990-08-28 1990-08-28 Controller for system bus

Publications (1)

Publication Number Publication Date
JPH04106651A true JPH04106651A (en) 1992-04-08

Family

ID=16813230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22440490A Pending JPH04106651A (en) 1990-08-28 1990-08-28 Controller for system bus

Country Status (1)

Country Link
JP (1) JPH04106651A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9266444B2 (en) 2010-12-28 2016-02-23 Sony Corporation Lithium ion secondary battery, electric tool, electric vehicle, and power storage system
US9812709B2 (en) 2010-12-28 2017-11-07 Sony Corporation Lithium secondary battery, positive electrode active material, positive electrode, electric tool, electric vehicle, and power storage system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9266444B2 (en) 2010-12-28 2016-02-23 Sony Corporation Lithium ion secondary battery, electric tool, electric vehicle, and power storage system
US9812709B2 (en) 2010-12-28 2017-11-07 Sony Corporation Lithium secondary battery, positive electrode active material, positive electrode, electric tool, electric vehicle, and power storage system

Similar Documents

Publication Publication Date Title
KR930008039B1 (en) Bus master interface circuit with transparent preemption of a data transfer operation
EP0872799A2 (en) PCI bus System
KR100644596B1 (en) Bus system and bus arbitration method thereof
KR100708096B1 (en) Bus system and execution scheduling method for access commands thereof
JPH06231074A (en) Multiple access system for system bus
JPS6237428B2 (en)
JPS621057A (en) Transfer controller
JPH04106651A (en) Controller for system bus
JP2647035B2 (en) Bus control circuit
JPH0844662A (en) Information processor
JPH0689257A (en) Arbitration device of bus bridge
JPH0844661A (en) Information processor
US6076127A (en) Configuration of a single point bus arbitration scheme using on-chip arbiters
JPS63155249A (en) Inter-equipment communication system
US7117281B1 (en) Circuit, system, and method for data transfer control for enhancing data bus utilization
JPS6155704B2 (en)
JP2000244585A (en) Bus interface circuit
KR100243868B1 (en) Arbiter logic in main computer system
JPH06266657A (en) Information processor
JP4432268B2 (en) Bus arbitration system and interrupt processing method for a device serving as a bus master in this system
JPS58169660A (en) Forming method of multi-processor system
JP2666782B2 (en) Multiple bus control system
JPH06161951A (en) Bus control system
JPH08149148A (en) Loop shaped serial communication procedure and loop shaped serial communication network
JPH03164851A (en) Data processor