JPS62145907A - Transistor circuit - Google Patents
Transistor circuitInfo
- Publication number
- JPS62145907A JPS62145907A JP60285533A JP28553385A JPS62145907A JP S62145907 A JPS62145907 A JP S62145907A JP 60285533 A JP60285533 A JP 60285533A JP 28553385 A JP28553385 A JP 28553385A JP S62145907 A JPS62145907 A JP S62145907A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- current
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はいわゆるカレントミラー回路と呼ばれているト
ランジスタ回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement of a transistor circuit called a so-called current mirror circuit.
カレントミラー回路は入力電流に比例した出力電流を得
るための回路であり、第2図にその基本構成を示す。第
5図および第4図は第2図の基本構成を改良して出力電
流の数を増し、安定度を高くした実用回路で、いずれの
場合も入力室iItに比例した出力電流I2+ Isが
得られる。A current mirror circuit is a circuit for obtaining an output current proportional to an input current, and its basic configuration is shown in FIG. Figures 5 and 4 are practical circuits that improve the basic configuration of Figure 2 to increase the number of output currents and improve stability. In both cases, an output current I2+ Is proportional to the input chamber iIt is obtained. It will be done.
なお、カレントミラー回路の改良に関するものには例え
ば特公昭59−11286号、特公昭55−5287号
、%開昭55−11408号等が挙げられる。Incidentally, examples relating to improvements in current mirror circuits include Japanese Patent Publication No. 11286/1983, Japanese Patent Publication No. 5287/1982, and Japanese Patent Publication No. 11408/1982.
ここで従来の回路の動作と問題点を説明する。 Here, the operation and problems of the conventional circuit will be explained.
第2図〜第4図において、トランジスタQn(n=1〜
6)のエミッタ電流、ベース′成流をそれぞれxEn、
IBnとする。また、Q t−Q4のPNP トラン
ジスタは特性が等しいものとし、そのエミッタ接地室T
M、m幅率をhpEとする。さらに計算を簡単にするた
めREI = RE2 =RE3 とする。In FIGS. 2 to 4, transistors Qn (n=1 to
6) The emitter current and base current are respectively xEn,
IBn. In addition, it is assumed that the PNP transistors of Qt-Q4 have the same characteristics, and their common emitter chamber T
M, m width ratio is hpE. Furthermore, to simplify the calculation, it is assumed that REI = RE2 = RE3.
第2図において
Ir+ = IF5 ・・・
(3)(1)〜(3)式により、工lと工2の関係を求
めると、例えばhrg=10の場合、
すなわち、工2とLとの比はhFEが無限大の理想的な
場合の約83%となってし塘い、工2の精度を要求され
る回路には使用できないことがわかる○
第3図においては、
(IE1+IE2+IE3 ) …(
6)IEI = IF5 = IF3
・・・(8)(5)〜(8)式より
hpE=10とすると、
したがって、工2とIfとの比は理想的な場合の約97
%となり、第2図の場合よりも改善されているが、使用
する回路によってはこれでも十分といえない場合がある
。また、第3図の回路ではQ2やQ3のコレクタが信号
電圧で振れているとき、ベース・コレクタ間の寄生容量
やコレクタ抵抗により信号電圧がQ2.Q、3のベース
にもれ込み、相互のクロストークや帰還による周波a特
性の変化、あるいはひどい場合には発振等の恐れがある
。In Figure 2, Ir+ = IF5...
(3) Using equations (1) to (3) to find the relationship between h 1 and h 2, for example, when hrg = 10, the ratio of h 2 and L is ideal in the case where hFE is infinite. It can be seen that it cannot be used for circuits that require accuracy of 2. In Figure 3, (IE1 + IE2 + IE3) ... (
6) IEI = IF5 = IF3
...(8) From equations (5) to (8), if hpE = 10, then the ratio of E2 and If is approximately 97 in the ideal case.
%, which is an improvement over the case shown in FIG. 2, but this may not be sufficient depending on the circuit used. In addition, in the circuit shown in FIG. 3, when the collectors of Q2 and Q3 are oscillating with the signal voltage, the signal voltage of Q2. There is a risk that the frequency a characteristic will change due to leakage into the base of Q and 3, mutual crosstalk and feedback, or in severe cases, oscillation.
第4図は上(J)欠点を改善した回路で、Q6のエミッ
タフォロワによりQ2.Q3のベースが低インピーダン
ス化されているため、上述のよう7χ現象は起こりにく
い。なお、Q5はレベルシフトおよびQ6の温度補償と
して働いている。Figure 4 shows a circuit that improves the above (J) defect, with Q2 emitter follower. Since the base of Q3 has a low impedance, the 7χ phenomenon described above is unlikely to occur. Note that Q5 functions as a level shift and temperature compensation for Q6.
第4図1こおいてQ5とQ6のベース・エミッタ間電圧
VBEは等しいと仮定すると、
IEI ” IF2 ・
・・(12)I3と工1との関係も(13)式と同様で
ある。Assuming that the base-emitter voltages VBE of Q5 and Q6 are equal in FIG. 41, IEI "IF2 ・
...(12) The relationship between I3 and work 1 is also the same as in equation (13).
hpa =10. IF5 / IEI = 1とす
ると、となり、電流比は第3図の場合よりも悪い。(1
3)式の形の上からはIF5を小さくすれば電流比を改
善できるが、実際にはIF5を小さくすると、温度やh
FEの変化により上記のQ5とQ6のVBEが等しいと
いう仮定が成立しなくなってくるため、大きな改善は望
めない。hpa=10. If IF5/IEI=1, then the current ratio is worse than in the case of FIG. (1
3) From the perspective of the formula, the current ratio can be improved by decreasing IF5, but in reality, decreasing IF5 will improve the temperature and h
Because the above assumption that the VBEs of Q5 and Q6 are equal no longer holds true due to the change in FE, no significant improvement can be expected.
以上述べたように、従来回路ではhFEが10程度まで
低下するとLと工2の電流比が十分に1に近いとはいえ
ず、高い電流値精度が要求される回路への使用を困難に
してい念。As mentioned above, in conventional circuits, when hFE drops to about 10, the current ratio of L and 2 is not sufficiently close to 1, making it difficult to use in circuits that require high current value accuracy. Just in case.
本発明の目的は、より高い電流値t#度が得らレルトラ
ンジスタ回路を、提供することにある。An object of the present invention is to provide a parallel transistor circuit that can obtain a higher current value t#.
上記目的は、入力側のトランジスタのベースに直列に抵
抗を挿入し、この挿入抵抗とベース電流により生じる電
位差を出力電流の補正lこ利用することにより達成され
る。The above object is achieved by inserting a resistor in series with the base of the transistor on the input side and using the potential difference generated between the inserted resistor and the base current to correct the output current.
上記補正用の電圧を出力側トランジスタのベース・エミ
ッタ間電圧が増加するように加えると出力電流が増加す
る。この出力電流の増加分と、hFE低下による出力電
流減少分が等しくなるような挿入抵抗の値を選ぶことに
より、出力電流の値がhFKに依存しないトランジスタ
回路を構成することができる。When the above correction voltage is applied so as to increase the voltage between the base and emitter of the output side transistor, the output current increases. By selecting the value of the insertion resistor such that the increase in output current is equal to the decrease in output current due to the decrease in hFE, it is possible to configure a transistor circuit in which the value of the output current does not depend on hFK.
以下、本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.
本発明の回路は抵抗R2が挿入されたところが従来の回
路第3図と異なっている。第1図においても第5図と同
じ記号と仮定を用いると、(5)〜(7)式は第1図で
も成立し、さらに、IE2RE2″Ir+Rεr +
IBIR2が成立する。これらの式から工2とLとの関
係を求めると、
なお、I3と■1との関係も(15)式と同様である。The circuit of the present invention differs from the conventional circuit shown in FIG. 3 in that a resistor R2 is inserted. If the same symbols and assumptions as in FIG. 5 are used in FIG. 1, equations (5) to (7) also hold true in FIG. 1, and furthermore, IE2RE2″Ir+Rεr +
IBIR2 is established. When the relationship between I3 and ■1 is determined from these equations, the relationship between I3 and ■1 is also the same as the equation (15).
(15)式において分母と分子の各々第2項が概略等し
くなるよりなR2の値を選べば、I 2 / I 1は
ほぼ1となる。例えば、
RE2 10
とした場合のhrgとI 2 / I 1の関係を示す
と第5図のようになる。第5図かられかるように、例え
ばhFEが10以上の場合のI2/IIは第1図の回路
では1.00〜t007であり、第3図の回路lこくら
べ、改善されていることがわかる。If a value of R2 is selected such that the second terms of the denominator and numerator in equation (15) are approximately equal, I 2 /I 1 becomes approximately 1. For example, the relationship between hrg and I 2 /I 1 in the case of RE2 10 is shown in FIG. As can be seen from Fig. 5, for example, when hFE is 10 or more, I2/II in the circuit of Fig. 1 is 1.00 to t007, which is an improvement compared to the circuit l of Fig. 3. Recognize.
第3図は本発明の他の一実施例を示す回路図であり、第
1図の回路に抵抗R3を追加したものである。回路動作
は第1図の回路と同じで、(15)式がそのまま成立す
る。抵抗R3は、Ql、Q4 、 R3R2で構成され
る閉回路の帰還の影響を小さくするように働き、回路を
安定化する。FIG. 3 is a circuit diagram showing another embodiment of the present invention, in which a resistor R3 is added to the circuit of FIG. 1. The circuit operation is the same as the circuit shown in FIG. 1, and equation (15) holds true as is. Resistor R3 works to reduce the influence of feedback of the closed circuit composed of Ql, Q4, and R3R2, and stabilizes the circuit.
第7図は本発明のさらに他の一実施例を示す回路図であ
り、第4図の回路に抵抗R2を追加したものである。第
4図の場合と同じ記号と仮定を用いると、(10)〜(
11)式および(14)式が成立する。これらの式から
12と工1との関係を求めると、
rEIEI
ここで
が成り立つようにR2の値を定めれば、hrE?hFE
+ 1の近似が成立する範囲においてはI2/工1の
値はほぼ一定となる。例えば第4図と同様にIF5 /
IEI = 1 、 hpg =10とすると、 U
となり、第4図の場合よりもI2/IIの値は1に近い
。I3と工】との関係についても同様である。FIG. 7 is a circuit diagram showing still another embodiment of the present invention, in which a resistor R2 is added to the circuit of FIG. 4. Using the same symbols and assumptions as in Figure 4, (10) ~ (
Equations 11) and (14) hold true. From these equations, we find the relationship between 12 and 1: rEIEI If we determine the value of R2 so that the following holds true, then hrE? hFE
In the range where the approximation of +1 holds true, the value of I2/work1 is approximately constant. For example, as in Figure 4, IF5/
If IEI = 1 and hpg = 10, then U and the value of I2/II is closer to 1 than in the case of FIG. The same holds true for the relationship between I3 and [Eng].
第8図は本発明のさらに他の一実施例を示す回路図であ
り、第7図の回路に抵抗R3を追加したものである。こ
の場合も回路動作は第7図の場合と同じで(16)式が
そのまま成立し、抵抗R3は第3図の回路と同様に、回
路を安定化する働きがある。FIG. 8 is a circuit diagram showing still another embodiment of the present invention, in which a resistor R3 is added to the circuit of FIG. 7. In this case as well, the circuit operation is the same as in the case of FIG. 7, and equation (16) holds true as is, and the resistor R3 has the function of stabilizing the circuit as in the circuit of FIG.
第7図、第8図においてQ5とQ6のVBEは等しいと
仮定してきたが、実際はQ2.Q3のhFEによすIF
6が変化し、上の仮定が成立しないこともある。そこで
R2の値を(17)式の値よりも大きくしてQ6のVB
gの変化をある程度補償することもできる。In Figures 7 and 8, it has been assumed that the VBEs of Q5 and Q6 are equal, but in reality Q2. IF on Q3 hFE
6 may change and the above assumption may not hold. Therefore, the value of R2 is made larger than the value of formula (17), and the VB of Q6 is
It is also possible to compensate for changes in g to some extent.
また、REI = RE2 = Rr、aという仮定は
説明を簡単にするためのものであり、RE2 * Rg
lを任意の値にしても実施例の効果は同様である。Also, the assumption that REI = RE2 = Rr, a is for simplifying the explanation, and RE2 * Rg
Even if l is set to an arbitrary value, the effect of the embodiment is the same.
また、出力側のトランジスタの数は実施例ではすべて2
個の例を示しであるが、これは1個でも3個以上でも同
様の効果がある。In addition, the number of transistors on the output side is all 2 in the embodiment.
Although this example shows three, the same effect can be obtained with one or three or more.
以上のように本発明によれば、入力側に挿入した抵抗に
よる電位差により、トランジスタのエミッタ接地電流増
幅率hFEの低下に起因する出力電流の低下が補償され
るので、入出力電流の比がhFEによらずほぼ一定にな
るという効果がある。As described above, according to the present invention, the decrease in the output current caused by the decrease in the common emitter current amplification factor hFE of the transistor is compensated for by the potential difference due to the resistor inserted on the input side. The effect is that it remains almost constant regardless of the
第1図は本発明の一実施例を示す回路図、第2図〜第4
図は従来例の回路図、第5図は第1図および第3図の回
路におけるhFEとI 2 / I lの関係を示すグ
ラフ、第3図〜第8図は本発明の他の実施例を示す回路
図である。
Q1〜Q4・・・PNPトランジスタ
Q5〜Q6・・・NPNトランジスタ
R1−R3・・・抵抗 Rgl −Rgl・・・
抵抗11・・・入力電流 I2.I3・・・出力
電流I4・・・電流源 十B・・・電源7″Figure 1 is a circuit diagram showing one embodiment of the present invention, Figures 2 to 4
The figure is a circuit diagram of a conventional example, FIG. 5 is a graph showing the relationship between hFE and I 2 / I l in the circuits of FIGS. 1 and 3, and FIGS. 3 to 8 are other embodiments of the present invention. FIG. Q1-Q4...PNP transistor Q5-Q6...NPN transistor R1-R3...Resistor Rgl -Rgl...
Resistor 11...Input current I2. I3...Output current I4...Current source 10B...Power supply 7''
Claims (4)
されている第1のPNPトランジスタのコレクタを、コ
レクタがアースに接続されている第2のPNPトランジ
スタのベースに接続し、前記第2のPNPトランジスタ
のエミッタを第2の抵抗を介して前記第1のPNPトラ
ンジスタのベースに接続して電圧基準点とし、エミッタ
が抵抗を介して前記共通電位点に接続されている1個以
上の出力側PNPトランジスタのベースを共通に前記電
圧基準点に接続して成り、前記第1のPNPトランジス
タのコレクタと前記第2のPNPトランジスタのベース
との接続点から外部へ電流を流出させることにより、こ
の電流に比例した電流を前記出力側PNPトランジスタ
のコレクタから外部へ流出させることを特徴とするトラ
ンジスタ回路。(1) Connect the collector of a first PNP transistor whose emitter is connected to a common potential point via a first resistor to the base of a second PNP transistor whose collector is connected to ground; The emitters of two PNP transistors are connected to the base of the first PNP transistor through a second resistor to serve as a voltage reference point, and the emitters of one or more PNP transistors are connected to the common potential point through a resistor. The bases of the output side PNP transistors are commonly connected to the voltage reference point, and a current flows out from the connection point between the collector of the first PNP transistor and the base of the second PNP transistor, A transistor circuit characterized in that a current proportional to this current flows out from the collector of the output side PNP transistor.
PNPトランジスタのエミッタに直列に抵抗を挿入した
ことを特徴とするトランジスタ回路。(2) The transistor circuit according to claim (1), characterized in that a resistor is inserted in series with the emitter of the second PNP transistor.
Nトランジスタのエミッタを前記電圧基準点に接続し、
前記第1のNPNトランジスタのベースとコレクタを、
コレクタが前記共通電位点に接続された第2のNPNト
ランジスタのベースに接続するとともに第3の抵抗を介
して前記共通電位点に接続し、前記第2のNPNトラン
ジスタのエミッタを電流源に相当する回路に接続するこ
とにより第2の電圧基準点とし、前記出力側PNPトラ
ンジスタのベースを共通に前記第2の電圧基準点に接続
したことを特徴とするトランジスタ回路。(3) In claim (1), the first NP
connecting the emitter of the N transistor to the voltage reference point;
The base and collector of the first NPN transistor,
The collector is connected to the base of a second NPN transistor connected to the common potential point and also connected to the common potential point via a third resistor, and the emitter of the second NPN transistor corresponds to a current source. A transistor circuit, characterized in that the transistor circuit is connected to a circuit to serve as a second voltage reference point, and the bases of the output side PNP transistors are commonly connected to the second voltage reference point.
PNPトランジスタのエミッタに直列に抵抗を挿入した
ことを特徴とするトランジスタ回路。(4) The transistor circuit according to claim (3), characterized in that a resistor is inserted in series with the emitter of the second PNP transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60285533A JPS62145907A (en) | 1985-12-20 | 1985-12-20 | Transistor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60285533A JPS62145907A (en) | 1985-12-20 | 1985-12-20 | Transistor circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62145907A true JPS62145907A (en) | 1987-06-30 |
Family
ID=17692760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60285533A Pending JPS62145907A (en) | 1985-12-20 | 1985-12-20 | Transistor circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62145907A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1255333A1 (en) * | 2001-04-30 | 2002-11-06 | Agilent Technologies, Inc. - a Delaware corporation - | Current generator circuit and method of providing drive current to a laser diode driver |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5536662B1 (en) * | 1970-10-22 | 1980-09-22 | ||
JPS5744305A (en) * | 1980-08-29 | 1982-03-12 | Toshiba Corp | Transistor circuit |
-
1985
- 1985-12-20 JP JP60285533A patent/JPS62145907A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5536662B1 (en) * | 1970-10-22 | 1980-09-22 | ||
JPS5744305A (en) * | 1980-08-29 | 1982-03-12 | Toshiba Corp | Transistor circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1255333A1 (en) * | 2001-04-30 | 2002-11-06 | Agilent Technologies, Inc. - a Delaware corporation - | Current generator circuit and method of providing drive current to a laser diode driver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6142965B2 (en) | ||
EP0142081A2 (en) | Signal processing circuit | |
JPS6155288B2 (en) | ||
JPH08237054A (en) | Gain variable circuit | |
JPS62145907A (en) | Transistor circuit | |
US5914637A (en) | Gain-variable amplifier with wide control range | |
JP2621994B2 (en) | Voltage controlled variable gain amplifier | |
JPH0851324A (en) | Buffer amplifier | |
JP3140107B2 (en) | Differential amplifier | |
JPH03112214A (en) | Voltage comparator | |
JP2623954B2 (en) | Variable gain amplifier | |
JPH066612Y2 (en) | Variable gain circuit | |
JPH03284004A (en) | Emitter-follower circuit | |
JPS6325769Y2 (en) | ||
JPH04129306A (en) | Amplifier circuit | |
JPS6221059Y2 (en) | ||
KR960011406B1 (en) | Operational transconductance amp | |
JPH04119005A (en) | Operational amplifier circuit | |
KR830001932B1 (en) | Amplification circuit | |
JPH04215315A (en) | Level shift circuit | |
JPS6027210B2 (en) | 3-stage direct-coupled amplifier circuit | |
JPH0363847B2 (en) | ||
JP2001195141A (en) | Band gap reference circuit | |
JPH0680997B2 (en) | Multiplication circuit | |
JPH0630424B2 (en) | Variable gain type amplifier circuit |