JP3140107B2 - Differential amplifier - Google Patents

Differential amplifier

Info

Publication number
JP3140107B2
JP3140107B2 JP03279828A JP27982891A JP3140107B2 JP 3140107 B2 JP3140107 B2 JP 3140107B2 JP 03279828 A JP03279828 A JP 03279828A JP 27982891 A JP27982891 A JP 27982891A JP 3140107 B2 JP3140107 B2 JP 3140107B2
Authority
JP
Japan
Prior art keywords
transistor
current
terminal
differential amplifier
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03279828A
Other languages
Japanese (ja)
Other versions
JPH05121971A (en
Inventor
康 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP03279828A priority Critical patent/JP3140107B2/en
Publication of JPH05121971A publication Critical patent/JPH05121971A/en
Application granted granted Critical
Publication of JP3140107B2 publication Critical patent/JP3140107B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はフォールデッドカスコー
ド(folded cascode)回路を用いた差動増幅器に関し、
特に簡略な回路構成で増幅精度を向上させる差動増幅器
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier using a folded cascode circuit.
In particular, the present invention relates to a differential amplifier that improves amplification accuracy with a simple circuit configuration.

【0002】[0002]

【従来の技術】従来、この種の差動増幅器として図2、
図3に示すものがあった。フォールデッドカスコード回
路を用いた差動増幅器は高速演算増幅器として用いられ
ている。この差動増幅器の利点としてドミナントポール
とセカンドポールとのスタガ比が広いため、負帰還が安
定化できることである。また、ドミナントポールを高く
設定できることから、高周波特性のよい増幅器が実現で
きる点である。ここで、フォールデッドカスコードに接
続されたトランジスタはベース接地の増幅器を形成して
おり、差動増幅部からみれば低インピーダンスとなるか
らポールが十分高くなってセカンドポールを決定するこ
ととなる。また、電圧ゲインAv は「1」で電流伝達器
として作用するだけとなり、初段差動増幅器とカスコー
ド接続されるため、入力電圧Vi を電流に変換すること
となる。よって、出力端に接続される次段インピーダン
スの方がドミナントポールを決定することとなる。
2. Description of the Related Art Conventionally, as a differential amplifier of this type, FIG.
There was the one shown in FIG. A differential amplifier using a folded cascode circuit is used as a high-speed operational amplifier. An advantage of this differential amplifier is that the stagger ratio between the dominant pole and the second pole is wide, so that the negative feedback can be stabilized. Further, since the dominant pole can be set high, an amplifier having good high-frequency characteristics can be realized. Here, the transistor connected to the folded cascode forms an amplifier with a grounded base, which has a low impedance when viewed from the differential amplifying unit, and therefore the pole is sufficiently high to determine the second pole. The voltage gain A v becomes only acts as a current transmitter at "1", since it is the first-stage differential amplifier with a cascode connection, and thus to convert the input voltage V i to the current. Therefore, the next stage impedance connected to the output terminal determines the dominant pole.

【0003】図2に記載の従来の差動増幅器は、ベース
端子に接続される入力端子41、42に正負の二つの入
力信号が入力されエミッタ端子を共通接続されて差動増
幅部10を形成する二つのトランジスタTr1、Tr2と、
この二つのトランジスタTr1、Tr2の共通接続されたエ
ミッタ端子と接地GNDとの間に接続される定電流源1
と、前記トランジスタTr1、Tr2のコレクタ端子に一端
が各々接続され、他端が電源V+ に共通して接続される
定電流源4、5と、この定電流源4、5とトランジスタ
r1、Tr2との接続点にそれぞれエミッタ端子が接続さ
れてフォールデッドカスコード回路20を形成するトラ
ンジスタTr3、Tr4と、このトランジスタTr3、Tr4
ベース端子にバイアス電圧を印加する電池6と、前記ト
ランジスタTr3、Tr4のコレクタ端子にコレクタ端子が
接続されると共に、エミッタ端子が接地GNDに接続さ
れてカレントミラー回路30を形成する二つのトランジ
スタTr50 、Tr60 とを備える構成である。
In the conventional differential amplifier shown in FIG. 2, two positive and negative input signals are input to input terminals 41 and 42 connected to a base terminal, and the emitter terminals are commonly connected to form a differential amplifier 10. and two transistors T r1, T r2 of,
Constant current source is connected between the commonly connected emitter terminals of the two transistors T r1, T r2 and the ground GND 1
And constant current sources 4 and 5, one ends of which are connected to the collector terminals of the transistors Tr1 and Tr2 , respectively, and the other end of which is commonly connected to a power supply V +. r1, respectively to the connection point of the T r2 is connected to the emitter terminal and the transistor T r3, T r4 to form a folded cascode circuit 20, the battery applies a bias voltage to the base terminal of the transistor T r3, T r4 6 When, with the collector terminal connected to the collector terminal of the transistor T r3, T r4, and an emitter terminal connected to the ground GND in the configuration and a two transistor T r50, T r60 which form a current mirror circuit 30 is there.

【0004】そしてトランジスタTr4のコレクタ端子と
トランジスタTr60 のコレクタ端子との接続点を出力端
子51とし、この出力端子と接地GND間には抵抗RL
が接続されている。
[0004] Then the output terminal 51 a connection point between the collector terminal of the collector terminal of transistor T r60 of the transistor T r4, the output terminal and the ground GND resistor R L
Is connected.

【0005】次に、前記構成に基づく従来の差動増幅器
の動作について説明する。二つの入力端子41、42に
入力信号の入力電圧Vi + 、Vi - が印加されてこの入
力信号の差電圧をVi とすると、トランジスタTr3のエ
ミッタ端子には電流{I−(IE /2)−i}が供給さ
れると共に、トランジスタTr4のエミッタ端子には電流
{I−(IE /2)+i}が供給される。ここで、IE
は定電流源1の電流値、Iは定電流源4、5の電流値、
iは入力電圧Vi + 、Vi - によるコレクタ電流の変化
分である。また、トランジスタTr50 、Tr60 はカレン
トミラー回路を形成していることから、各々のコレクタ
・エミッタ間電流値が一定となり抵抗R L を介して接地
側にこれらの差の電流2iが流れ、出力端子51の電位
は出力電圧V0 =RL ×2iとなる。
Next, a conventional differential amplifier based on the above configuration will be described.
Will be described. To two input terminals 41 and 42
Input voltage V of input signali +, Vi -Is applied and this input
The differential voltage of the force signal is ViThen, the transistor Tr3No
The current {I- (IE/ 2) -i} is supplied
And the transistor Tr4Current to the emitter terminal of
{I- (IE/ 2) + i} is supplied. Where IE
Is the current value of the constant current source 1, I is the current value of the constant current sources 4 and 5,
i is the input voltage Vi +, Vi -Of collector current due to
Minutes. Also, the transistor Tr50, Tr60Is Karen
Each collector
・ The emitter-to-emitter current value becomes constant and the resistance R LThrough the ground
The current 2i of these differences flows through the
Is the output voltage V0= RL× 2i.

【0006】前記入力信号の差電圧Vi と電流iとの関
係は次式の通りとなる。 Vi =VBE1 −VBE2 ここで、VBE1 はトランジスタTr1のベース・エミッタ
間電圧、VBE2 はトランジスタTr2のベース・エミッタ
間電圧である。
The relationship between the difference voltage V i of the input signal and the current i is as follows. Where V i = V BE1 -V BE2, V BE1 is the base-emitter voltage of the transistor T r1, V BE2 is the base-emitter voltage of the transistor T r2.

【0007】 Vi =(kT/q)ln[{(IE /2)+i}/Is ] −(kT/q)ln[{(IE /2)−i}/Is ] =(kT/q)ln[{(IE /2)+i}/{IE /2)−i}] ここで、kはボルツマン定数、Tは絶対温度、qは電子
の電荷である。
[0007] V i = (kT / q) ln [{(I E / 2) + i} / I s] - (kT / q) ln [{(I E / 2) -i} / I s] = ( kT / q) ln [{( IE / 2) + i} / { IE / 2) -i} where k is Boltzmann's constant, T is the absolute temperature, and q is the charge of the electron.

【0008】また、図3に記載の従来の差動増幅器は、
前記図2に記載の差動増幅器と同様にトランジスタ
r1、Tr2、定電流源1とを備えて構成されるが、フォ
ールデッドカスコード接続のトランジスタ及びカレント
ミラー回路のトランジスタの構成を異にする。前記カレ
ントミラー回路のトランジスタに替えて定電流源3が接
地GNDと出力端子51との間に接続される。またフォ
ールデッドカスコード接続のトランジスタは単一のトラ
ンジスタTr3で構成され、このトランジスタTr3のエミ
ッタ端子が前記トランジスタTr2のコレクタ端子に接続
されると共に、トランジスタTr3のコレクタ端子が前記
定電流源3及び出力端子51に接続される。この出力端
子51と接地GND間には抵抗RL が接続されている。
Further, the conventional differential amplifier shown in FIG.
FIG 2 differential amplifiers as well as the transistor T r1, T r2 described, is constituted by a constant current source 1, having different configurations of the transistors of the transistor and the current mirror circuit of the folded cascode connection . The constant current source 3 is connected between the ground GND and the output terminal 51 instead of the transistor of the current mirror circuit. The transistors of the folded cascode connected consists of a single transistor T r3, with the emitter terminal of the transistor T r3 is connected to the collector terminal of the transistor T r2, the collector terminal of the transistor T r3 constant current source 3 and the output terminal 51. A resistor RL is connected between the output terminal 51 and the ground GND.

【0009】このように、図3記載の差動増幅器は図2
記載の差動増幅器に対して回路構成を簡略化して増幅出
力できることとなる。
As described above, the differential amplifier shown in FIG.
Amplified output can be achieved by simplifying the circuit configuration of the differential amplifier described above.

【0010】[0010]

【発明が解決しようとする課題】従来の差動増幅器は以
上のように構成されていたことから、図2記載の差動増
幅器においてはトランジスタTr1、Tr2から出力される
信号電流をトランジスタTr3、Tr4に各々供給するため
に、トランジスタTr3、Tr4の素子自体の不均一さに起
因する伝送誤差のため、増幅誤差が生じることとなる。
特に、この誤差は2つのトランジスタの電流の増減が互
いに逆のため増大するように作用することとなる。
THE INVENTION Problems to be Solved] Since the conventional differential amplifier was configured as described above, the transistor a signal current output from the transistor T r1, T r2 in the differential amplifier of FIG. 2, wherein T Since the signals are supplied to r3 and Tr4 , respectively, an amplification error occurs due to a transmission error caused by unevenness of the elements of the transistors Tr3 and Tr4 .
In particular, this error acts to increase because the increase and decrease of the currents of the two transistors are opposite to each other.

【0011】また、図3記載の差動増幅器においては、
回路構成が簡略化され前記図2に記載のようにフォール
デットカスコードトランジスタが2個あるときよりは増
幅誤差が軽減されるが、それに比べて利得が半減すると
いう課題を有していた。図2、3の各差動増幅器の利得
を比較して計算すると次のようになる。
In the differential amplifier shown in FIG.
Although the circuit configuration is simplified and the amplification error is reduced as compared with the case where there are two folded cascode transistors as shown in FIG. 2, there is a problem that the gain is reduced by half. The gains of the differential amplifiers of FIGS. 2 and 3 are compared and calculated as follows.

【0012】まず、各差動増幅器の初段差動入力インピ
ーダンスZi は、 Zi =2hie となる。次に、伝達される信号電流iは、 i=(Vi /Zi )・hfe =(Vi /2hie)・hfe となる。また、出力電圧V01(図2の出力電圧)、V02
(図3の出力電圧)は、 V01=2i・RL 02=i・RL となり、図3記載の差動増幅器は図2記載の差動増幅器
に対して入力電圧による出力電流の変化分電流iが1/
2となっている。
First, the first-stage differential input impedance Z i of each differential amplifier is Z i = 2h ie . Next, the transmitted signal current i is i = (V i / Z i ) · h fe = (V i / 2h ie ) · h fe . The output voltages V 01 (the output voltage in FIG. 2), V 02
(Output voltage in FIG. 3) is V 01 = 2i · RL V 02 = i · RL , and the differential amplifier shown in FIG. 3 has a change in output current due to the input voltage with respect to the differential amplifier shown in FIG. The divided current i is 1 /
It is 2.

【0013】電圧ゲインAv1(図2の利得)、電圧ゲイ
ンAv2(図3の利得)は、 Av1=V01/Vi =(2i・RL )/{(2hie/hfe)・i} =(hfe/hie)・RL v2=V02/Vi =(i・RL )/{(2hie/hfe)・i} =(hfe/2hie)・RL となる。
The voltage gain A v1 (gain in FIG. 2) and the voltage gain A v2 (gain in FIG. 3) are as follows: A v1 = V 01 / V i = (2i · RL ) / {(2h ie / h fe ) · i} = (h fe / h ie) · R L A v2 = V 02 / V i = (i · R L) / {(2h ie / h fe) · i} = (h fe / 2h ie) · RL .

【0014】従って、図3記載の差動増幅器の電圧ゲイ
ンAv2は図2記載の差動増幅器の電圧ゲインAv1に対し
て(1/2)と小さな値となる。本発明は、前記課題を
解決するためになされたもので、増幅誤差を極力低減
し、且つ回路構成を簡略化した差動増幅器を提案するこ
とを目的とする。
Therefore, the voltage gain A v2 of the differential amplifier shown in FIG. 3 is smaller (() than the voltage gain A v1 of the differential amplifier shown in FIG. The present invention has been made to solve the above-described problems, and has as its object to propose a differential amplifier in which an amplification error is reduced as much as possible and a circuit configuration is simplified.

【0015】[0015]

【課題を解決するための手段】本発明に係る差動増幅器
は、一の電位の電源と基準電位の電源との間にエミッタ
端子を共通接続して二つのトランジスタを並列に接続し
て形成し、各ベース端子に入力される二つの入力信号の
差に比例した信号を出力する差動トランジスタと、前記
一の電位の電源と前記差動トランジスタの各コレクタ端
子との間に二つのトランジスタが接続され、当該一方の
トランジスタを基準側とすると共に、他のトランジスタ
を従属側として形成されるカレントミラー回路と、前記
カレントミラー回路における従属側のトランジシスタの
コレクタ端子と前記差動トランジスタにおける一方のコ
レクタ端子とが接続される接続点と出力端子との間に接
続され、単一のトランジスタで形成されるフォールデッ
ドカスコードトランジスタと、前記カレントミラー回路
における基準側トランジスタのコレクタ端子と前記差動
トランジスタにおける他方のコレクタ端子との接続点に
接続され、所定電流を供給する定電流源とを備えるもの
である。
A differential amplifier according to the present invention is formed by connecting two emitters in parallel with an emitter terminal connected in common between a power supply having one potential and a power supply having a reference potential. A differential transistor that outputs a signal proportional to a difference between two input signals input to each base terminal, and two transistors connected between the one-potential power supply and each collector terminal of the differential transistor. A current mirror circuit formed with the one transistor as a reference side and the other transistor as a subordinate side, a collector terminal of a subordinate transistor in the current mirror circuit, and one collector in the differential transistor. Folded cascode transformer that is connected between the connection point where the terminal is connected and the output terminal and is formed by a single transistor And register, which is connected to a connection point between the other collector terminal at the collector terminal and the differential transistors of the reference side transistor in the current mirror circuit, in which and a constant current source for supplying a predetermined current.

【0016】[0016]

【作用】本発明によれば、差動トランジスタとカレント
ミラー回路とを直列接続し、当該直列接続の接続点に単
一のフォールデットカスコードトランジスタを接続する
ことにより、差動トランジスタの初段差動増幅出力をカ
レントミラー回路でプッシュプル合成し、さらに、当該
カレントミラー回路の基準側から定電流源によりバイア
スを与えることにより、フォールデッドカスコードトラ
ンジスタにバイアス電流を供給できる構成とし、簡略な
回路で増幅誤差の低減と高い利得を得ることができる。
According to the present invention, a differential transistor and a current mirror circuit are connected in series, and a single folded cascode transistor is connected to the connection point of the series connection, so that the first-stage differential amplification of the differential transistor is performed. The output is push-pull-combined by a current mirror circuit, and a bias is applied to the folded cascode transistor by applying a bias from the reference side of the current mirror circuit to a constant current source. And a high gain can be obtained.

【0017】[0017]

【実施例】以下、本発明の一実施例を図1に基づいて説
明する。この図1は本実施例の回路構成図を示す。同図
において本実施例に係る差動増幅器は、前記図2記載の
従来差動増幅器と同様にベース端子と接続される入力端
子41、42に正負の二つの入力信号が入力され、エミ
ッタ端子を共通接続されて差動増幅部10を形成する二
つのトランジスタTr1、Tr2を備えて構成されるが、カ
レントミラー回路30、定電流源2及びフォールデッド
カスコード回路20の構成内容及び接続構成を異にす
る。
An embodiment of the present invention will be described below with reference to FIG. FIG. 1 shows a circuit configuration diagram of the present embodiment. In the same figure, in the differential amplifier according to the present embodiment, two positive and negative input signals are input to input terminals 41 and 42 connected to the base terminal similarly to the conventional differential amplifier shown in FIG. configured with two transistors T r1, T r2 which are commonly connected to form a differential amplifier 10, current mirror circuit 30, the configuration contents and connection configuration of the constant current source 2 and the folded cascode circuit 20 Make a difference.

【0018】前記カレントミラー回路30は、前記差動
増幅部10のトランジスタTr1、T r2のコレクタ端子に
各々コレクタ端子が接続されると共に、エミッタ端子が
電源V+ に接続される二つのトランジスタTr5、Tr6
形成され、この二つのトランジスタTr5、Tr6の各ベー
ス端子を共通接続し、このベース端子の共通接続点と前
記コレクタ端子の一方の接続点Aとを接続して構成され
る。従って、このカレントミラー回路30はトランジス
タTr5を基準側とし、トランジスタTr6が従属側として
動作する。
The current mirror circuit 30 includes the differential
Transistor T of amplifier 10r1, T r2To the collector terminal of
Each collector terminal is connected and the emitter terminal
Power supply V+Two transistors T connected tor5, Tr6so
Formed, the two transistors Tr5, Tr6Each ba
And the common connection point of this base terminal
The collector terminal is connected to one connection point A.
You. Therefore, this current mirror circuit 30
Tr5And the transistor Tr6Is dependent
Operate.

【0019】前記フォールデッドカスコード回路20は
カレントミラー回路30のコレクタ端子の他方の接続点
Bにエミッタ端子が接続され、コレクタ端子が出力端子
51及び定電流源3を介して接地GNDに接続される単
一のトランジスタTr3と、このトランジスタTr3のベー
ス端子に所定電圧を印加する電池6とを備える構成であ
る。なお、電池6は所定電圧の定電圧回路としてもよ
い。出力端子51と接地GND間には抵抗RL が接続さ
れている。
In the folded cascode circuit 20, the emitter terminal is connected to the other connection point B of the collector terminal of the current mirror circuit 30, and the collector terminal is connected to the ground GND via the output terminal 51 and the constant current source 3. The configuration includes a single transistor Tr3 and a battery 6 for applying a predetermined voltage to the base terminal of the transistor Tr3 . Note that the battery 6 may be a constant voltage circuit of a predetermined voltage. A resistor RL is connected between the output terminal 51 and the ground GND.

【0020】また、前記カレントミラー回路30及び差
動増幅部10の接続点であるコレクタ端子の一方の接続
点Aと接地GNDとの間に電流値をIB とする定電流源
2が接続され、この定電流源2及びカレントミラー回路
30の働きによりフォールデッドカスコード回路20に
対して常時(入力信号が「0」、「正」、「負」にかか
わらず)バイアス電流IB を供給している。
Further, the constant current source 2 to I B the current value between one connection point A of the collector terminal and the ground GND is a connection point current mirror circuit 30 and the differential amplifier 10 is connected always against the folded cascode circuit 20 by the operation of the constant current source 2 and the current mirror circuit 30 ( "0" input signal, "positive", regardless of the "negative") by supplying the bias current I B I have.

【0021】次に、前記構成に基づく本実施例の動作に
ついて説明する。まず、トランジスタTr1のベース端子
と接続される入力端子41に電圧Vi + の入力信号が入
力され、トランジスタTr2のベース端子と接続される入
力端子42に電圧Vi - の入力信号が入力され、この各
入力信号の差電圧をVi とする。この場合に定電流源1
に流れる電流をIE とすると、トランジスタTr1には、
前記図2記載の従来技術と同様に電流{(IE /2)+
i}が流れることとなり、また、トランジスタTr2には
電流{(IE /2)−i}が流れる。また、トランジス
タTr5には電流{(IE /2)+i+IB }が流れ、こ
のトランジスタTr5と共にカレントミラー回路30を形
成するトランジスタTr6にもトランジスタTr5に流れる
電流と同じ電流{(IE /2)+i+IB }が流れるこ
ととなる。従って、図1中の接続点Bからフォールデッ
トカスコード回路20へ流れる電流は、トランジスタT
r6に流れる電流{(IE /2)+i+IB }からトラン
ジスタTr2に流れる電流{(IE /2)−i}を引いた
ものが流れることとなる。
Next, the operation of this embodiment based on the above configuration will be described. First, the voltage V i + of the input signal to the input terminal 41 connected to the base terminal of the transistor T r1 is input, the transistor T voltage to the input terminal 42 connected to the base terminal of r2 V i - the input signal is input is, the differential voltage between the respective input signal and V i. In this case, the constant current source 1
When the current flowing to the I E, the transistor T r1 is
As in the prior art shown in FIG. 2, the current {(I E / 2) +
i} flows, and a current {( IE / 2) -i} flows through the transistor Tr2 . The current in the transistor T r5 {(I E / 2 ) + i + I B} flows, the transistor T same current flowing through the transistor T r5 in transistor T r6 to form a current mirror circuit 30 together with the r5 {(I E / 2) + i + I B} so that the flows. Therefore, the current flowing from the connection point B to the folded cascode circuit 20 in FIG.
current flowing through r6 current flowing from {(I E / 2) + i + I B} to the transistor T r2 so that the flow minus the {(I E / 2) -i }.

【0022】 フォールデッドカスコード回路20へ流れる電流 =(IE /2)+i+IB −{(IE /2)−i} =2i+IB この式中におけるIB はトランジスタTr3のバイアス電
流となる。
The folded cascode flows to the circuit 20 a current = (I E / 2) + i + I B - {(I E / 2) -i} = 2i + I B I B during this formula is the bias current of the transistor T r3.

【0023】そして、前記定電流源3の電流を電流IB
と等しく設定すれば、抵抗RL に流れる電流は2iとな
る。このときの電圧ゲインAV は前記図2記載の従来例
と同様な次の値となる。
Then, the current of the constant current source 3 is changed to a current I B
If it is set equal to, the current flowing through the resistor RL is 2i. At this time, the voltage gain A V has the following value similar to the conventional example shown in FIG.

【0024】AV =(hfe/hie)・RL 従って、この構成によって電圧ゲインAV を従来例のフ
ォールデッドカスコード接続のトランジスタを2個で構
成した差動増幅器と同一にできると共に、トランジスタ
に起因する増幅誤差の低減を図ることができる。
A V = (h fe / h ie ) · RL Therefore, this configuration allows the voltage gain A V to be the same as that of the conventional differential amplifier composed of two folded cascode-connected transistors, and It is possible to reduce an amplification error caused by the transistor.

【0025】なお、実施例においてはカレントミラー回
路30は、トランジスタ2個で構成される最も基本的な
ものとしたが、トランジスタ3個を使用した周知の帰還
型のものであってもよく、また他のカレントミラー回路
であってもよい。
In the embodiment, the current mirror circuit 30 is the most basic one composed of two transistors, but may be a well-known feedback type using three transistors. Another current mirror circuit may be used.

【0026】[0026]

【発明の効果】以上説明したように本発明によれば、差
動トランジスタとカレントミラー回路とを直列接続し、
当該直列接続の接続点に単一のフォールデットカスコー
ドトランジスタを接続することにより、差動トランジス
タの初段差動増幅出力をカレントミラー回路でプッシュ
プル合成し、さらに、当該カレントミラー回路の基準側
から定電流源によりバイアスを与えることにより、フォ
ールデッドカスコードトランジスタにバイアス電流を供
給できる構成とし、簡略な回路で増幅誤差の低減と高い
利得を得るという効果を奏する。
As described above, according to the present invention, a differential transistor and a current mirror circuit are connected in series,
By connecting a single folded cascode transistor to the connection point of the series connection, the first stage differential amplification output of the differential transistor is push-pull-combined by a current mirror circuit, and furthermore, the output is fixed from the reference side of the current mirror circuit. By applying a bias by the current source, a bias current can be supplied to the folded cascode transistor, and the effect of reducing amplification errors and obtaining high gain with a simple circuit is achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の差動増幅器に係る回路構成図である。FIG. 1 is a circuit configuration diagram according to a differential amplifier of the present invention.

【図2】従来の差動増幅器に係る回路構成図である。FIG. 2 is a circuit diagram of a conventional differential amplifier.

【図3】従来の他の差動増幅器に係る回路構成図であ
る。
FIG. 3 is a circuit configuration diagram of another conventional differential amplifier.

【符号の説明】[Explanation of symbols]

1、2、3、4、5…定電流源 Tr1、Tr2、Tr50 、Tr60 …NPN型トランジスタ Tr3、Tr4、Tr5、Tr6…PNP型トランジスタ 10…差動増幅部 20…フォールデッドカスコード回路 30…カレントミラー回路 41、42…入力端子 51…出力端子1,2,3,4,5 ... constant current source T r1, T r2, T r50 , T r60 ... NPN type transistor T r3, T r4, T r5 , T r6 ... PNP -type transistor 10 ... differential amplifier 20 ... Folded cascode circuit 30 ... Current mirror circuit 41,42 ... Input terminal 51 ... Output terminal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一の電位の電源と基準電位の電源との間
にエミッタ端子を共通接続して二つのトランジスタを並
列に接続して形成し、各ベース端子に入力される二つの
入力信号の差に比例した信号を出力する差動トランジス
タと、 前記一の電位の電源と前記差動トランジスタの各コレク
タ端子との間に二つのトランジスタが接続され、当該一
方のトランジスタを基準側とすると共に、他のトランジ
スタを従属側として形成されるカレントミラー回路と、 前記カレントミラー回路における従属側のトランジシス
タのコレクタ端子と前記差動トランジスタにおける一方
のコレクタ端子とが接続される接続点と出力端子との間
に接続され、単一のトランジスタで形成されるフォール
デッドカスコードトランジスタと、 前記カレントミラー回路における基準側トランジスタの
コレクタ端子と前記差動トランジスタにおける他方のコ
レクタ端子との接続点に接続され、所定電流を供給する
定電流源と、を備えることを特徴とする差動増幅器。
An emitter terminal is connected in common between a power supply having one potential and a power supply having a reference potential, and two transistors are connected in parallel to form two input signals. A differential transistor that outputs a signal proportional to the difference, two transistors are connected between the power supply of one potential and each collector terminal of the differential transistor, and the one transistor is used as a reference side, A current mirror circuit formed by using another transistor as a slave side; and a connection point between the collector terminal of the slave transistor in the current mirror circuit and one collector terminal of the differential transistor, and an output terminal. A folded cascode transistor formed of a single transistor and connected between the current mirror circuit; A constant current source connected to a connection point between a collector terminal of the reference side transistor and the other collector terminal of the differential transistor and supplying a predetermined current.
JP03279828A 1991-10-25 1991-10-25 Differential amplifier Expired - Fee Related JP3140107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03279828A JP3140107B2 (en) 1991-10-25 1991-10-25 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03279828A JP3140107B2 (en) 1991-10-25 1991-10-25 Differential amplifier

Publications (2)

Publication Number Publication Date
JPH05121971A JPH05121971A (en) 1993-05-18
JP3140107B2 true JP3140107B2 (en) 2001-03-05

Family

ID=17616489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03279828A Expired - Fee Related JP3140107B2 (en) 1991-10-25 1991-10-25 Differential amplifier

Country Status (1)

Country Link
JP (1) JP3140107B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7359479B1 (en) 2022-10-04 2023-10-11 株式会社図南 catalog stand

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3484349B2 (en) * 1998-07-23 2004-01-06 Necエレクトロニクス株式会社 Voltage regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7359479B1 (en) 2022-10-04 2023-10-11 株式会社図南 catalog stand

Also Published As

Publication number Publication date
JPH05121971A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
JP4523168B2 (en) Linearization amplifier core
JPH0362323B2 (en)
JPH0121642B2 (en)
JPH0626290B2 (en) Differential amplifier
JPH0344447B2 (en)
JPS6014523B2 (en) cascode amplifier circuit
JPS6212692B2 (en)
JP3140107B2 (en) Differential amplifier
JPH01198816A (en) Broad band differential amplifier
JPH0247883B2 (en)
US5444361A (en) Wideband linear and logarithmic signal conversion circuits
US5334949A (en) Differential amplifiers
US3938054A (en) Transistor amplifier
US4254381A (en) Balanced-to-single-ended signal converters
JP2504075B2 (en) Transistor amplifier
JP3129071B2 (en) Voltage controlled amplifier
JPH071858Y2 (en) Operational amplifier
JPH0113453Y2 (en)
KR830001979B1 (en) Power amplification circuit
JPS6133710Y2 (en)
JPH04119005A (en) Operational amplifier circuit
JP2653437B2 (en) Voltage / current conversion circuit
JP3294355B2 (en) Current source circuit
JPH0294805A (en) Differential amplifier
JPS63296404A (en) Differential amplifier circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees