JPH04129306A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH04129306A
JPH04129306A JP2248877A JP24887790A JPH04129306A JP H04129306 A JPH04129306 A JP H04129306A JP 2248877 A JP2248877 A JP 2248877A JP 24887790 A JP24887790 A JP 24887790A JP H04129306 A JPH04129306 A JP H04129306A
Authority
JP
Japan
Prior art keywords
transistor
collector
current
emitter
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2248877A
Other languages
Japanese (ja)
Inventor
Atsushi Hirabayashi
敦志 平林
Kyoichi Murakami
恭一 村上
Kenji Komori
健司 小森
Masaaki Ishihara
石原 政明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2248877A priority Critical patent/JPH04129306A/en
Publication of JPH04129306A publication Critical patent/JPH04129306A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate a DC offset by using a 3rd transistor(TR) and a 2nd constant voltage source so as to make a collector voltage of a 1st TR equal to a collector voltage of a 2nd TR. CONSTITUTION:A differential current based on an input voltage Vin of an input signal is fed to each base of emitter common TR differential pair comprising 1st and 2nd TRs Q3, Q4 in this amplifier circuit, a collector of the 1st TR Q3 connects to an emitter of the 3rd TR Q5 whose collector connects to a current mirror circuit CM and whose base connects to a constant voltage source 22, and a collector of a 2nd TR Q4 is connected to the current mirror circuit CM so as to arrange collector-emitter voltages VCE of the 1st TR Q3 and the 2nd TR Q4 thereby preventing adverse effect due to the Earley's effect and eliminating the DC offset.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば集積回路(IC)等に用いて好適な増
幅回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an amplifier circuit suitable for use in, for example, an integrated circuit (IC).

(発明の概要〕 本発明は、入力信号に基づいた差動電流を、第1、第2
のトランジスタから成るエミッタ共通トランジスタ差動
対の各ベースに供給し、コレクタがカレントミラー回路
に接続されベースか定電圧源に接続されたトランジスタ
と第1のトランジスタのコレクタとを接続し、第2のト
ランジスタのコレクタをカレントミラー回路と接続する
と共にこのコレクタから電流出力を取り出すことにより
、直流オフセットを抑えることか可能な増幅回路を提供
するものである。
(Summary of the Invention) The present invention allows differential current based on an input signal to be
The collector of the first transistor is connected to a transistor whose collector is connected to a current mirror circuit and whose base is connected to a constant voltage source. The present invention provides an amplifier circuit that can suppress DC offset by connecting the collector of a transistor to a current mirror circuit and taking out a current output from the collector.

〔従来の技術〕[Conventional technology]

例えば、集積回路(IC) の内部回路として用 いられる演算増幅回路として、例えば第2図に示すよう
な回路か知られている。
For example, a circuit as shown in FIG. 2 is known as an operational amplifier circuit used as an internal circuit of an integrated circuit (IC).

この第2図において、入力端子50に供給される入力信
号を差動電流とする入力段51からの差動の信号は、エ
ミッタ共通トランジスタ差動対を構成する一対のNPN
型トランジスタ53.54の各ベースに供給される。こ
れらの各トランジスタ53.54の各コレクタには、ダ
イオード55及びPNP型トランジスタ56により成る
カレントミラー回路が接続されており、トランジスタ5
3のコレクタがダイオード55のカソードに、トランジ
スタ54のコレクタがトランジスタ56のコレクタにそ
れぞれ接続されている。ダイオード55のアノード及び
トランジスタ56のエミッタには、vce電源が供給さ
れ、トランジスタ5354の共通エミッタは定電流源5
7を介して接地されている。トランジスタ54のコレク
タからの出力が出力端子60を介して取り出される。
In FIG. 2, a differential signal from an input stage 51 whose input signal supplied to an input terminal 50 is a differential current is transmitted through a pair of NPN transistors constituting a common emitter transistor differential pair.
type transistors 53 and 54. A current mirror circuit consisting of a diode 55 and a PNP transistor 56 is connected to the collector of each of these transistors 53 and 54.
The collector of transistor 3 is connected to the cathode of diode 55, and the collector of transistor 54 is connected to the collector of transistor 56. The anode of the diode 55 and the emitter of the transistor 56 are supplied with the vce power, and the common emitter of the transistor 5354 is supplied with the constant current source 5.
It is grounded via 7. The output from the collector of transistor 54 is taken out via output terminal 60.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、この第2図に示すような演算増幅回路におい
て、入力段51からの差動の信号成分か0のときには、
エミッタ共通トランジスタ差動対の両トランジスタ53
.54を流れる電流か互いに等しくなるはずである。し
かし、各トランジスタ53.54のコレクタ電圧か異な
って、各コレクターエミッタ間電圧vcI+に差か生じ
る場合には、いわゆるアーリー効果により各トランジス
タ53゜54を流れる電流か異なってくる。この時、出
力にはいわゆる直流オフセットが表れ、歪率特性等の劣
化の原因となり、好ましくない。
By the way, in the operational amplifier circuit as shown in FIG. 2, when the differential signal component from the input stage 51 is 0,
Both transistors 53 of the common emitter transistor differential pair
.. The currents flowing through 54 should be equal to each other. However, if the collector voltages of the transistors 53 and 54 are different, and a difference occurs in the collector-emitter voltage vcI+, the currents flowing through the transistors 53 and 54 will be different due to the so-called Early effect. At this time, a so-called DC offset appears in the output, which causes deterioration of distortion rate characteristics, etc., which is undesirable.

そこで、本発明は、上述のような実情に鑑みて提案され
たものであり、直流オフセットを抑えた増幅か可能な増
幅回路を提供することを目的とするものである。
The present invention has been proposed in view of the above-mentioned circumstances, and an object of the present invention is to provide an amplifier circuit capable of amplification with suppressed DC offset.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の増幅回路は、上述の目的を達成するために提案
されたものであり、入力信号が差動電流として供給され
ると共に各他端が共通接続されて第1の定電圧源に接続
された第1及び第2のダイオードと、これらの第1及び
第2のダイオードからの差動電流が各ベースにそれぞれ
供給される第1及び第2のトランジスタから成るエミッ
タ共通トランジスタ差動対と、エミッタか上記第1のト
ランジスタのコレクタに接続されベースか第2の定電圧
源に接続された第3のトランジスタと、この第3のトラ
ンジスタのコレクタ及び上記第2のトランジスタのコレ
クタに接続されたカレントミラー回路とを有し、上記第
2のトランジスタのコレクタから電流出力を取り出すよ
うにしたものである。
The amplifier circuit of the present invention was proposed to achieve the above-mentioned object, and the input signal is supplied as a differential current, and each other end is commonly connected and connected to a first constant voltage source. a common-emitter transistor differential pair consisting of first and second diodes, first and second transistors whose bases are respectively supplied with differential currents from the first and second diodes; a third transistor connected to the collector of the first transistor and connected to the base or a second constant voltage source; and a current mirror connected to the collector of the third transistor and the collector of the second transistor. The current output is taken out from the collector of the second transistor.

〔作用〕[Effect]

本発明によれば、電流出力が送られる後の回路によって
定まる電圧に応じて、第3のトランジスタと第2の定電
圧源により、第1のトランジスタのコレクタ電圧と第2
のトランジスタのコレクタ電圧とを等しくしており、各
第1.第2のトランジスタのコレクターエミッタ間電圧
が互いに等しくなることで、アーリー効果の悪影響か防
止され、直流オフセットが除去されている。
According to the present invention, the third transistor and the second constant voltage source control the collector voltage of the first transistor and the second
The collector voltages of the first and second transistors are made equal to each other. By making the collector-emitter voltages of the second transistors equal to each other, the adverse effect of the Early effect is prevented and the DC offset is eliminated.

〔実施例〕〔Example〕

以下、本発明を適用した実施例について図面を参照しな
がら説明する。
Embodiments to which the present invention is applied will be described below with reference to the drawings.

第1図に示す本発明実施例の増幅回路は、入力端子1を
介した入力信号(入力電流Vlfi)が差動電流として
供給されると共に各他端か共通接続されて第1の定電圧
源21に接続された第1及び第2のダイオードとして動
作するNPN型トランジスタQl、Q2と、これらのト
ランジスタQl。
In the amplifier circuit according to the embodiment of the present invention shown in FIG. 1, an input signal (input current Vlfi) via an input terminal 1 is supplied as a differential current, and each other terminal is commonly connected to a first constant voltage source. NPN transistors Ql, Q2 operating as first and second diodes connected to 21 and these transistors Ql.

Q2からの差動電流が各ベースにそれぞれ供給される第
1及び第2のNPN型トランジスタQ3゜Q4から成る
エミッタ共通トランジスタ差動対と、エミッタが上記第
1のトランジスタQ3のコレクタに接続されベースが第
2の定電圧源22に接続された第3のNPN型トランジ
スタQ5と、この第3のトランジスタQ5のコレクタ及
び上記第2のトランジスタQ4のコレクタに接続された
カレントミラー回路CMとを有し、上記第2のトランジ
スタQ4のコレクタから電流出力10を出力端子2を介
して取り出すようにしたものである。
A common emitter transistor differential pair consisting of first and second NPN transistors Q3 and Q4, each of which has a differential current from Q2 supplied to its base, and a base whose emitter is connected to the collector of the first transistor Q3. has a third NPN transistor Q5 connected to the second constant voltage source 22, and a current mirror circuit CM connected to the collector of the third transistor Q5 and the collector of the second transistor Q4. , the current output 10 is taken out from the collector of the second transistor Q4 via the output terminal 2.

この第1図において、入力端子lに供給された入力信号
(入力電圧V、、)は、PNP型トランジスタQIOの
ベースに供給される。このトランジスタQIOのベース
は、抵抗R5を介して定電圧源(例えば■cc/2電源
)と接続されている。また、PNP型トランジスタQl
lのベースは、抵抗R6を介して定電圧源(例えばV。
In FIG. 1, an input signal (input voltage V, . . . ) supplied to an input terminal l is supplied to the base of a PNP transistor QIO. The base of this transistor QIO is connected to a constant voltage source (for example, cc/2 power source) via a resistor R5. In addition, PNP type transistor Ql
The base of l is connected to a constant voltage source (e.g. V) via a resistor R6.

c/2電源)と接続されている。更に、これらトランジ
スタQ10、Qllのベースは、上記抵抗R5,R6を
介して接続されている。これらトランジスタQlO,Q
11の各コレクタには、それぞれ抵抗R1゜R2を介し
てV cc電源が供給されると共に、各トランジスタQ
IO,Qllのコレクタ出力は、トランジスタQ12.
Q13のベースに送られる。
c/2 power supply). Furthermore, the bases of these transistors Q10 and Qll are connected via the resistors R5 and R6. These transistors QlO,Q
11 collectors are supplied with Vcc power through resistors R1 and R2, and each transistor Q
The collector outputs of IO and Qll are connected to transistors Q12.
Sent to the base of Q13.

これらのトランジスタQ12.Q13は、エミッタが抵
抗REを介して互いに接続されると共に当該エミッタに
電流源10.11からの例えば電流I、か供給されてい
る。すなわち、(1)式に示すように、入力電圧V4.
は、上記抵抗REにより電流11++に変換されること
になる。
These transistors Q12. The emitters of Q13 are connected to each other via a resistor RE, and the emitters are supplied with, for example, a current I from a current source 10.11. That is, as shown in equation (1), the input voltage V4.
is converted into a current 11++ by the resistor RE.

i 、 =V+*/RE    ・・”””(1)これ
らトランジスタQ12.Q13のコレクタは、上記トラ
ンジスタQ1.Q2の各コレクタとそれぞれ接続されて
いる。したかって、当該トランジスタQl、Q2のコレ
クタには、上記入力信号の入力電圧V1.が電流(差動
電流)として供給されることになる。
i, =V+*/RE...""" (1) The collectors of these transistors Q12 and Q13 are connected to the collectors of the transistors Q1 and Q2, respectively.Therefore, the collectors of the transistors Ql and Q2 are connected to each other. The input voltage V1. of the input signal is supplied as a current (differential current).

上記トランジスタQlのコレクタとベースは接続され、
トランジスタQ2のコレクタとベースも接続されている
ため、これらトランジスタQl。
The collector and base of the transistor Ql are connected,
Since the collector and base of transistor Q2 are also connected, these transistors Ql.

Q2は、ダイオードとして動作する。もちろん、このト
ランジスタQ1.Q2は、通常のダイオードであっても
よい。また、トランジスタQ1.Q2のエミッタは、共
通接続されて上記第1の定電圧源21を介して接地され
ている。これにより、トランジスタQ1.Q2のベース
電位(コレクタ出力)は、上記第1の定電圧源21の電
圧V1とトランジスタQl、Q2のそれぞれのベース−
エミッタ間電圧V。どの和(V 1 + V BE)の
電位となる。これらトランジスタQ1.Q2からのコレ
クタ出力(差動電流)が、上記第1.第2のトランジス
タQ3.Q4の各ベースに送られる。すなわち、上記第
1の定電圧源21の電圧v1によって、トランジスタQ
l、Q2.Q3.Q4のベース電位が決められている。
Q2 operates as a diode. Of course, this transistor Q1. Q2 may be a normal diode. Also, the transistor Q1. The emitters of Q2 are commonly connected and grounded via the first constant voltage source 21. This causes transistor Q1. The base potential (collector output) of Q2 is the voltage V1 of the first constant voltage source 21 and the base potential of each of the transistors Ql and Q2.
Emitter voltage V. Which sum (V 1 + V BE) will be the potential. These transistors Q1. The collector output (differential current) from Q2 is the first one. Second transistor Q3. Sent to each base in Q4. That is, the voltage v1 of the first constant voltage source 21 causes the transistor Q
l, Q2. Q3. The base potential of Q4 is determined.

上記トランジスタQ3゜Q4のエミッタは、共通接続さ
れ、例えば電流値I2の電流源12を介して接地されて
いる。
The emitters of the transistors Q3 and Q4 are commonly connected and grounded via a current source 12 having a current value I2, for example.

また、上記カレントミラー回路CMは、PNP型トラン
ジスタQ6.Q7.Q8.Q9からなるいわゆるウィル
ソン型のカレントミラー回路である。すなわち、このウ
ィルソン型カレントミラー回路CMは、トランジスタQ
6とQ8のベースが共通接続されると共に該共通接続点
とトランジスタQ8のコレクタが接続され、また、トラ
ンジスタQ6のコレクタとトランジスタQ7のエミッタ
、及び、トランジスタQ8のコレクタとトランジスタQ
9のエミッタが接続され、更に、これらトランジスタQ
7とQ9のベースが共通接続されると共に該共通接続点
とトランジスタQ7のコレクタか接続されている。この
カレントミラー回路CMのトランジスタQ6.Q8のエ
ミッタに抵抗R3゜R4を介した上記V cc電源が供
給され、トランジスタQ7のコレクタ出力が後述するト
ランジスタQ5を介して上記トランジスタQ3のコレク
タに、また、トランジスタQ9のコレクタ出力が上記ト
ランジスタQ4のコレクタに送られる。このウィルソン
型カレントミラー回路CMによれば、トランジスタQ7
.Q9から略揃った出力電流が得られるようになる。上
記トランジスタQ4のコレクタから出力電流10が出力
端子2を介して取り出される。
Further, the current mirror circuit CM includes a PNP type transistor Q6. Q7. Q8. This is a so-called Wilson type current mirror circuit consisting of Q9. That is, this Wilson type current mirror circuit CM has a transistor Q
6 and Q8 are commonly connected, and the common connection point is connected to the collector of transistor Q8, and the collector of transistor Q6 and the emitter of transistor Q7, and the collector of transistor Q8 and transistor Q
9 emitters are connected, and these transistors Q
The bases of transistor Q7 and Q9 are commonly connected, and the common connection point is also connected to the collector of transistor Q7. Transistor Q6 of this current mirror circuit CM. The Vcc power supply is supplied to the emitter of transistor Q8 through a resistor R3°R4, the collector output of transistor Q7 is connected to the collector of transistor Q3 through transistor Q5, which will be described later, and the collector output of transistor Q9 is connected to transistor Q4. sent to the collector. According to this Wilson type current mirror circuit CM, the transistor Q7
.. Almost uniform output currents can be obtained from Q9. An output current 10 is taken out from the collector of the transistor Q4 via an output terminal 2.

本実施例回路の出力端子2から取り出される出力電流1
0は、通常、例えば、オペアンプ等により更に電圧とし
て取り出される。この場合、例えば、上記出力電流10
を、非反転入力端子が例えば電圧VEの定電圧源31を
介して接地されると共に負帰還ループ抵抗RLを有する
オペアンプ30の反転入力端子に供給することで、当該
オペアンプ30の出力が出力電圧V D u I とし
て端子3から出力されるようになる。すなわち、(2)
に示すように、 ■、、= RL X i o     ”””(2)と
なる。このように、出力端子2とオペアンプ30とを接
続すると、該出力端子2での直流バイアス電位は、定電
圧源31の電圧VEとなる。
Output current 1 taken out from output terminal 2 of this example circuit
0 is usually further extracted as a voltage by, for example, an operational amplifier. In this case, for example, the output current 10
is supplied to the inverting input terminal of an operational amplifier 30 whose non-inverting input terminal is grounded via a constant voltage source 31 of voltage VE and which has a negative feedback loop resistance RL, so that the output of the operational amplifier 30 becomes the output voltage V It comes to be output from terminal 3 as D u I . That is, (2)
As shown in (2), = RL The voltage of the source 31 becomes VE.

ここで、入力信号の差動の信号成分が0のときには、上
記エミッタ共通トランジスタ差動対の両トランジスタQ
3.Q4を流れる電流が互いに等しくなるはずである。
Here, when the differential signal component of the input signal is 0, both transistors Q of the common emitter transistor differential pair are
3. The currents flowing through Q4 should be equal to each other.

しかし、これらトランジスタQ3.Q4のコレクタ電圧
が異なって、各コレクターエミッタ間電圧V。8に差か
生じる場合には、いわゆるアーリー効果により各トラン
ジスタQ3゜Q4を流れる電流が異なってくる。この時
、出力にはいわゆる直流オフセットか表れ、歪率特性等
の劣化の原因となり、好ましくない。
However, these transistors Q3. The collector voltage of Q4 is different, and each collector-emitter voltage V. 8, the currents flowing through the transistors Q3 and Q4 will differ due to the so-called Early effect. At this time, a so-called DC offset appears in the output, which causes deterioration of distortion rate characteristics, etc., which is undesirable.

このような直流オフセットを抑制するため、上記トラン
ジスタQ5及び定電圧源22が設けられている。このト
ランジスタQ5は、エミッタが上記トランジスタQ3の
コレクタに接続されベースか第2の定電圧源22に接続
されるト共にコレクタをカレントミラー回路CMのトラ
ンジスタQ7のコレクタと接続している。
In order to suppress such DC offset, the transistor Q5 and the constant voltage source 22 are provided. This transistor Q5 has an emitter connected to the collector of the transistor Q3, a base connected to the second constant voltage source 22, and a collector connected to the collector of the transistor Q7 of the current mirror circuit CM.

すなわち、上記第3のトランジスタQ5のベース接地は
、上記第1.第2のトランジスタQ3゜Q4のコレクタ
ーエミッタ間電圧VcKを揃える働きをしており、アー
リー効果による直流オフセットを抑えている。ただし、
第2の定電圧源22の電圧v2は、出力電位(すなわち
VE)よりトランジスタQ5のベース−エミッタ間電圧
V Bたけ高い値にする。
That is, the base of the third transistor Q5 is grounded by the base of the first transistor Q5. It functions to equalize the collector-emitter voltages VcK of the second transistors Q3 and Q4, and suppresses DC offset due to the Early effect. however,
The voltage v2 of the second constant voltage source 22 is set to a value higher than the output potential (ie, VE) by the base-emitter voltage VB of the transistor Q5.

上述したように、本実施例の増幅回路においては、入力
信号の入力電圧V l aに基づいた差動電流を、上記
第1.第2のトランジスタQ3.Q4から成るエミッタ
共通トランジスタ差動対の各ベースに供給し、コレクタ
が上記カレントミラー回路CMに接続されベースが定電
圧源22に接続された第3のトランジスタQ5と第1の
トランジスタQ3のコレクタとを接続し、第2のトラン
ジスタQ4のコレクタをカレントミラー回路CMと接続
することにより、上記第1のトランジスタQ3と第2の
トランジスタQ4のコレクターエミッタ間電圧Vcgが
揃うようになり、アーリー効果による悪影響が防止され
、直流オフセットが除去されるようになる。
As described above, in the amplifier circuit of this embodiment, the differential current based on the input voltage V 1 a of the input signal is controlled by the first . Second transistor Q3. A third transistor Q5 and a collector of the first transistor Q3 are supplied to each base of a common emitter transistor differential pair consisting of Q4, and have a collector connected to the current mirror circuit CM and a base connected to the constant voltage source 22. By connecting the collector of the second transistor Q4 to the current mirror circuit CM, the collector-emitter voltages Vcg of the first transistor Q3 and the second transistor Q4 become the same, thereby eliminating the adverse effects caused by the Early effect. is prevented, and DC offset is removed.

ところで、本実施例のような増幅回路においては、上記
電流源10と11の電流It、電流源12の電流1.を
、外部から制御することにより、当該増幅回路自体のゲ
インを変化させることができる。言い換えれば、本実施
例回路はゲインコントロールアンプとして使用すること
ができる。
By the way, in the amplifier circuit like this embodiment, the current It of the current sources 10 and 11, the current 1 of the current source 12, etc. By controlling from the outside, the gain of the amplifier circuit itself can be changed. In other words, the circuit of this embodiment can be used as a gain control amplifier.

すなわち、本実施例回路において、上記トランジスタQ
l、Q2.Q3.Q4のベース−エミッタ間の電流とし
ては、該トランジスタQ1が11−11m+)ランジス
タQ2が1+ +1+−、)ランジスタQ4がIt/2
+io/2となり、トランジスタQ3がIt/2−1o
/2となる。したがって、これらトランジスタQl、Q
2.Q4.Q3のベース−エミッタMt圧Vllの関係
は、 る。すなわち、 (3)式で示すようにな 0             ・・・・・・・・・・・
(3)のようになる。ただし、(3)式中にはボルツマ
ン定数、qは電子の電荷、Tは絶対温度、Isは飽和電
流である。この(3)式より、出力電流!。は、■。
That is, in the circuit of this embodiment, the transistor Q
l, Q2. Q3. The current between the base and emitter of Q4 is 11-11m+) for the transistor Q1, 1+ +1+- for the transistor Q2, and It/2 for the transistor Q4.
+io/2, transistor Q3 becomes It/2-1o
/2. Therefore, these transistors Ql, Q
2. Q4. The relationship between the base-emitter Mt pressure Vll of Q3 is as follows. In other words, as shown in equation (3), 0...
(3) However, in equation (3), q is the Boltzmann constant, q is the electron charge, T is the absolute temperature, and Is is the saturation current. From this equation (3), the output current! . ■.

I0=     ・!1.    ・・・・・・・・・
・・(4)■1 となる。
I0= ・! 1.・・・・・・・・・
...(4)■1.

また、上述のように、本実施例回路をゲインコントロー
ルアンプとして使用する場合、上記電流源10.11の
電流■1或いは電流源12の電流I、が可変されるよう
になる。すなわち、(4)式と前述の(1)、 (2)
、 (3)式より、となり、電流値1.、I2の比から
ゲインを求めることができるようになる。
Further, as described above, when the circuit of this embodiment is used as a gain control amplifier, the current 1 of the current source 10.11 or the current I of the current source 12 can be varied. In other words, equation (4) and the above (1), (2)
, From equation (3), the current value is 1. , I2 can now be used to determine the gain.

更に、このように、各電流源の電流を可変すると、上記
トランジスタQ4.Q3に流れる電流か変化するように
なる。この時、上記トランジスタQ4のコレクタ電圧は
、例えば上記電圧VEとなっている。これに対し、上記
トランジスタQ3のコレクタ電圧は不定となってしまい
、これらトランジスタQ3.Q4の各コレクターエミッ
タ間電圧■。。に差が生じ、直流オフセットが表れるよ
うになる。
Furthermore, when the current of each current source is varied in this way, the transistor Q4. The current flowing through Q3 will change. At this time, the collector voltage of the transistor Q4 is, for example, the voltage VE. On the other hand, the collector voltage of the transistor Q3 becomes unstable, and these transistors Q3. Each collector-emitter voltage of Q4■. . A difference occurs, and a DC offset appears.

しかし、本実施例回路によれば、上述のように、直流オ
フセットが除去されるため、ゲインを変えても出力の精
度を保つことができる。また、本実施例では、入力信号
を電流に変換すると共に、回路後段のオペアンプ30等
へ電流比で出力するため、トランジスタQ1.Q2.Q
3.Q4のベースに振幅は表れず、したがって、ダイナ
ミックレンジを広くとることができるようになる。
However, according to the circuit of this embodiment, as described above, since the DC offset is removed, the accuracy of the output can be maintained even if the gain is changed. In addition, in this embodiment, the input signal is converted into a current and outputted as a current ratio to the operational amplifier 30 etc. in the latter stage of the circuit, so that the transistor Q1. Q2. Q
3. No amplitude appears at the base of Q4, so a wide dynamic range can be achieved.

〔発明の効果〕〔Effect of the invention〕

本発明の増幅回路においては、入力信号に基づいた第1
及び第2のダイオードからの差動電流を、第1.第2の
トランジスタから成るエミッタ共通トランジスタ差動対
の各ベースに供給し、コレクタかカレントミラー回路に
接続されベースか定電圧源に接続された第3のトランジ
スタと第1のトランジスタのコレクタとを接続し、第2
のトランジスタのコレクタをカレントミラー回路と接続
すると共にこのコレクタから電流出力を取り出すことに
より、直流オフセットを抑えることか可能となる。
In the amplifier circuit of the present invention, the first
and the differential current from the second diode. A third transistor whose collector is connected to a current mirror circuit and whose base is connected to a constant voltage source is connected to the collector of the first transistor. And the second
By connecting the collector of the transistor to a current mirror circuit and taking out the current output from this collector, it is possible to suppress the DC offset.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例の増幅回路の概略回路図、第2図
は従来の増幅回路の概略回路図である。 Ql、 Q2. Q3. Q4. Q5・・・・・・ト
ランジスタCM・・・・・・・・・・・・・・・・カレ
ントミラー回路21゜ 22・・・・・・・・・・定電圧源
FIG. 1 is a schematic circuit diagram of an amplifier circuit according to an embodiment of the present invention, and FIG. 2 is a schematic circuit diagram of a conventional amplifier circuit. Ql, Q2. Q3. Q4. Q5...Transistor CM...Current mirror circuit 21゜22...Constant voltage source

Claims (1)

【特許請求の範囲】 入力信号が差動電流として供給されると共に各他端が共
通接続されて第1の定電圧源に接続された第1及び第2
のダイオードと、 これらの第1及び第2のダイオードからの差動電流が各
ベースにそれぞれ供給される第1及び第2のトランジス
タから成るエミッタ共通トランジスタ差動対と、 エミッタが上記第1のトランジスタのコレクタに接続さ
れベースが第2の定電圧源に接続された第3のトランジ
スタと、 この第3のトランジスタのコレクタ及び上記第2のトラ
ンジスタのコレクタに接続されたカレントミラー回路と
を有し、 上記第2のトランジスタのコレクタから電流出力を取り
出すことを特徴とする増幅回路。
[Scope of Claims] First and second electrodes each having an input signal supplied as a differential current and having their other ends connected in common and connected to a first constant voltage source.
a common-emitter transistor differential pair consisting of a first transistor and a second transistor whose bases are supplied with differential currents from the first and second diodes, respectively; and a current mirror circuit connected to the collector of the third transistor and the collector of the second transistor, An amplifier circuit characterized in that a current output is taken out from the collector of the second transistor.
JP2248877A 1990-09-20 1990-09-20 Amplifier circuit Pending JPH04129306A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2248877A JPH04129306A (en) 1990-09-20 1990-09-20 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2248877A JPH04129306A (en) 1990-09-20 1990-09-20 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPH04129306A true JPH04129306A (en) 1992-04-30

Family

ID=17184761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2248877A Pending JPH04129306A (en) 1990-09-20 1990-09-20 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH04129306A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259631B2 (en) 2004-07-09 2007-08-21 Sharp Kabushiki Kaisha Photoreceptor amplifier circuit and optical pickup

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259631B2 (en) 2004-07-09 2007-08-21 Sharp Kabushiki Kaisha Photoreceptor amplifier circuit and optical pickup

Similar Documents

Publication Publication Date Title
JP4523168B2 (en) Linearization amplifier core
JPS6142965B2 (en)
JPH04369107A (en) Differential amplifier
JPH04129306A (en) Amplifier circuit
JPH04369105A (en) Amplifier
JPH05102755A (en) Differential amplifier
JPH04127703A (en) Operational amplifier
JP3140107B2 (en) Differential amplifier
US4356455A (en) Amplifier
JPS62117403A (en) Current mirror circuit
JP2520219Y2 (en) Power amplifier
JP2969665B2 (en) Bias voltage setting circuit
JPS641785Y2 (en)
JP2550830Y2 (en) Operational amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JPH066612Y2 (en) Variable gain circuit
JPH04119005A (en) Operational amplifier circuit
JPH0328580Y2 (en)
JPH0680997B2 (en) Multiplication circuit
JPH04129307A (en) Amplifier circuit
JPH03284004A (en) Emitter-follower circuit
JPH05108182A (en) Current mirror circuit
JPH0115220Y2 (en)
JPS5914813Y2 (en) constant current circuit
JPH04338811A (en) Generating circuit for band gap reference voltage