JPH0680997B2 - Multiplication circuit - Google Patents
Multiplication circuitInfo
- Publication number
- JPH0680997B2 JPH0680997B2 JP60274176A JP27417685A JPH0680997B2 JP H0680997 B2 JPH0680997 B2 JP H0680997B2 JP 60274176 A JP60274176 A JP 60274176A JP 27417685 A JP27417685 A JP 27417685A JP H0680997 B2 JPH0680997 B2 JP H0680997B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- current
- transistor
- pair
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、動作電流と利得が比例関係にあることを要
する用途に用いて好適な掛算回路に関する。The present invention relates to a multiplication circuit suitable for use in applications requiring operating current and gain to be in a proportional relationship.
この発明は、カレントミラーを負荷とする第１の差動ア
ンプと抵抗器を負荷とする第２の差動アンプを設け、第
１の差動アンプの出力側と第２の差動アンプの入力側を
相互接続し、第１の差動アンプと基準電位間にバイアス
電流が同時に供給される一対のダイオードを接続し、バ
イアス電流の値を変更して第２の差動アンプから得られ
る信号の利得を制御することにより、動作電流（バイア
ス電流）と利得の実質的に比例した関係を得るようにし
たものである。According to the present invention, a first differential amplifier having a current mirror as a load and a second differential amplifier having a resistor as a load are provided, and an output side of the first differential amplifier and an input of the second differential amplifier are provided. The two sides are interconnected, and a pair of diodes to which a bias current is simultaneously supplied is connected between the first differential amplifier and the reference potential, and the value of the bias current is changed to change the value of the signal obtained from the second differential amplifier. By controlling the gain, a substantially proportional relationship between the operating current (bias current) and the gain is obtained.
第１の入力信号と第２の入力信号の積を得る掛算回路と
して従来例えば特公昭48-20932号等がある。第２図は後
者の要部を抜粋して示したもので、同図において入力電
圧を電流信号に変換する差動アンプを構成する一対のト
ランジスタ（１），（２）が設けられ、トランジスタ
（１），（２）の各ベースは夫々入力端子（３），
（４）に接続され、各エミッタは抵抗器（５），（６）
を介して共通接続された後2I0の定電流を流す定電流源
（７）を介して接地される。また、トランジスタ
（１），（２）の各コレクタと正の電源端子＋Vccの間
に夫々ダイオード（８），（９）が設けられる。As a multiplication circuit for obtaining the product of the first input signal and the second input signal, there is, for example, Japanese Patent Publication No. 48-20932. FIG. 2 shows an excerpt of the latter part, in which a pair of transistors (1) and (2) forming a differential amplifier for converting an input voltage into a current signal is provided. The bases 1) and (2) are connected to the input terminals (3) and
Connected to (4), each emitter is a resistor (5), (6)
After being connected in common via, it is grounded via a constant current source (7) which supplies a constant current of 2I 0 . Further, diodes (8) and (9) are provided between the collectors of the transistors (1) and (2) and the positive power supply terminal + Vcc, respectively.
トランジスタ（１），（２）の各コレクタは更に差動ア
ンプを構成する一対のトランジスタ（11）の各ベースに
夫々接続される。トランジスタ（10），（11）の各エミ
ッタは共通接続された後2I1の定電流を流す定電流源（1
2）を介して接地され、トランジスタ（10）のコレクタ
は直接、トランジスタ（11）のコレクタは負荷抵抗とし
ての抵抗器（13）を介して正の電流端子＋Vccに夫々接
続される。そして、トランジスタ（11）のコレクタより
出力端子（14）が取り出される。The collectors of the transistors (1) and (2) are further connected to the bases of a pair of transistors (11) that form a differential amplifier, respectively. Transistor (10), a constant current source for supplying a respective emitter constant current of 2I 1 after the common connection (11) (1
The collector of the transistor (10) is directly connected to the collector of the transistor (11) and the collector of the transistor (11) is connected to the positive current terminal + Vcc via the resistor (13) as a load resistance. Then, the output terminal (14) is taken out from the collector of the transistor (11).
こゝでダイオード（８）及びトランジスタ（11）のベー
ス・エミッタ間降下電圧を夫々VBE8及びVBE11とし、ダ
イオード（９）及びトランジスタ（10）のベース・エミ
ッタ間降下電圧をVBE9及びVBE10とすると、（VBE8＋V
BE11）＝（VBE9＋VBE10）の関係が成立する。また、信
号電流ISによってトランジスタ（10），（11）のコレク
タ電流が（I1＋IOUT）及び（I1−IOUT）に変化したもの
と仮定すると、上記各電圧は となる。たゞし、ｑは電子の電荷、ｋはボルツマン定
数、Ｔは絶対温度、ISSはトランジスタの飽和電流であ
る。Here, the base-emitter drop voltage of the diode (8) and the transistor (11) is set to V BE8 and V BE11 , respectively, and the base-emitter drop voltage of the diode (9) and the transistor (10) is set to V BE9 and V BE10. Then, (V BE8 + V
BE11 ) = (V BE9 + V BE10 ) is established. Further, assuming that the collector currents of the transistors (10) and (11) are changed to (I 1 + I OUT ) and (I 1 −I OUT ) by the signal current I S , the above respective voltages are Becomes However, q is the charge of the electron, k is the Boltzmann constant, T is the absolute temperature, and I SS is the saturation current of the transistor.
従って、上述の電圧関係から が得られる。つまり、トランジスタ（１），（２）のコ
レクタからトランジスタ（10），（11）のコレクタまで
の電流利得は で表わされる。こゝで入力端子（３），（４）に印加さ
れる入力電圧をVinとすると、信号電流ISは で表わされる。REは抵抗器（５），（６）の値である。
そして、出力端子（14）に得られる出力電圧VOUTとする
と第３図全体の電圧利得は次式で表わされる。Therefore, from the above voltage relationship Is obtained. That is, the current gain from the collectors of the transistors (1) and (2) to the collectors of the transistors (10) and (11) is It is represented by. When the input voltage applied to the input terminals (3) and (4) is Vin, the signal current I S is It is represented by. RE is the value of the resistors (5) and (6).
When the output voltage V OUT obtained at the output terminal (14) is used, the voltage gain of the entire FIG. 3 is expressed by the following equation.
〔発明が解決しようとする問題点〕 ところが、第２図の如き構成を成す従来回路の場合、電
圧利得を考慮すると、上述の電圧利得の式からもわかる
ように、1/I0で制御される範囲が狭く、また、動作電流
1/I0が電圧利得に実質的に比例しない等の不都合があ
る。 [Problems to be Solved by the Invention] However, in the case of the conventional circuit having the configuration as shown in FIG. 2, when the voltage gain is taken into consideration, it is controlled by 1 / I 0 as can be seen from the above equation of voltage gain. Operating range is narrow.
There is a disadvantage that 1 / I 0 is not substantially proportional to the voltage gain.
この発明は斯る点に鑑みてなされたもので、動作電流利
得を実質的に比例関係となし、1/I0で制御される範囲を
拡大することができる掛算回路を提供するものである。The present invention has been made in view of the above circumstances, and provides a multiplying circuit that makes the operating current gain substantially in a proportional relationship and can expand the range controlled by 1 / I 0 .
〔問題点を解決するための手段〕 この発明による掛算回路は、カレントミラー（24）を負
荷とする第１の差動アンプ（20）と、この第１の差動ア
ンプの一対の出力端子が一対の入力端子に接続された第
２の差動アンプ（44）と、上記第１の差動アンプの一対
の出力端子にアノード側が接続された一対のダイオード
（41）（42）と、この一対のダイオードのカソード側に
接続されバイアス電流を供給する電流源（43）とを具
え、上記バイアス電流の値を変更して上記第２の差動ア
ンプから得られる信号の利得を制御するように構成して
いる。[Means for Solving the Problems] In the multiplication circuit according to the present invention, a first differential amplifier (20) using a current mirror (24) as a load and a pair of output terminals of the first differential amplifier are provided. A second differential amplifier (44) connected to the pair of input terminals, a pair of diodes (41) (42) whose anode side is connected to the pair of output terminals of the first differential amplifier, and the pair. A current source (43) connected to the cathode side of the diode to supply a bias current, and configured to change the value of the bias current to control the gain of the signal obtained from the second differential amplifier. is doing.
斯る構成によりバイアス電流の値を変更して第２の差動
アンプから得られる信号の利得が制御されるが、この際
に動作電流としてのバイアス電流1/I0が利得（電圧）に
実質的に比例するようになる。With such a configuration, the value of the bias current is changed to control the gain of the signal obtained from the second differential amplifier. At this time, the bias current 1 / I 0 as the operating current is substantially equal to the gain (voltage). Proportional to each other.
以下、この発明の一実施例を第１図に基づいて詳しく説
明する。An embodiment of the present invention will be described below in detail with reference to FIG.
第１図はこの発明の実施例を示すもので、同図におい
て、（20）は入力電圧を電流信号に変換する第１の差動
アンプであって、トランジスタ（21）及び（22）から成
り、トランジスタ（21），（22）の各ベースには入力信
号源（23）が接続される。トランジスタ（21），（22）
の各コレクタはカレントミラー（24）を構成するトラン
ジスタ（25），（26）のコレクタ−エミッタ路を夫々介
して正の電源端子＋Vcc接続される。トランジスタ（2
5），（26）の各ベースは相互接続された後トランジス
タ（25）のコレクタ側に接続される。FIG. 1 shows an embodiment of the present invention, in which (20) is a first differential amplifier for converting an input voltage into a current signal, and is composed of transistors (21) and (22). An input signal source (23) is connected to the bases of the transistors (21) and (22). Transistors (21), (22)
Each collector is connected to the positive power supply terminal + Vcc through the collector-emitter paths of the transistors (25) and (26) which form the current mirror (24). Transistor (2
The bases of 5) and (26) are connected to each other and then connected to the collector side of the transistor (25).
トランジスタ（21），（22）の各エミッタは夫々抵抗器
（27），（28）を介して共通接続された後トランジスタ
（29）のコレクタ−エミッタ路及び抵抗器（30）を介し
て接地される。トランジスタ（29）のベースはダイオー
ド接続のトランジスタ（31）のコレクタに接続され、ト
ランジスタ（31）のコレクタは更に抵抗器（32）及びト
ランジスタ（33）のエミッタ−コレクタ路を介して正の
電源端子＋Vccに接続され、トランジスタ（31）のエミ
ッタは抵抗器（34）を介して接地される。トランジスタ
（33）のベースは抵抗器（35）を介して正の電源端子＋
Vccに接続されると共に抵抗器（36）及びダイオード接
続のトランジスタ（37）〜（39）を介して接地される。
なお、（29）〜（39）の回路は温度特性のない定電流源
を構成しており、例えば2I2の定電流が流れる。The emitters of the transistors (21) and (22) are commonly connected via resistors (27) and (28), respectively, and then grounded via the collector-emitter path of the transistor (29) and the resistor (30). It The base of the transistor (29) is connected to the collector of the diode-connected transistor (31), and the collector of the transistor (31) is further connected to the positive power supply terminal via the resistor (32) and the emitter-collector path of the transistor (33). Connected to + Vcc, the emitter of the transistor (31) is grounded via the resistor (34). The base of the transistor (33) is the positive power supply terminal + via the resistor (35).
It is connected to Vcc and grounded via a resistor (36) and diode-connected transistors (37) to (39).
The circuits (29) to (39) constitute a constant current source having no temperature characteristic, and for example, a constant current of 2I 2 flows.
トランジスタ（21），（22）の各コレクタは夫々ダイオ
ード（41），（42）を介して共通接続された後2I0の定
電流を流す定電流源（43）を介して接地される。また、
トランジスタ（21），（22）の各コレクタは第２の差動
アンプ（44）を構成するトランジスタ（45），（46）の
各ベースに夫々接続され、トランジスタ（45），（46）
の各エミッタは共通接続された後2I1の定電流を流す定
電流源（47）を介して接地される。また、トランジスタ
（45）のコレクタは正の電源端子＋Vccに接続され、ト
ランジスタ（46）のコレクタは抵抗器（48）を介して正
の電源端子＋Vccに接続される。そしてトランジスタ（4
6）のコレクタより出力端子（46）が取り出される。The collectors of the transistors (21) and (22) are connected in common via the diodes (41) and (42), respectively, and then grounded via a constant current source (43) that supplies a constant current of 2I 0 . Also,
The collectors of the transistors (21) and (22) are connected to the bases of the transistors (45) and (46) that form the second differential amplifier (44), respectively, and the transistors (45) and (46)
After being connected in common, each of the emitters is grounded via a constant current source (47) that flows a constant current of 2I 1 . The collector of the transistor (45) is connected to the positive power supply terminal + Vcc, and the collector of the transistor (46) is connected to the positive power supply terminal + Vcc via the resistor (48). And the transistor (4
The output terminal (46) is taken out from the collector of 6).
いま、定電流源としてのトランジスタ（29）の所に2I2
の定電流を流し、定電流源（43）に2I0の定電流を流す
と、カレントミラー（24）のトランジスタ（25），（2
6）の各コレクタ側にはI0＋I2の等しい電流が流れる。
そして、入力信号源より入力電圧Vinを印加すると、こ
の入力電圧Vinは差動アンプ（20）で （たゞし、REは抵抗器（27），（28）の値）の信号電流
に変換され、この結果差動アンプ（20）のトランジスタ
（21）のコレクタにはI2−IS、トランジスタ（22）のコ
レクタにはI2＋ISの電流が流れ、また、ダイオード（4
1）にはI0＋IS、ダイオード（42）にはI0−ISの電流が
流れる。尚、信号電流I0,I1の影響を受けない。Now, at the transistor (29) as a constant current source, 2I 2
When a constant current of 2I 0 is applied to the constant current source (43), the current mirror (24) transistors (25), (2
A current equal to I 0 + I 2 flows to each collector side in 6).
Then, when the input voltage Vin is applied from the input signal source, this input voltage Vin is applied to the differential amplifier (20). (However, RE is the value of the resistors (27) and (28)) is converted into the signal current, and as a result, the collector of the transistor (21) of the differential amplifier (20) has I 2 −I S , the transistor A current of I 2 + I S flows through the collector of (22), and a diode (4
A current of I 0 + I S flows in 1) and a current of I 0 −I S flows in the diode (42). The signal currents I 0 and I 1 are not affected.
こゝで、出力端子（49）に得られる出力電圧をVOUTとす
ると、このときの電圧利利得 は次のように表わされる。Here, if the output voltage obtained at the output terminal (49) is V OUT , the voltage gain at this time Is represented as follows.
こゝで、RLは抵抗器（48）の値である。この式より、電
圧利得は動作電流1/I0に実質的に比例しており、動作電
流I0を変更することにより、広い範囲にわたって制御で
きることが理解される。 Here, R L is the value of the resistor (48). From this equation, it is understood that the voltage gain is substantially proportional to the operating current 1 / I 0 , and can be controlled over a wide range by changing the operating current I 0 .
また、カレントミラー（24）には信号電流ISが流れない
ため、PNPトランジスタの周波数特性の悪さの影響が小
さい。更に差動アンプ（20）の動作電流とダイオード
（４），（42）の動作電流（バイアス電流）の大きさの
制限がなく、利得を大幅に制御できる。Further, since the signal current I S does not flow in the current mirror (24), the influence of the poor frequency characteristics of the PNP transistor is small. Further, there is no limitation on the magnitude of the operating current of the differential amplifier (20) and the operating current (bias current) of the diodes (4) and (42), and the gain can be greatly controlled.
上述の如くこの発明によれば、カレントミラーを負荷と
する第１の差動アンプと抵抗器を負荷とする第２の差動
アンプの間にバイアス電流が同時に供給される一対のダ
イオードを設け、バイアス電流の値を変更して第２の差
動アンプから得られる信号の利得を制御するようにした
ので、広い範囲の動作電流に対してバイアス電流（動作
電流）1/I0と電圧利得の実質的に比例した掛算回路を比
較的簡単な回路構成で容易に得ることができ、特に集積
回路化する場合には有用である。As described above, according to the present invention, the pair of diodes to which the bias current is simultaneously supplied are provided between the first differential amplifier having the current mirror as the load and the second differential amplifier having the resistor as the load, Since the gain of the signal obtained from the second differential amplifier is controlled by changing the value of the bias current, the bias current (operating current) 1 / I 0 and the voltage gain of the operating current in a wide range can be controlled. A substantially proportional multiplication circuit can be easily obtained with a relatively simple circuit configuration, and is particularly useful when integrated into an integrated circuit.
第１図はこの発明の一実施例を示す接続図、第２図は従
来の一例を示す接続図である。 （20）は第１の差動アンプ、（24）はカレントミラー、
（４），（42）はダイオード、（43），（47）は定電流
源、（44）は差動アンプである。FIG. 1 is a connection diagram showing an embodiment of the present invention, and FIG. 2 is a connection diagram showing a conventional example. (20) is the first differential amplifier, (24) is the current mirror,
(4) and (42) are diodes, (43) and (47) are constant current sources, and (44) is a differential amplifier.
Claims (1)
ンプと、 この第１の差動アンプの一対の出力端子が一対の入力端
子に接続された第２の差動アンプと、 上記第１の差動アンプの一対の出力端子にアノード側が
接続された一対のダイオードと、 この一対のダイオードのカソード側に接続されバイアス
電流を供給する電流源とを具え、 上記バイアス電流の値を変更して上記第２の差動アンプ
から得られる信号の利得を制御するようにしたことを特
徴とする掛算回路。1. A first differential amplifier having a current mirror as a load, a second differential amplifier having a pair of output terminals of the first differential amplifier connected to a pair of input terminals, and the first differential amplifier. The differential amplifier includes a pair of diodes whose anodes are connected to a pair of output terminals, and a current source which is connected to the cathodes of the pair of diodes and supplies a bias current. And a gain control circuit for controlling a gain of a signal obtained from the second differential amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274176A JPH0680997B2 (en) | 1985-12-05 | 1985-12-05 | Multiplication circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274176A JPH0680997B2 (en) | 1985-12-05 | 1985-12-05 | Multiplication circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62133810A JPS62133810A (en) | 1987-06-17 |
| JPH0680997B2 true JPH0680997B2 (en) | 1994-10-12 |
Family
ID=17538089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274176A Expired - Fee Related JPH0680997B2 (en) | 1985-12-05 | 1985-12-05 | Multiplication circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680997B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701328B2 (en) * | 1988-06-29 | 1998-01-21 | ソニー株式会社 | Multiplication circuit |
| US5465072A (en) * | 1994-08-05 | 1995-11-07 | Linear Technology Corporation | Tunable operational transcondunctance amplifier having high linearity |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59131210A (en) * | 1983-01-14 | 1984-07-28 | Mitsubishi Electric Corp | Gain controlling amplifier |
| JPH0630423B2 (en) * | 1985-03-14 | 1994-04-20 | ソニー株式会社 | Gain control amplifier |
-
1985
- 1985-12-05 JP JP60274176A patent/JPH0680997B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62133810A (en) | 1987-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (en) | ||
| JPH0682308B2 (en) | Current source circuit layout | |
| JP2778781B2 (en) | Threshold voltage generation circuit | |
| JPS6154286B2 (en) | ||
| JPH0680997B2 (en) | Multiplication circuit | |
| JPH11205045A (en) | Current supplying circuit and bias voltage circuit | |
| JP2897515B2 (en) | Voltage-current converter | |
| JPH0124645Y2 (en) | ||
| JPH0434567Y2 (en) | ||
| US4230980A (en) | Bias circuit | |
| JPS645369Y2 (en) | ||
| JP3165738B2 (en) | Voltage-current conversion circuit | |
| JPH0535613Y2 (en) | ||
| JPH0760981B2 (en) | Voltage-current conversion circuit | |
| JP3036084B2 (en) | Constant voltage circuit | |
| JP3547895B2 (en) | Constant current generation circuit | |
| JPH0349463Y2 (en) | ||
| JPH0332096Y2 (en) | ||
| JPH0477329B2 (en) | ||
| JPH066607Y2 (en) | Gain control circuit | |
| JPH0347010B2 (en) | ||
| KR830001932B1 (en) | Amplification circuit | |
| JPS6325769Y2 (en) | ||
| JP2855726B2 (en) | Reference voltage generation circuit | |
| JPH07336161A (en) | Differential amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |