JP2897515B2 - Voltage-current converter - Google Patents
Voltage-current converterInfo
- Publication number
- JP2897515B2 JP2897515B2 JP5116492A JP5116492A JP2897515B2 JP 2897515 B2 JP2897515 B2 JP 2897515B2 JP 5116492 A JP5116492 A JP 5116492A JP 5116492 A JP5116492 A JP 5116492A JP 2897515 B2 JP2897515 B2 JP 2897515B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- transistor
- current
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は電圧電流変換回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage / current conversion circuit.
【0002】[0002]
【従来の技術】従来の電圧電流変換回路は、一般に入力
電圧に対して比例関係にある大きさの電流を、所定の負
荷に供給する用途として利用されている。図3は、従来
の良く知られている電圧電流変換回路の回路図である
が、図3に示されるように、当該電圧電流変換回路は、
供給される電源電圧Vcc、入力端子55および出力端子
56に対応して、PNPトランジスタ18と、抵抗19
と、NPNトランジスタ20と、ダイオード22および
23と、定電流源21とを備えて構成されている。2. Description of the Related Art A conventional voltage-current conversion circuit is generally used for supplying a current having a magnitude proportional to an input voltage to a predetermined load. FIG. 3 is a circuit diagram of a conventional well-known voltage-current conversion circuit. As shown in FIG.
The PNP transistor 18 and the resistor 19 correspond to the supplied power supply voltage V cc , the input terminal 55 and the output terminal 56.
, An NPN transistor 20, diodes 22 and 23, and a constant current source 21.
【0003】図3において、NPNトランジスタ20の
コレクタは電源電圧Vccに接続されており、ベースは、
ダイオード22および23により、接地電位レベルより
も当該二つのダイオードの順方向電圧分だけシフトされ
た電圧レベルにクランプされている。また、PNPトラ
ンジスタ18のベースには入力端子55を介して入力電
圧Vi が供給され、エミッタとNPNトランジスタ20
のエミッタとの間には抵抗19(抵抗値R)が接続され
ており、ダイオード22および23は定電流源21(電
流値I)によりバイアスされている。In FIG. 3, the collector of an NPN transistor 20 is connected to a power supply voltage Vcc , and the base is
The diodes 22 and 23 are clamped to a voltage level shifted from the ground potential level by a forward voltage of the two diodes. Moreover, the base of the PNP transistor 18 is supplied with the input voltage V i through an input terminal 55, the emitter and the NPN transistor 20
A resistor 19 (resistance value R) is connected between the emitters and the diodes 22 and 23 are biased by a constant current source 21 (current value I).
【0004】今、PNPトランジスタ18およびNPN
トランジスタ20の電流増幅率βが十分に大きく、また
ベース・エミッタ間電圧VBEと、ダイオード22および
23の順方向電圧VDfが等しいものとすれば、即ち、┃
VBE┃=VDfである場合においては、入力端子55の入
力電圧Vi および出力端子56における出力電流I
oと、抵抗19の抵抗値Rとの間には次式の関係が成立
つ。Now, a PNP transistor 18 and an NPN
If the current amplification factor β of the transistor 20 is sufficiently large and the base-emitter voltage V BE is equal to the forward voltage V Df of the diodes 22 and 23,
In case of a V BE ┃ = V Df, the output current at the input voltage V i and the output terminal 56 of the input terminal 55 I
The following relationship holds between o and the resistance value R of the resistor 19.
【0005】 Io =(Vi +2VDf−2┃VBE┃)/R =Vi /R ……………………………(1) 即ち、出力電流としては、入力電圧Vi に比例した電流
値Io が得られる。I o = (V i + 2V Df −2 BEV BE ┃) / R = V i / R (1) That is, the output current is the input voltage V i. Is obtained in proportion to the current value Io .
【0006】[0006]
【発明が解決しようとする課題】上述した従来の電圧電
流変換回路においては、PNPトランジスタ18および
NPNトランジスタ20におけるベース・エミッタ間電
圧VBEと、ダイオード22および23の順方向電圧VDf
が等しいものとして設定されているが、実際にはこれら
の電圧値は完全に等しいわけではなく、一般的には、そ
れぞれ次式により与えられる。In the above-described conventional voltage-current converter, the base-emitter voltage V BE of the PNP transistor 18 and the NPN transistor 20 and the forward voltage V Df of the diodes 22 and 23 are provided.
Are set equal, but in practice these voltage values are not completely equal, and are generally given by the following equations, respectively.
【0007】 ┃VBE┃=A・ln(Io /Is )……………………(2) VDf=A・ln(I/Is )……………………………(3) 上式において、Is はPNPトランジスタ18、NPN
トランジスタ21、ダイオード22および23の飽和電
流値を示しており、またAは、kT/qにより表わされ
る定数値を示している。云うまでもなく、kはポルツマ
ン常数であり、Tは絶対温度、qは電子の電荷である。{V BE } = A · ln (I o / I s ) (2) V Df = A · ln (I / I s ) ·············· in the ... (3) the above equation, I s the PNP transistor 18, NPN
A represents a saturation current value of the transistor 21, the diodes 22 and 23, and A represents a constant value represented by kT / q. Needless to say, k is a Portzman constant, T is an absolute temperature, and q is an electron charge.
【0008】従って、(2) 式および(3) 式より明らかな
ように、Io =Iである場合を除いては┃VBE┃≠VDf
であり、VBEとVDfの不一致により、図3に示される従
来の電圧電流変換回路においては、Io =Vi /Rの関
係が成立たず、入力電圧Viに比例した出力電流が得ら
れない。この場合の入力電圧Vi と出力電流Io との関
係は、上記の(1) 式、(2) 式および(3) 式より次式によ
り与えられる。Therefore, as is apparent from the equations (2) and (3), except for the case where I o = I, {V BE ┃ ≠ V Df
Due to the mismatch between V BE and V Df, in the conventional voltage-current conversion circuit shown in FIG. 3, the relationship of I o = V i / R is not established, and the output current proportional to the input voltage V i is increased. I can't get it. Relationship between the input voltage V i and the output current I o in this case, the above equation (1) is given by the following equation (2) and (3) below.
【0009】 Io =〔Vi +2A・ln(I/Io )〕/R………(4) 図4に示されるのは、本発明ならびに従来例の電圧電流
変換回路における電圧電流変換特性を示すグラフであ
る。図4において、横軸は入力電圧Vi (V:ボルト)
を示し、縦軸は出力電流Io (mA:ミリ・アンペア)
を示しており、破線102により示されるのが従来例の
特性である。明らかに、入力電圧Vi の入力レベルに対
応して電圧電流変換ゲインが変動しており、直線性にお
いて良好の特性が得られていない。I o = [V i + 2A · ln (I / I o )] / R (4) FIG. 4 shows the voltage-current conversion characteristics of the present invention and the conventional voltage-current conversion circuit. FIG. In FIG. 4, the horizontal axis represents the input voltage V i (V: volt).
And the vertical axis represents the output current I o (mA: milliampere)
, And the characteristic of the conventional example is indicated by a broken line 102. Obviously, the voltage-current conversion gain in response to the input level has changed in the input voltage V i, not good characteristic is obtained in the linearity.
【0010】即ち、従来の電圧電流変換回路において
は、良好の電圧電流変換特性が得られないという欠点が
ある。That is, the conventional voltage-current conversion circuit has a drawback that good voltage-current conversion characteristics cannot be obtained.
【0011】[0011]
【課題を解決するための手段】本発明の電圧電流変換回
路は、コレクタが電流出力端子に接続され、ベースが電
圧入力端子に接続される第1のPNPトランジスタと、
エミッタが所定の抵抗を介して前記第1のPNPトラン
ジスタのエミッタに接続され、ベースの電位が、当該ベ
ースにカソードが接続されるダイオードを介して、接地
電位から当該ダイオードの順方向電圧相当分だけシフト
された電圧によりクランプされる第1のNPNトランジ
スタと、入力端が前記第1のNPNトランジスタのコレ
クタに接続され、出力端が前記第1のNPNトランジス
タのベースに接続されて、前記第1のNPNトランジス
タに流れる出力電流に等しい電流値の電流を出力電流と
して前記ダイオードに供給するカレントミラー回路と、
を備えて構成される。A voltage-current conversion circuit according to the present invention comprises a first PNP transistor having a collector connected to a current output terminal and a base connected to a voltage input terminal;
An emitter is connected to the emitter of the first PNP transistor via a predetermined resistor, and the potential of the base is changed from the ground potential by an amount equivalent to the forward voltage of the diode via a diode whose cathode is connected to the base. A first NPN transistor that is clamped by the shifted voltage, an input terminal connected to the collector of the first NPN transistor, and an output terminal connected to the base of the first NPN transistor; A current mirror circuit for supplying a current having a current value equal to the output current flowing through the NPN transistor to the diode as an output current;
It is comprised including.
【0012】なお、前記カレントミラー回路は、コレク
タおよびベースが前記第1のNPNトランジスタのコレ
クタに共通接続され、エミッタが電源電圧に接続される
第2のPNPトランジスタと、コレクタが前記第1のN
PNトランジスタのベースに接続され、ベースが前記第
2のPNPトランジスタのベースに接続されて、エミッ
タが前記電源電圧に接続される第3のPNPトランジス
タと、により構成してもよく、また、前記カレントミラ
ー回路を、コレクタが前記第1のNPNトランジスタの
コレクタに接続され、エミッタが電源電圧に接続される
第2のPNPトランジスタと、コレクタが前記第1のN
PNトランジスタのベースに接続され、ベースが前記第
1のNPNトランジスタのコレクタに接続されて、エミ
ッタが前記第2のPNPトランジスタのベースに接続さ
れる第3のPNPトランジスタと、コレクタおよびベー
スが前記第2のPNPトランジスタのベースに共通接続
され、エミッタが前記電源電圧に接続される第4のPN
Pトランジスタと、により構成してもよい。The current mirror circuit has a collector and a base commonly connected to a collector of the first NPN transistor, an emitter connected to a power supply voltage, and a collector connected to the first NPN transistor.
A third PNP transistor connected to the base of the PN transistor, the base connected to the base of the second PNP transistor, and the emitter connected to the power supply voltage. A mirror circuit includes a second PNP transistor having a collector connected to the collector of the first NPN transistor and an emitter connected to the power supply voltage, and a collector connected to the first NPN transistor.
A third PNP transistor having a base connected to the base of the PN transistor, a base connected to the collector of the first NPN transistor, and an emitter connected to the base of the second PNP transistor; Fourth PN transistor commonly connected to the bases of two PNP transistors and having an emitter connected to the power supply voltage.
And a P transistor.
【0013】[0013]
【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.
【0014】図1は本発明の第1の実施例を示すブロッ
ク図である。図1に示されるように、本実施例は、供給
される電源電圧Vcc、入力端子51および出力端子52
に対応して、PNPトランジスタ1と、抵抗2と、NP
Nトランジスタ3と、PNPトランジスタ4および5を
含むカレントミラー回路6と、ダイオード7および8と
を備えて構成されている。FIG. 1 is a block diagram showing a first embodiment of the present invention. As shown in FIG. 1, in the present embodiment, the supplied power supply voltage V cc , the input terminal 51 and the output terminal 52
, The PNP transistor 1, the resistor 2, and the NP
The circuit includes an N transistor 3, a current mirror circuit 6 including PNP transistors 4 and 5, and diodes 7 and 8.
【0015】図1において、NPNトランジスタ3のベ
ースは、ダイオード7および8により、接地電位レベル
よりも当該二つのダイオードの順方向電圧分だけシフト
された電圧レベルにクランプされている。また、PNP
トランジスタ1のベースには入力端子51を介して入力
電圧Vi が供給され、エミッタとNPNトランジスタ3
のエミッタとの間には抵抗2(抵抗値R)が接続されて
おり、これらの接続関係および動作については、前述の
従来例の場合と同様である。本実施例の従来例と異なる
点は、NPNトランジスタ3のコレクタがカレントミラ
ー回路6の出力端を形成するPNPトランジスタのコレ
クタに接続されており、また、ダイオード8のカソード
がカレントミラー回路の出力端であるPNPトランジス
タ5のコレクタに接続されていることである。In FIG. 1, the base of NPN transistor 3 is clamped by diodes 7 and 8 to a voltage level shifted from the ground potential level by the forward voltage of the two diodes. Also, PNP
The base of the transistor 1 is the input voltage V i through an input terminal 51 is supplied, an emitter and a NPN transistor 3
A resistor 2 (resistance value R) is connected between the emitters and the connection relationship and operation thereof are the same as those in the above-described conventional example. This embodiment is different from the conventional example in that the collector of the NPN transistor 3 is connected to the collector of a PNP transistor forming the output terminal of the current mirror circuit 6, and the cathode of the diode 8 is connected to the output terminal of the current mirror circuit. Is connected to the collector of the PNP transistor 5.
【0016】図1において、出力端子52を介して出力
される出力電流Io は、PNPトランジスタ1のコレク
タ電流Ic1そのものであり(Io =Ic1)、カレントミ
ラー回路6の機能を介して、クランプ用のダイオード7
および8は、NPNトランジスタ3のコレクタ電流と電
流値が全く等しい電流によりバイアスされるために、前
述の(4) 式に対応して、全ての入力電圧レベル範囲にお
いて、次式が成立つ。In FIG. 1, the output current I o output via the output terminal 52 is the collector current I c1 of the PNP transistor 1 itself (I o = I c1 ) and passes through the function of the current mirror circuit 6. , Clamping diode 7
And 8 are biased by a current whose current value is exactly equal to the collector current of the NPN transistor 3, so that the following expression is satisfied in all input voltage level ranges corresponding to the above expression (4).
【0017】 Io =〔Vi +2A・ln(Io /Ic1)〕/R =Vi /R ……………………………………………(5) 図4において、実線101により示されるのが、本実施
例における電圧電流変換特性であるが、明らかに、入力
電圧、即ち出力電流の値の如何に関せず電圧電流変換ゲ
インが一定(1/R)であることが分かる。I o = [V i + 2A · ln (I o / I c1 )] / R = V i / R ……………………… (5) In FIG. The solid line 101 shows the voltage-current conversion characteristic in the present embodiment. Obviously, the voltage-current conversion gain is constant (1 / R) regardless of the input voltage, that is, the output current value. You can see that there is.
【0018】次に、図2は本発明の第2の実施例を示す
回路図である。図2に示されるように、本実施例は、供
給される電源電圧Vcc、入力端子53および出力端子5
4に対応して、PNPトランジスタ9と、抵抗10と、
PNPトランジスタ12、13および14を含むカレン
トミラー回路15と、ダイード16および17とを備え
て構成されている。FIG. 2 is a circuit diagram showing a second embodiment of the present invention. As shown in FIG. 2, in the present embodiment, the supplied power supply voltage V cc , the input terminal 53 and the output terminal 5
4, a PNP transistor 9, a resistor 10,
It comprises a current mirror circuit 15 including PNP transistors 12, 13 and 14, and diodes 16 and 17.
【0019】本実施例においては、カレントミラー回路
15として、ウィルソン型のカレントミラー回路が用い
られており、カレントミラー回路15を形成するPNP
トランジスタ12、13および14における電流増幅率
βの変動によるミラー係数の変動を小さくするところに
特徴があり、これにより、当該電流増幅率が変動して
も、それによる電圧電流変換ゲインに対する影響が軽微
に抑制されるという利点がある。In this embodiment, a Wilson-type current mirror circuit is used as the current mirror circuit 15, and the PNP forming the current mirror circuit 15 is used.
It is characterized in that the variation of the Miller coefficient due to the variation of the current amplification factor β in the transistors 12, 13 and 14 is reduced, so that even if the current amplification factor varies, the influence on the voltage-to-current conversion gain is minimal. There is an advantage that it is suppressed.
【0020】[0020]
【発明の効果】以上説明したように、本発明は、クラン
プ用ダイオードに対するバイアスを、出力電流に等しい
電流値の電流によりバイアスするように作用するカレン
トミラー回路を設けることにより、入力電圧の全レベル
範囲において、電圧電流変換ゲインを一定に保持するこ
とができるという効果がある。As described above, according to the present invention, by providing a current mirror circuit which acts to bias the bias to the clamping diode by a current having a current value equal to the output current, the present invention provides the entire level of the input voltage. Within the range, there is an effect that the voltage-current conversion gain can be kept constant.
【図1】本発明の第1の実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】本発明の第2の実施例を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図3】従来例を示す回路図である。FIG. 3 is a circuit diagram showing a conventional example.
【図4】本発明および従来例の電圧電流変換回路の電圧
電流変換特性を示す図である。FIG. 4 is a diagram illustrating voltage-current conversion characteristics of the voltage-current conversion circuit of the present invention and a conventional example.
1、4、5、9、12〜14、18 PNPトランジ
スタ 2、10、19 抵抗 3、11、20 NPNトランジスタ 6、15 カレントミラー回路 7、8、16、17、22、23 ダイオード 21 定電流源1, 4, 5, 9, 12 to 14, 18 PNP transistor 2, 10, 19 Resistor 3, 11, 20 NPN transistor 6, 15 Current mirror circuit 7, 8, 16, 17, 22, 22, Diode 21 Constant current source
Claims (3)
ースが電圧入力端子に接続される第1のPNPトランジ
スタと、 エミッタが所定の抵抗を介して前記第1のPNPトラン
ジスタのエミッタに接続され、ベースの電位が、当該ベ
ースにカソードが接続されるダイオードを介して、接地
電位から当該ダイオードの順方向電圧相当分だけシフト
された電圧によりクランプされる第1のNPNトランジ
スタと、 入力端が前記第1のNPNトランジスタのコレクタに接
続され、出力端が前記第1のNPNトランジスタのベー
スに接続されて、前記第1のNPNトランジスタに流れ
る出力電流に等しい電流値の電流を出力電流として前記
ダイオードに供給するカレントミラー回路と、 を備えることを特徴とする電圧電流変換回路A first PNP transistor having a collector connected to the current output terminal and a base connected to the voltage input terminal; an emitter connected to the emitter of the first PNP transistor via a predetermined resistor; A first NPN transistor in which a potential of the base is clamped by a voltage shifted from a ground potential by an amount corresponding to a forward voltage of the diode via a diode having a cathode connected to the base; The output terminal is connected to the collector of the first NPN transistor, the output terminal is connected to the base of the first NPN transistor, and a current having a current value equal to the output current flowing through the first NPN transistor is supplied to the diode as an output current. And a current mirror circuit, comprising:
のコレクタに共通接続され、エミッタが電源電圧に接続
される第2のPNPトランジスタと、 コレクタが前記第1のNPNトランジスタのベースに接
続され、ベースが前記第2のPNPトランジスタのベー
スに接続されて、エミッタが前記電源電圧に接続される
第3のPNPトランジスタと、 により構成される請求項1記載の電圧電流変換回路。2. A current mirror circuit comprising: a second PNP transistor having a collector and a base commonly connected to a collector of the first NPN transistor and an emitter connected to a power supply voltage; and a collector connected to the first NPN transistor. The voltage-current converter according to claim 1, further comprising: a third PNP transistor connected to a base of the transistor, a base connected to a base of the second PNP transistor, and an emitter connected to the power supply voltage. circuit.
接続され、エミッタが電源電圧に接続される第2のPN
Pトランジスタと、 コレクタが前記第1のNPNトランジスタのベースに接
続され、ベースが前記第1のNPNトランジスタのコレ
クタに接続されて、エミッタが前記第2のPNPトラン
ジスタのベースに接続される第3のPNPトランジスタ
と、 コレクタおよびベースが前記第2のPNPトランジスタ
のベースに共通接続され、エミッタが前記電源電圧に接
続される第4のPNPトランジスタと、 により構成される請求項1記載の電圧電流変換回路。3. The current mirror circuit according to claim 2, wherein a collector is connected to a collector of the first NPN transistor and an emitter is connected to a power supply voltage.
A third transistor having a P transistor, a collector connected to the base of the first NPN transistor, a base connected to the collector of the first NPN transistor, and an emitter connected to the base of the second PNP transistor; 2. The voltage-current conversion circuit according to claim 1, comprising: a PNP transistor; and a fourth PNP transistor having a collector and a base commonly connected to a base of the second PNP transistor and an emitter connected to the power supply voltage. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5116492A JP2897515B2 (en) | 1992-03-10 | 1992-03-10 | Voltage-current converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5116492A JP2897515B2 (en) | 1992-03-10 | 1992-03-10 | Voltage-current converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05250055A JPH05250055A (en) | 1993-09-28 |
JP2897515B2 true JP2897515B2 (en) | 1999-05-31 |
Family
ID=12879187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5116492A Expired - Lifetime JP2897515B2 (en) | 1992-03-10 | 1992-03-10 | Voltage-current converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2897515B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3586073B2 (en) | 1997-07-29 | 2004-11-10 | 株式会社東芝 | Reference voltage generation circuit |
JP4263068B2 (en) | 2003-08-29 | 2009-05-13 | 株式会社リコー | Constant voltage circuit |
CN100432885C (en) * | 2003-08-29 | 2008-11-12 | 株式会社理光 | Constant-voltage circuit |
-
1992
- 1992-03-10 JP JP5116492A patent/JP2897515B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05250055A (en) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
US4139824A (en) | Gain control circuit | |
JPH0682308B2 (en) | Current source circuit layout | |
JP2897515B2 (en) | Voltage-current converter | |
US4553107A (en) | Current mirror circuit having stabilized output current | |
JPS5922245B2 (en) | Teiden Atsubias Cairo | |
US4573019A (en) | Current mirror circuit | |
JPH0257372B2 (en) | ||
JPS6357808B2 (en) | ||
JPS643371B2 (en) | ||
JPH0760981B2 (en) | Voltage-current conversion circuit | |
JP3255226B2 (en) | Voltage controlled amplifier | |
JPH0330888B2 (en) | ||
JP3294355B2 (en) | Current source circuit | |
JPH0434567Y2 (en) | ||
JP2614272B2 (en) | Filter circuit | |
JP2859461B2 (en) | Temperature compensation circuit | |
JPS645369Y2 (en) | ||
JPH0528809Y2 (en) | ||
JPS6323573B2 (en) | ||
JPH0680997B2 (en) | Multiplication circuit | |
JPS62117403A (en) | Current mirror circuit | |
JPH051647B2 (en) | ||
JPH05343933A (en) | Voltage-current conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |