JPH066607Y2 - Gain control circuit - Google Patents

Gain control circuit

Info

Publication number
JPH066607Y2
JPH066607Y2 JP1988056056U JP5605688U JPH066607Y2 JP H066607 Y2 JPH066607 Y2 JP H066607Y2 JP 1988056056 U JP1988056056 U JP 1988056056U JP 5605688 U JP5605688 U JP 5605688U JP H066607 Y2 JPH066607 Y2 JP H066607Y2
Authority
JP
Japan
Prior art keywords
circuit
transistor
current
gain control
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988056056U
Other languages
Japanese (ja)
Other versions
JPH01160716U (en
Inventor
寛 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP1988056056U priority Critical patent/JPH066607Y2/en
Publication of JPH01160716U publication Critical patent/JPH01160716U/ja
Application granted granted Critical
Publication of JPH066607Y2 publication Critical patent/JPH066607Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、半導体集積回路化された電子ボリウム等に適
したものであり、低電圧で動作し得る利得制御回路に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a gain control circuit suitable for an electronic volume integrated into a semiconductor integrated circuit and capable of operating at a low voltage.

〔従来技術〕[Prior art]

従来の利得制御回路は、第3図に図示されるように二つ
の差動増幅回路で構成され、トランジスタ21,22か
らなるトランジスタ差動対と電流源用トランジスタ23
とからなる差動増幅回路A10と、トランジスタ24,2
5からなるトランジスタ差動対と電流源回路26とから
なる差動増幅回路A20と、差動対トランジスタのベース
間に印加される利得制御用の可変電圧源27から構成さ
れている。電流源用トランジスタ23のベースには、バ
イアス電圧源29に重畳された信号源28が接続されて
おり、可変電圧源27の電圧を調整することによってト
ランジスタ差動対のベース間電圧を制御して利得を調整
している。
The conventional gain control circuit is composed of two differential amplifier circuits as shown in FIG. 3, and includes a transistor differential pair including transistors 21 and 22 and a current source transistor 23.
And a differential amplifier circuit A 10 and transistors 24, 2
The differential amplifier circuit A 20 includes a transistor differential pair of 5 and a current source circuit 26, and a variable voltage source 27 for gain control applied between the bases of the differential pair transistors. A signal source 28 superimposed on a bias voltage source 29 is connected to the base of the current source transistor 23, and the voltage between the bases of the transistor differential pair is controlled by adjusting the voltage of the variable voltage source 27. Adjusting the gain.

〔考案が解決しようとする課題〕[Problems to be solved by the device]

従来の利得制御回路は、第3図に図示されるように信号
源28がバイアス電圧源29に重畳されて差動増幅回路
の電流源用トランジスタ23のベースに供給されてい
る。従って、通常レベルシフト回路を用いて信号の直流
レベルと振幅を一旦小さくして、差動増幅器A10の電流
源用トランジスタ23のベースに供給しなければならな
い。又、出力は負荷抵抗の端子間電圧として得られる。
従って、第3図に示すように従来の利得制御回路は、電
源電圧Vccを比較的高くする必要があり、1V程度の低
電圧での動作には問題があった。更に又、電流源用トラ
ンジスタ23を介して信号が入力されるので、ダイオー
ド歪が信号に重畳される欠点がある。
In the conventional gain control circuit, as shown in FIG. 3, the signal source 28 is superimposed on the bias voltage source 29 and is supplied to the base of the current source transistor 23 of the differential amplifier circuit. Therefore, it is necessary to temporarily reduce the DC level and amplitude of the signal by using a normal level shift circuit and supply the signal to the base of the current source transistor 23 of the differential amplifier A 10 . The output is obtained as the voltage across the terminals of the load resistance.
Therefore, as shown in FIG. 3, the conventional gain control circuit needs to make the power supply voltage Vcc relatively high, and there is a problem in operation at a low voltage of about 1V. Furthermore, since a signal is input via the current source transistor 23, there is a drawback that diode distortion is superimposed on the signal.

本考案は、これらの課題を解決する為になされたもの
で、その主な目的は、少ない素子数で低電圧用に適した
利得制御回路を提供するにある。
The present invention has been made to solve these problems, and its main purpose is to provide a gain control circuit suitable for low voltage with a small number of elements.

又、本考案の他の目的は、出力信号にダイオード歪が重
畳されることのない利得制御回路を提供するにある。
Another object of the present invention is to provide a gain control circuit in which diode distortion is not superimposed on an output signal.

〔課題を解決する為の手段〕[Means for solving the problem]

本考案の利得制御回路は、上記の課題を解決する為にな
されたもので、本考案は二つの差動増幅回路で構成さ
れ、その内の一つの差動増幅回路の一方のトランジスタ
のベース・コレクタを共通接続した接続点(アノード)
に信号電流を供給し、負荷に信号電流が直流供給される
ようになされ、且つこれらの差動増幅回路が自己バイア
スされるようになされ、それらの差動増幅回路の何れか
の電流源回路の電流値を調整することによって利得を調
整するように構成されている。
The gain control circuit of the present invention is made in order to solve the above problems, and the present invention is composed of two differential amplifier circuits, one of which is a base transistor of one transistor. Connection point (anode) where collectors are commonly connected
Signal current is supplied to the load, the signal current is supplied to the load as direct current, and these differential amplifier circuits are self-biased. The gain is adjusted by adjusting the current value.

〔作用〕[Action]

二つの差動増幅回路の一方のトランジスタ差動対の片方
のトランジスタのベース・コレクタを共通接続して自己
バイアス回路を具え、この共通接続点に信号電流を直接
供給することによって出力信号にダイオード歪が混入さ
れるのを防止すると共に、これらの差動増幅回路の電流
源回路を制御することにより電流比で定められる利得制
御を行うことができる。従って、レベルシフト回路を介
して信号を供給する必要がなく、素子数を低減できると
共に低電圧での動作を可能とする。
One transistor of the two differential amplifier circuits has a self-bias circuit with the base and collector of one transistor of the transistor differential pair connected in common, and a signal current is directly supplied to this common connection point to cause diode distortion in the output signal. Can be prevented, and the gain control defined by the current ratio can be performed by controlling the current source circuits of these differential amplifier circuits. Therefore, it is not necessary to supply a signal via the level shift circuit, the number of elements can be reduced, and operation at low voltage is possible.

〔実施例〕〔Example〕

本考案の利得制御回路について第1図の実施例に基づき
説明する。
The gain control circuit of the present invention will be described based on the embodiment of FIG.

第1図に於いて、ミラー対で構成された能動負荷回路2
0とトランジスタ1,2からなる差動対とその共通接続
されたエミッタに接続された電流源回路5からなる差動
増幅回路Aと、ミラー対で構成された能動負荷回路2
1とトランジスタ6,7からなる差動対とその共通接続
されたエミッタに接続された電流源回路10からなる差
動増幅回路Aと、トランジスタ2,6のベースの共通
接続点に接続されるバイアス電圧源11とによって構成
され、差動増幅器Aのトランジスタ1はベース・コレ
クタが接続され自己バイアス回路を構成している。信号
電流iは、トランジスタ1のベース・コレクタとトラ
ンジスタ7のベースに供給され、電流源回路5,10の
少なくとも一方の電流値I,Iを制御することで利
得が調整されている。
In FIG. 1, an active load circuit 2 composed of a mirror pair.
0 and a differential pair consisting of transistors 1 and 2 and a differential amplifier circuit A 1 consisting of a current source circuit 5 connected to a commonly connected emitter thereof, and an active load circuit 2 formed of a mirror pair.
1 is connected to a common connection point of the bases of the transistors 2 and 6 and a differential amplifier circuit A 2 including a current source circuit 10 connected to a commonly connected emitter of the differential pair 1 and transistors 6 and 7. The transistor 1 of the differential amplifier A 1 is constituted by a bias voltage source 11 and its base and collector are connected to each other to form a self-bias circuit. The signal current i 1 is supplied to the base / collector of the transistor 1 and the base of the transistor 7, and the gain is adjusted by controlling the current values I 1 and I 2 of at least one of the current source circuits 5 and 10.

次に、本考案の利得制御回路の動作について、第1図に
基づき説明する。
Next, the operation of the gain control circuit of the present invention will be described with reference to FIG.

先ず、差動増幅回路Aについて説明する。入力電流を
とし、トランジスタ1,2のコレクタ電流を夫々i
,iとし、トランジスタ4からのミラー電流をi
とする。トランジスタ1,2のコレクタ電流i,i
と電流源回路5に流れる電流Iは、次のような関係式
で表される。
First, the differential amplifier circuit A 1 will be described. The input current is i 1 and the collector currents of the transistors 1 and 2 are i
3 and i 4, and the mirror current from the transistor 4 is i 5
And Collector currents i 3 and i 4 of the transistors 1 and 2
And the current I 1 flowing through the current source circuit 5 is expressed by the following relational expression.

=i+i……………………(1) 信号電流iは、トランジスタ1のベース・コレクタと
トランジスタ7のベースに供給されている。又、トラン
ジスタ1,7に流れるベース電流は、無視できる程度に
微小であるのでコレクタ電流iは、次のように表され
る。
I 1 = i 3 + i 4 (1) The signal current i 1 is supplied to the base / collector of the transistor 1 and the base of the transistor 7. Further, since the base current flowing through the transistors 1 and 7 is so small that it can be ignored, the collector current i 3 is expressed as follows.

=i+i……………………(2) 電流Iは、(1)式に(2)式を代入すると、次式のように
表される。
i 3 = i 1 + i 5 (2) The current I 1 is expressed by the following equation by substituting the equation (2) into the equation (1).

=(i+i)+i 又、ミラー電流i,iは、互いに等しいのでその電
流をiとすると、(1)式は、次のように表される。
I 1 = (i 1 + i 5 ) + i 4 Further , since the mirror currents i 4 and i 5 are equal to each other, assuming that the current is i 0 , the equation (1) is expressed as follows.

=i+2i 従って、コレクタ電流iは、(2)式と(3)式から次のよ
うに表される。
I 1 = i 1 + 2i 0 Therefore, the collector current i 3 is expressed as follows from the equations (2) and (3).

一方、差動増幅回路Aでは、出力電流としてiの電
流が出力端子OUTから流れ込むとすれば、トランジスタ
6,7のコレクタ電流としてi,iが流れる。その
コレクタ電流i,iと電流Iは次のような関係式
で表される。
On the other hand, in the differential amplifier circuit A 2 , if the current of i 2 flows from the output terminal OUT as the output current, i 6 and i 7 flow as the collector currents of the transistors 6 and 7. The collector currents i 6 and i 7 and the current I 2 are represented by the following relational expressions.

=i+i……………………(5) 又、トランジスタ9からのミラー電流iと出力電流i
は、出力電流iと次のような関係式で表される。
I 2 = i 6 + i 7 (5) Also, the mirror current i 8 from the transistor 9 and the output current i
2 is represented by the following relational expression with the output current i 2 .

=i+i……………………(6) 電流i,iは、互いに等しいのでその電流をi
すると、(6)式は次のように表される。
i 7 = i 2 + i 8 (6) Since the currents i 6 and i 8 are equal to each other, assuming that the current is i 0 , the equation (6) is expressed as follows.

=i+(i+i) I=i+2i 従って、電流iは、次のように表される。I 2 = i 6 + (i 8 + i 2 ) I 2 = i 2 + 2i 0 Therefore, the current i 7 is expressed as follows.

次に、入出力電流i,iと電流源回路5,10に流
れる電流I,Iとの関係について説明する。トラン
ジスタ1のベース・エミッタ間電圧VBE1とトランジス
タ2のベース・エミッタ間電圧VBE2は、次のように表
される。
Next, the relationship between the input / output currents i 1 and i 2 and the currents I 1 and I 2 flowing in the current source circuits 5 and 10 will be described. The base-emitter voltage V BE1 of the transistor 1 and the base-emitter voltage V BE2 of the transistor 2 are expressed as follows.

〔但し、Vは熱電圧,Iは逆飽和電流〕 依って、入力電圧と基準電圧11との差電圧をΔVBE
すると、次のように表される。
[However, V T is a thermal voltage and I 0 is a reverse saturation current] Therefore, when the difference voltage between the input voltage and the reference voltage 11 is ΔV BE , it is expressed as follows.

ΔVBE=VBE1−VBE2 =V1n〔(I+i)/(I−i)〕 …………………
……(11) 更に、差動増幅回路Aについて説明する。トランジス
タ6のベース・エミッタ間電圧VBE3とトランジスタ7
のベース・エミッタ間電圧VBE4は、次のように表され
る。
ΔV BE = V BE1 −V BE2 = V T 1n [(I 1 + i 1 ) / (I 1 −i 1 )] ……………………
(11) Further, the differential amplifier circuit A 2 will be described. Base-emitter voltage V BE3 of transistor 6 and transistor 7
The base-emitter voltage V BE4 of is expressed as follows.

依って、入力電圧と基準電圧11との差電圧をΔVBE
すると、次のような関係にある。
Therefore, when the difference voltage between the input voltage and the reference voltage 11 is ΔV BE , the following relationships are established.

ΔVBE=VBE3−VBE4 =V1n〔(I+i)/(I−i)〕 …………………
……(14) 故に、入出力電流i,iと電流I,Iとの間
は、(11)式と(14)式から次のような関係で示される。
ΔV BE = V BE3 −V BE4 = V T 1n [(I 2 + i 2 ) / (I 2 −i 2 )] ……………………
(14) Therefore, the input / output currents i 1 and i 2 and the currents I 1 and I 2 are represented by the following relationships from the expressions (11) and (14).

従って、入力電流i,iと電流I,Iとの関係
は、次式のように表される。
Therefore, the relationship between the input currents i 1 and i 2 and the currents I 1 and I 2 is expressed by the following equation.

即ち、第1図の利得制御回路は、電流I,Iの比を
可変させることによって利得を制御することができる。
又、(15)式から明らかなように出力電流iの成分に
は、ダイオード歪による因子が含まれていない。
That is, the gain control circuit of FIG. 1 can control the gain by changing the ratio of the currents I 1 and I 2 .
Further, as is clear from the equation (15), the component of the output current i 2 does not include the factor due to the diode distortion.

第2図の利得制御回路は、入力信号に対して反転出力を
得る為の実施例であって、差動増幅回路Aは、第1図
の実施例と同じ接続であるが、差動増幅回路Aの接続
が異なっている。差動増幅回路Aは、トランジスタ
6,7からなるトランジスタ差動対とトランジスタ8と
ダイオード接続されたトランジスタ9からなる能動負荷
回路21と電流源回路10から構成されている。反転回
路を用いることなく入力電流iに対して反転した出力
電流が、トランジスタ6,8の共通接続されたコレクタ
から導出される。
The gain control circuit of FIG. 2 is an embodiment for obtaining an inverted output with respect to an input signal, and the differential amplifier circuit A 1 has the same connection as that of the embodiment of FIG. The connection of the circuit A 2 is different. The differential amplifier circuit A 2 includes a transistor differential pair including transistors 6 and 7, an active load circuit 21 including a transistor 8 and a diode-connected transistor 9, and a current source circuit 10. An output current inverted with respect to the input current i 1 without using an inverting circuit is derived from the commonly connected collectors of the transistors 6 and 8.

利得制御は、差動増幅回路A側の電流源回路5によっ
てなされており、電流源回路5は、トランジスタ14と
ダイオード接続されたトランジスタ15からなる電流ミ
ラー回路で構成され、ダイオード接続されたトランジス
タ15に電流Iが供給されることによって利得が制御
されている。
The gain control is performed by the current source circuit 5 on the side of the differential amplifier circuit A 1. The current source circuit 5 is configured by a current mirror circuit including a transistor 14 and a diode-connected transistor 15, which is a diode-connected transistor. The gain is controlled by supplying the current I 1 to 15.

もう一方の電流源回路10には定電流が流されている。
出力端子OUTからは、入力信号に対して反転した出力信
号電流が得られる。
A constant current is passed through the other current source circuit 10.
An output signal current inverted with respect to the input signal is obtained from the output terminal OUT.

〔考案の効果〕[Effect of device]

本考案の利得制御回路は、素子数が極めて少なくて済
み、電源電圧Vccが1V程度の低電圧源であっても作動
させることが可能であり、而も、出力信号のダイナミッ
クレンジは、電流源回路5,10に流れる電流I,I
の限界まで採ることが可能であり、極めて効果的なも
のである。
The gain control circuit of the present invention requires a very small number of elements, and can be operated even with a low voltage source having a power supply voltage Vcc of about 1 V. Moreover, the dynamic range of the output signal is the current source. Currents I 1 and I flowing in the circuits 5 and 10
It is possible to take up to the limit of 2 , which is extremely effective.

又、出力信号iは、差動対トランジスタのコレクタか
ら供給されており、第3図に示した従来の利得制御回路
の如くダイオード歪の成分が出力に含まれることがな
く、又、本考案の利得制御回路によれば、簡単に反転出
力を得ることが可能であり、効果的な利得制御回路を提
供できるものである。
Further, the output signal i 2 is supplied from the collector of the differential pair transistor, the diode distortion component is not included in the output unlike the conventional gain control circuit shown in FIG. According to the above gain control circuit, an inverted output can be easily obtained, and an effective gain control circuit can be provided.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本考案に係る可変利得制御回路の一実施例を
示す回路図、第2図は、本考案に係る可変利得制御回路
の他の実施例を示す回路図。第3図は、従来の利得制御
回路を示す回路図である。 A,A:差動増幅回路 IN:入力端子 OUT:出力端子 1乃至4,6乃至9:トランジスタ 5,10:電流源回路 11:バイアス電圧源 20,21:能動負荷回路
FIG. 1 is a circuit diagram showing an embodiment of a variable gain control circuit according to the present invention, and FIG. 2 is a circuit diagram showing another embodiment of a variable gain control circuit according to the present invention. FIG. 3 is a circuit diagram showing a conventional gain control circuit. A 1 , A 2 : Differential amplifier circuit IN: Input terminal OUT: Output terminal 1 to 4, 6 to 9: Transistor 5, 10: Current source circuit 11: Bias voltage source 20, 21: Active load circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】第1の能動負荷回路を具えた第1と第2の
トランジスタからなる差動対と第1の電流源回路とから
なる第1の差動増幅回路と、第2の能動負荷回路を具え
た第3と第4のトランジスタからなる差動対と第2の電
流源回路とからなる第2の差動増幅回路と、該第2と該
第3のトランジスタのベースに接続されるバイアス電圧
源からなり、該第1のトランジスタのベース・コレクタ
と該第4のトランジスタのベースが接続された接続点に
入力信号が供給されており、該第1と該第2の電流源回
路の少なくとも一方の電流値を制御して利得を可変する
ことにより、該第2の差動増幅回路から出力を得ること
を特徴とする利得制御回路。
1. A first differential amplifier circuit comprising a differential pair comprising first and second transistors having a first active load circuit and a first current source circuit, and a second active load. A second differential amplifier circuit including a differential pair including a third and fourth transistor and a second current source circuit including a circuit, and a base connected to the second and third transistors. An input signal is supplied to a connection point of a bias voltage source, the base / collector of the first transistor and the base of the fourth transistor being connected, and the input signal of the first and second current source circuits is supplied. A gain control circuit, wherein an output is obtained from the second differential amplifier circuit by controlling at least one current value to vary a gain.
JP1988056056U 1988-04-26 1988-04-26 Gain control circuit Expired - Lifetime JPH066607Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988056056U JPH066607Y2 (en) 1988-04-26 1988-04-26 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988056056U JPH066607Y2 (en) 1988-04-26 1988-04-26 Gain control circuit

Publications (2)

Publication Number Publication Date
JPH01160716U JPH01160716U (en) 1989-11-08
JPH066607Y2 true JPH066607Y2 (en) 1994-02-16

Family

ID=31281942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988056056U Expired - Lifetime JPH066607Y2 (en) 1988-04-26 1988-04-26 Gain control circuit

Country Status (1)

Country Link
JP (1) JPH066607Y2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051309A (en) * 1983-08-31 1985-03-22 Toshiba Corp Gain control circuit
JPS6238012A (en) * 1985-08-12 1987-02-19 Toshiba Corp Variable gain circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051309A (en) * 1983-08-31 1985-03-22 Toshiba Corp Gain control circuit
JPS6238012A (en) * 1985-08-12 1987-02-19 Toshiba Corp Variable gain circuit

Also Published As

Publication number Publication date
JPH01160716U (en) 1989-11-08

Similar Documents

Publication Publication Date Title
US4350904A (en) Current source with modified temperature coefficient
JPS63136712A (en) Differential comparator
JPH0681013U (en) Current source circuit
JPH04227104A (en) Amplifier circuit
JPH0770935B2 (en) Differential current amplifier circuit
JPH066607Y2 (en) Gain control circuit
JPH066612Y2 (en) Variable gain circuit
JPS59108411A (en) Current source circuit
JPS61157108A (en) Voltage-current converting circuit
JPH0145766B2 (en)
JP2002539752A (en) Rectifier circuit
JPH0326435B2 (en)
JPS5829621Y2 (en) signal conversion circuit
JPH0535613Y2 (en)
JP2532900Y2 (en) Limiter circuit
JPH0680997B2 (en) Multiplication circuit
JPS5914813Y2 (en) constant current circuit
JPS62117403A (en) Current mirror circuit
JPS5837722B2 (en) variable gain amplifier
JP2848330B2 (en) Current mirror circuit
JPH03744Y2 (en)
JPS6143295Y2 (en)
JPS593608Y2 (en) differential amplifier
JPH0358603A (en) Gain control circuit
JP2609617B2 (en) Current generation circuit