JPS5837722B2 - variable gain amplifier - Google Patents

variable gain amplifier

Info

Publication number
JPS5837722B2
JPS5837722B2 JP15008781A JP15008781A JPS5837722B2 JP S5837722 B2 JPS5837722 B2 JP S5837722B2 JP 15008781 A JP15008781 A JP 15008781A JP 15008781 A JP15008781 A JP 15008781A JP S5837722 B2 JPS5837722 B2 JP S5837722B2
Authority
JP
Japan
Prior art keywords
current
transistor
control
collector
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15008781A
Other languages
Japanese (ja)
Other versions
JPS57111112A (en
Inventor
靖秋 井上
隆一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP15008781A priority Critical patent/JPS5837722B2/en
Publication of JPS57111112A publication Critical patent/JPS57111112A/en
Publication of JPS5837722B2 publication Critical patent/JPS5837722B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0082Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices

Description

【発明の詳細な説明】 本発明は制御信号により利得を変化することの出来る可
変利得増幅器に関し、特に集積回路化に適し、直流レベ
ルの変動が少ないミューテイング回路として使用するこ
との出来る可変利得増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a variable gain amplifier whose gain can be changed by a control signal, and which is particularly suitable for integration into an integrated circuit and can be used as a muting circuit with little variation in DC level. Regarding.

従来第1図に示す如き電流反転回路が存在する,これは
トランジスタ1とダイオード2とから成り入力端子3に
供給される入力電流IINに等しい出力電流IOUTを
出力端子4に得ることの出来る回路であり、それを利用
した第2図に示す如き可変利得増幅器が存在する。
Conventionally, there is a current inverting circuit as shown in FIG. 1. This circuit consists of a transistor 1 and a diode 2, and is a circuit that can obtain an output current IOUT equal to the input current IIN supplied to the input terminal 3 at the output terminal 4. There is a variable gain amplifier using this as shown in FIG.

第2図において、電流反転トランジスタ1のベースは入
力端子3に接続され、該トランジスタ1のコレクタは差
動増幅器を構成する一対のトランジスタ5及び6の共通
エミツタに接続される。
In FIG. 2, the base of a current inverting transistor 1 is connected to an input terminal 3, and the collector of the current inverting transistor 1 is connected to a common emitter of a pair of transistors 5 and 6 constituting a differential amplifier.

又、前記差動増幅器の一方のトランジスタ5のベースに
は基準バイアス電圧が供給されるとともに、他方のトラ
ンジスタ6のベースには制御信号が供給され、該他方の
トランジスタ6のコレクタは出力端子7に接続されるよ
うに構成されている。
Further, a reference bias voltage is supplied to the base of one transistor 5 of the differential amplifier, a control signal is supplied to the base of the other transistor 6, and the collector of the other transistor 6 is connected to the output terminal 7. configured to be connected.

従って電流反転トランジスタ1のコレクタ電流の値は入
力電流に等しく、又差動増幅器の両トランジスタ5及び
6のエミッタ電流の和が前記反転トランジスタ1のコレ
クタ電流に等しくなるので、出力端子7に得られる出力
電流は、差動増幅器の他方のトランジスタ6のベースへ
の制御信号に応答して得られる。
Therefore, the value of the collector current of the current inverting transistor 1 is equal to the input current, and the sum of the emitter currents of both transistors 5 and 6 of the differential amplifier is equal to the collector current of the inverting transistor 1, so that the value obtained at the output terminal 7 is The output current is obtained in response to a control signal to the base of the other transistor 6 of the differential amplifier.

しかしながらこのような可変利得増幅器は、回路構成が
複雑となり、又前後に接続される回路との関係で回路構
成の自由度が大巾に制限され、集積回路化にあまり適し
たものではなかった。
However, such a variable gain amplifier has a complicated circuit configuration, and the degree of freedom in circuit configuration is greatly restricted due to the relationship between the circuits connected before and after it, and is not very suitable for integration into an integrated circuit.

本発明は上述の種々の点に鑑み成されたもので、簡略化
された回路構成を有する集積回路化に適した可変利得増
幅器を提供せんとするものである。
The present invention has been made in view of the various points mentioned above, and it is an object of the present invention to provide a variable gain amplifier having a simplified circuit configuration and suitable for integration into an integrated circuit.

以下本発明の実施例に基き図面を参照しながら説明する
Embodiments of the present invention will be described below with reference to the drawings.

第3図は本発明の基本原理を示す回路図で、互いにベー
ス同志、及びエミツタ同志を共通接続された第1及び第
2トランジスタ8及び9と、該第?及び第2トランジス
タ8及び9と同一極性で、ベースを第1トランジスタ8
のコレクタに、エミツタを前記第1トランジスタ8のベ
ースに接続された第3トランジスタ10と、第1トラン
ジスタ8のコレクタに接続された入力端子32と、第2
トランジスタ9のコレクタに接続された出力端子11と
を備え、更にエミツタを前記入力端子32に、コレクタ
をアースに接続され、ベースを制御入力端子と成した前
記第1トランジスタ8とは逆極性の制御トランジスタ1
2を備えるものである。
FIG. 3 is a circuit diagram showing the basic principle of the present invention, showing first and second transistors 8 and 9 whose bases and emitters are commonly connected to each other, and the first and second transistors 8 and 9 whose bases and emitters are commonly connected. and the same polarity as the second transistors 8 and 9, and the base is connected to the first transistor 8.
a third transistor 10 whose emitter is connected to the base of the first transistor 8; an input terminal 32 connected to the collector of the first transistor 8;
and an output terminal 11 connected to the collector of the transistor 9, and further has an emitter connected to the input terminal 32, a collector connected to ground, and a control polarity opposite to that of the first transistor 8, which has a base as a control input terminal. transistor 1
2.

しかして電流増幅率をK、入力電流をINとすれば、出
力電流■。
Therefore, if the current amplification factor is K and the input current is IN, then the output current is ■.

UTはIOUT=KIIN ”−”−= (1)と
なり、制御トランジスタ12のエミツタ電流■Eは IB−(1−K)IIN ・・・・・・・・・・・・
・・・ (2)となる。
UT becomes IOUT=KIIN "-"-= (1), and the emitter current ■E of the control transistor 12 is IB-(1-K)IIN ・・・・・・・・・・・・
... (2) becomes.

前記増幅率Kは、制御トランジスタ12のベースに印加
される制御入力電圧により変化し、第5図に示す如くな
る。
The amplification factor K changes depending on the control input voltage applied to the base of the control transistor 12, as shown in FIG.

第5図に示すVcは制御トランジスタ12のベースに印
加される制御入力電圧であり、横軸に入力電流IINを
縦軸に出力電流IOUTをとってある。
Vc shown in FIG. 5 is a control input voltage applied to the base of the control transistor 12, with the horizontal axis representing the input current IIN and the vertical axis representing the output current IOUT.

第3図において、制御トランジスタ12には十分な電流
が流れる必要があり、その為第1、第2及び第3トラン
ジスタ8,9及び10と制御トランジスタ12とは逆極
性のトランジスタを用い、入力インピーダンスを低くし
てある。
In FIG. 3, it is necessary for a sufficient current to flow through the control transistor 12, and therefore the first, second and third transistors 8, 9 and 10 and the control transistor 12 are transistors with opposite polarities, and the input impedance is is lowered.

又、第1図の回路においてはトランジスタ1のベース電
流が無視出来ず、従って入力電流と出力電流とがその分
だけ一致しないが、第3図に示すように第3トランジス
タ10を設けることにより前記ベース電流が1/β(た
だしβは電流増幅率を示す。
Furthermore, in the circuit of FIG. 1, the base current of the transistor 1 cannot be ignored, and therefore the input current and the output current do not match by that much. However, by providing the third transistor 10 as shown in FIG. The base current is 1/β (where β indicates the current amplification factor.

)となるので十分無視出来、回路の精度を向上すること
が出来る。
), so it can be completely ignored and the accuracy of the circuit can be improved.

本発明は、上述の第3図の如き原理回路を改良し、更に
特性の良い可変利得増幅器を提供せんとするものであり
、第4図においてUは〆−ス及びエミツタを共通接続し
た第1及び第2トランジスタ14及び15と、第1トラ
ンジスタ14のコレクタにベースを、ベースにエミツタ
をそれぞれ接続された第3トランジスタ16とから或る
第1電流反転回路、17はベース及びエミツクを共通接
続した第4及び第5トランジスタ18及び19と、第4
トランジスタ18のコレクタにベースを、ベースにエミ
ツタを接続された第6トランジスタ20とから成る第2
電流反転回路、21は前記第2トランジスタ15のコレ
クタにベースを、前記第5トランジスタ19のコレクタ
にコレクタをそれぞれ接続された第7トランジスタ22
とダイオード23とから成る第3電流反転回路、24は
第1電流反転回路13の増幅率を制御する第1制御トラ
ンジスタ25と、第2電流反転回路17の増幅率を制御
する第2制御トランジスタ26及び両制御トランジスタ
25及び26のベース電流を制御する第3トランジスタ
27から成る制御回路である。
The present invention aims to provide a variable gain amplifier with even better characteristics by improving the principle circuit as shown in FIG. 3, and in FIG. A first current inverting circuit 17 is formed by the second transistors 14 and 15 and a third transistor 16 whose base is connected to the collector of the first transistor 14 and whose emitter is connected to the base, respectively. fourth and fifth transistors 18 and 19;
and a sixth transistor 20 whose base is connected to the collector of the transistor 18 and whose emitter is connected to the base.
A current inversion circuit 21 is a seventh transistor 22 whose base is connected to the collector of the second transistor 15 and whose collector is connected to the collector of the fifth transistor 19.
and a diode 23; 24 is a first control transistor 25 that controls the amplification factor of the first current inversion circuit 13; and a second control transistor 26 that controls the amplification factor of the second current inversion circuit 17. and a third transistor 27 that controls the base currents of both control transistors 25 and 26.

しかして一対の信号入力端子28及び29の一方28は
、前記第4トランジスタ18のコレクタに接続され、他
方29は第1トランジスタ14のコレクタに接続され、
出力端子30は第7トランジスタ22のコレクタに、制
御信号入力端子31は第3制御トランジスタ27のベー
スにそれぞれ接続される。
One of the pair of signal input terminals 28 and 29 is connected to the collector of the fourth transistor 18, and the other 29 is connected to the collector of the first transistor 14.
The output terminal 30 is connected to the collector of the seventh transistor 22, and the control signal input terminal 31 is connected to the base of the third control transistor 27.

いま信号入力端子28及び29にそれぞれ■+△i,■
一△iの入力信号が供給されるとし、電流増幅率をKと
すれば、第1トランジスタ14及び第2トランジスタ1
5のコレクタ電流はK(I−△i)となり、第4トラン
ジスタ1B及び第5トランジスタ19のコレクタ電流は
K(I+△i)となる。
Now the signal input terminals 28 and 29 are connected to ■+△i,■, respectively.
Assuming that an input signal of △i is supplied and the current amplification factor is K, the first transistor 14 and the second transistor 1
The collector current of the transistor No. 5 becomes K(I-Δi), and the collector current of the fourth transistor 1B and the fifth transistor 19 becomes K(I+Δi).

又第1制御トランジスタ25のエミツタ電流は(1−K
)(I−△i)、第2制御トランジスタ26のエミツタ
電流は(1−K)(I+△i)となり、第3制御トラン
ジスタ27のコレクタ電流は2I ( 1−K)/(
1+β)となる。
Also, the emitter current of the first control transistor 25 is (1-K
)(I-△i), the emitter current of the second control transistor 26 is (1-K)(I+△i), and the collector current of the third control transistor 27 is 2I (1-K)/(
1+β).

すなわち、前記第3制御トランジスタ27のコレクタ電
流は該第3制御トランジスタ27のベースに印加される
制御入力信号によって制御され、増幅率Kが変化される
That is, the collector current of the third control transistor 27 is controlled by a control input signal applied to the base of the third control transistor 27, and the amplification factor K is changed.

その時第1及び第2制御トランジスタ25及び26のベ
ース電流の交流成分は互いに相殺されるので、回路に伺
らの悪影響も及ぼさない。
At this time, the alternating current components of the base currents of the first and second control transistors 25 and 26 cancel each other out, so that no adverse effects are exerted on the circuit.

更に第2トランジスタ15の出力電流は第3電流反転回
路21によって反転され、第7トランジスタ22のコレ
クタで第5トランジスタ19のコレクタ電流に加算され
る。
Furthermore, the output current of the second transistor 15 is inverted by the third current inversion circuit 21 and added to the collector current of the fifth transistor 19 at the collector of the seventh transistor 22 .

すなわち、加算点Aにおいて、第7トランジスタ22の
コレクタ電流K(I一△i)は流入方向に、第5トラン
ジスタ19のコレクタ電流は流出方向に流れるので出力
電流IOUTは IOUT=K(I−△i)−K(I+△i)=−2Ka
i(3) となり、点Aに流入する方向に流れる出力電流が出力端
子30に得られる。
That is, at the summing point A, the collector current K(I-△i) of the seventh transistor 22 flows in the inflow direction, and the collector current of the fifth transistor 19 flows in the outflow direction, so the output current IOUT is IOUT=K(I-△ i)-K(I+△i)=-2Ka
i(3), and an output current flowing in the direction of flowing into point A is obtained at the output terminal 30.

すなわち、出力端子30には交流成分しか現われないの
で、制御量によって発生する直流レベルの変動による悪
影響の心配は全く無くなる。
That is, since only the alternating current component appears at the output terminal 30, there is no fear of adverse effects caused by fluctuations in the direct current level caused by the controlled variable.

この可変利得増幅器をミューテイグ回路として使用する
場合は、制御入力端子31にミューテイグ信号を印加し
てやればよい。
When this variable gain amplifier is used as a muting circuit, a muting signal may be applied to the control input terminal 31.

そして前記ミューテイング信号の大きさを犬とすれば、
第3制御トランジスタ2Tのコレクタ電流が増加し、従
って第1及び第2制御トランジスタ25及び26のエミ
ツタ電流が増加するので第1及び第4トランジスタ14
及び18のコレクタ電流が減少し、第2及び第5トラン
ジスタ15及び19のコレクタ電流も減少する。
And if the magnitude of the muting signal is dog, then
Since the collector current of the third control transistor 2T increases, and therefore the emitter currents of the first and second control transistors 25 and 26 increase, the first and fourth transistors 14
and 18 decrease, and the collector currents of the second and fifth transistors 15 and 19 also decrease.

すなわち出力端子30に得られる出力電流は零、もしく
は極小となり、信号は後段に伝達されずミューテイング
がかかった状態となる。
That is, the output current obtained at the output terminal 30 becomes zero or extremely small, and the signal is not transmitted to the subsequent stage, resulting in a muted state.

以上述べた如く、本発明に係る可変利得増幅器は、制御
トランジスタの付加に起因する交流成分変化を完全に補
償するとともに、制御量の変化に起因する直流レベルの
変動を完全に防止出来るもので、特にミューテイング回
路として使用するに適するとともに集積回路化に適した
ものである。
As described above, the variable gain amplifier according to the present invention can completely compensate for alternating current component changes caused by the addition of a control transistor, and can completely prevent changes in the direct current level caused by changes in the control amount. It is particularly suitable for use as a muting circuit and for integration into an integrated circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は従来の可変利得増幅器の回路図、第
3図は本発明の基本原理を示す回路図、第4図は本発明
の一実施例を示す回路図、及び第5図は第3図回路の入
出力特性を示す特性図である。 主な図番の説明、13・・・・・・第1電流反転回路、
17・・・・・・第2電流反転回路、21・・・・・・
第3電流反転回路、24・・・・・・制御回路。
1 and 2 are circuit diagrams of a conventional variable gain amplifier, FIG. 3 is a circuit diagram showing the basic principle of the present invention, FIG. 4 is a circuit diagram showing an embodiment of the present invention, and FIG. 5 is a circuit diagram showing the basic principle of the present invention. 3 is a characteristic diagram showing the input/output characteristics of the circuit of FIG. 3. FIG. Explanation of main drawing numbers, 13...First current inversion circuit,
17...Second current inversion circuit, 21...
Third current inversion circuit, 24... control circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 人出力端子を有する第1電流反転回路と、該第1電
流反転回路の入力端子に印加される入力信号と逆相の入
力信号が印加される入力端子を有する第2電流反転回路
と、前記第1電流反転回路の出力端子に接続され、前記
第1電流反転回路の出力信号と前記第2電流反転回路の
出力信号とを結合する第3電流反転回路と、前記第1電
流反転回路の入力端子とアースとの間にコレクク・エミ
ツタ路が挿入された第1制御トランジスタと、前記第2
電流反転回路の入力端子とアースとの間にコレクタ・エ
ミツタ路が挿入された第2制御トランジスタとから成り
、前記第1及び第2制御トランジスタを単一の制御信号
により同時に制御することにより利得制御を行う様に成
したことを特徴とする可変利得増幅器。
a first current inverting circuit having a single output terminal; a second current inverting circuit having an input terminal to which an input signal having a phase opposite to the input signal applied to the input terminal of the first current inverting circuit is applied; a third current inverting circuit connected to the output terminal of the first current inverting circuit and combining the output signal of the first current inverting circuit and the output signal of the second current inverting circuit; and the input of the first current inverting circuit. a first control transistor having a collector-emitter path inserted between the terminal and ground;
a second control transistor with a collector-emitter path inserted between the input terminal of the current inversion circuit and ground, and gain control by controlling the first and second control transistors simultaneously with a single control signal. A variable gain amplifier characterized in that it is configured to perform.
JP15008781A 1981-09-22 1981-09-22 variable gain amplifier Expired JPS5837722B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15008781A JPS5837722B2 (en) 1981-09-22 1981-09-22 variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15008781A JPS5837722B2 (en) 1981-09-22 1981-09-22 variable gain amplifier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP49137168A Division JPS5836529B2 (en) 1974-11-27 1974-11-27 Kahenritokuzofukuki

Publications (2)

Publication Number Publication Date
JPS57111112A JPS57111112A (en) 1982-07-10
JPS5837722B2 true JPS5837722B2 (en) 1983-08-18

Family

ID=15489224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15008781A Expired JPS5837722B2 (en) 1981-09-22 1981-09-22 variable gain amplifier

Country Status (1)

Country Link
JP (1) JPS5837722B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093428U (en) * 1983-11-30 1985-06-26 タツタ電線株式会社 Fireproof airtight penetration of electric wire cable
JPS6244615U (en) * 1985-08-31 1987-03-18
JPS6281418U (en) * 1985-11-09 1987-05-25

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093428U (en) * 1983-11-30 1985-06-26 タツタ電線株式会社 Fireproof airtight penetration of electric wire cable
JPS6244615U (en) * 1985-08-31 1987-03-18
JPS6281418U (en) * 1985-11-09 1987-05-25

Also Published As

Publication number Publication date
JPS57111112A (en) 1982-07-10

Similar Documents

Publication Publication Date Title
JPS5857807A (en) Voltage controlled variable gain circuit
JPS63240109A (en) Differential amplifier
US4451800A (en) Input bias adjustment circuit for amplifier
JP2733962B2 (en) Gain control amplifier
JPS5837722B2 (en) variable gain amplifier
EP0473370A1 (en) Gain control circuit
JPH0346581Y2 (en)
JPS631768B2 (en)
JPS6228087Y2 (en)
JP2719251B2 (en) Noise attenuation circuit with main signal path and auxiliary signal path with high-pass filter characteristics
JP2732742B2 (en) Phase inversion current multiplication / division circuit
JP2572974B2 (en) Drive circuit
JPH066607Y2 (en) Gain control circuit
JPH0145766B2 (en)
JPS61157108A (en) Voltage-current converting circuit
JP3272063B2 (en) Constant current circuit
US4047118A (en) Transistor amplifier circuit
JPH0516208B2 (en)
JPS6259926B2 (en)
JPS5834045B2 (en) Voltage controlled variable gain circuit
JP2532900Y2 (en) Limiter circuit
JPS63117504A (en) Transistor differential amplifier circuit
JPH066612Y2 (en) Variable gain circuit
JPH0241927Y2 (en)
JPH033404B2 (en)