JPS5834045B2 - Voltage controlled variable gain circuit - Google Patents

Voltage controlled variable gain circuit

Info

Publication number
JPS5834045B2
JPS5834045B2 JP50124441A JP12444175A JPS5834045B2 JP S5834045 B2 JPS5834045 B2 JP S5834045B2 JP 50124441 A JP50124441 A JP 50124441A JP 12444175 A JP12444175 A JP 12444175A JP S5834045 B2 JPS5834045 B2 JP S5834045B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
transistors
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50124441A
Other languages
Japanese (ja)
Other versions
JPS5248951A (en
Inventor
尚志 山田
雅幸 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP50124441A priority Critical patent/JPS5834045B2/en
Publication of JPS5248951A publication Critical patent/JPS5248951A/en
Publication of JPS5834045B2 publication Critical patent/JPS5834045B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は、ノイズリダクションシステム等に用いられる
電圧制御可変利得回路に係り、特に精度よく、かつ温度
や電源の変動に安定なアイドリング電流を与え得るバイ
アス回路を備えた電圧制御可変利得回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voltage controlled variable gain circuit used in a noise reduction system, etc., and in particular to a voltage controlled variable gain circuit that is equipped with a bias circuit that is highly accurate and can provide a stable idling current despite fluctuations in temperature and power supply. This invention relates to a controlled variable gain circuit.

ノイズリダクションシステム用の電圧制御可変利得回路
は、相補形トランジスタを用いたB級プッシュプル回路
を有する。
A voltage-controlled variable gain circuit for a noise reduction system has a class B push-pull circuit using complementary transistors.

このB級プッシュプル回路には、信号のゼロクロス付近
に発生するクロスオーバー歪を発生させないために微少
なアイドリング電流を流す必要がある。
A small idling current must be passed through this class B push-pull circuit in order to prevent crossover distortion that occurs near the zero crossing of the signal.

この場合アイドリング電流を流すためのバイアス回路の
設計が適切でないと、種々の障害が発生する。
In this case, if the bias circuit for passing the idling current is not appropriately designed, various problems will occur.

例えば、アイドリング電流が多過ぎた場合には損失や熱
暴走等が発生し、また少な過ぎた場合にはクロスオーバ
ー歪が発生する。
For example, if the idling current is too large, loss or thermal runaway will occur, and if the idling current is too small, crossover distortion will occur.

相補形トランジスタを用いたB級プッシュプル回路に一
般的に用いられているバイアス回路を第1図に示す。
FIG. 1 shows a bias circuit commonly used in a class B push-pull circuit using complementary transistors.

この回路はバイアス回路として優れたものであるが、唯
一の欠点として温度特性が良くないことと、バイアス電
圧が抵抗比に依存することがあげられる。
This circuit is excellent as a bias circuit, but its only drawbacks are poor temperature characteristics and bias voltage dependence on resistance ratio.

まず、温度特性について訣明すると、オーディオ用パワ
ーアンプは通常ドライバ一段の電流に対し、出力段のア
イドリング電流は数分の−に選ばれることが多い。
First, to clarify the temperature characteristics, in audio power amplifiers, the idling current in the output stage is often selected to be a few fractions of the current in a single driver stage.

またバイアス回路のトランジスタ11は小信号用トラン
ジスタが用いられるために飽和電流よりも小さいのが普
通である。
Further, since the transistor 11 of the bias circuit is a small signal transistor, the current is normally smaller than the saturation current.

そのような状態でアイドリング電流を流そうとすると、
バイアス電圧であるトランジスタ11のコレクタ・エミ
ッタ間電圧vBはトランジスタ110ベース・エミッタ
間電圧VBEの2倍よりも小さくなるように抵抗12.
13を選ばなければならない。
If you try to apply idling current under such conditions,
The resistor 12.
You have to choose 13.

アイドリング電流が温度依存性を持たないのはVB=2
VBE としたときのみであり、それより小さなVB
を選べば正の温度係数を持ち、低温ではクロスオーバ歪
が生じ、高温では損失が増大する。
The idling current has no temperature dependence at VB=2
VBE, which is smaller than VB
If selected, it will have a positive temperature coefficient, resulting in crossover distortion at low temperatures and increased loss at high temperatures.

このような現象はドライバ一段の電流とアイドリング電
流の比が大きくなる程顕著になる。
Such a phenomenon becomes more pronounced as the ratio of the current of one stage of the driver to the idling current increases.

それ酸パワーアンプよりも、ドライバ一段の電流とアイ
ドリング電流の比が非常に大きいdbxノイズリダクシ
ョン装置という商品名で知られる雑音軽減装置に用いら
れている電圧制御可変利得回路では非常に大きな問題と
なる。
This is a very big problem with the voltage-controlled variable gain circuit used in the noise reduction device known as the dbx noise reduction device, which has a much larger ratio of driver single-stage current to idling current than that of acid power amplifiers. .

温度特性を改善する手段として、第1図に示す回路にお
いてトランジスタ11のコレクタに抵抗14を挿入する
とともに、端子15と16との間の電圧が2VBEかそ
れよりも若干大きくなるように抵抗12.13の値を定
め、その電圧を抵抗14によって一定量の電圧降下を差
し引きそれをバイアス電圧として得る方法がある。
As a means to improve the temperature characteristics, in the circuit shown in FIG. 1, a resistor 14 is inserted into the collector of the transistor 11, and a resistor 12. There is a method of determining the value of 13 and subtracting a certain amount of voltage drop from that voltage through the resistor 14 to obtain it as a bias voltage.

この方法によれば、バイアス電圧の温度依存性を小さく
することなしに低いバイアス電圧が得られるので、良好
なアイドリング電流の温度依存性を得ることができる。
According to this method, a low bias voltage can be obtained without reducing the temperature dependence of the bias voltage, so that a good temperature dependence of the idling current can be obtained.

しかし、この回路において良好な温度依存性が得られる
かわりに、電源への依存性が悪化するという欠点がある
However, although good temperature dependence can be obtained in this circuit, there is a drawback that dependence on the power supply becomes worse.

すなわち、抵抗14の電圧降下がドライバ一段の電流に
依存するため、電源依存性も温度依存性同様ドライバ一
段電流とアイドリング電流の比が大きくなるほど顕著に
なり、パワーアンプ等では実用化し得てもdbxノイズ
リダクション装置に用いられている電圧制御可変利得回
路では実用化に乏しい。
In other words, since the voltage drop across the resistor 14 depends on the current of the driver single stage, the power supply dependence becomes more pronounced as the ratio of the driver single stage current and idling current increases, similar to temperature dependence. Voltage-controlled variable gain circuits used in noise reduction devices have little practical application.

また、前記バイアス回路のバイアス電圧が抵抗比に依存
することの欠点は、集積回路で表面化する。
Furthermore, the disadvantage that the bias voltage of the bias circuit depends on the resistance ratio becomes apparent in integrated circuits.

すなわち、個別部品回路ではトランジスタの飽和電流の
バラツキが大きく、抵抗の調整にょるアイドリング電流
の設定は本質的に避は難く、無調整化のメリットも小さ
いので、さして問題とはならないが、集積回路では無調
整化か強く望まれる。
In other words, in individual component circuits, the variation in saturation current of transistors is large, and setting the idling current by adjusting the resistor is essentially unavoidable, and the merit of not adjusting it is small, so it is not a big problem, but in integrated circuits In this case, no adjustment is strongly desired.

集積回路内では抵抗の相対精度は比較的良好で、類似し
た値を有する抵抗値では±2%程度も不可能ではない。
The relative accuracy of resistors within an integrated circuit is relatively good, with resistors having similar values being within the range of ±2%.

しかし、前者のバイアス回路で抵抗比の精度が指数的に
作用するため±2優の精度でも3倍以上のバラツキとな
る。
However, in the former bias circuit, the accuracy of the resistance ratio acts exponentially, so even with an accuracy of ±2, the variation is more than three times as large.

本発明は、上記の問題点に鑑みてなされたもので、集積
回路に好適なるバイアス回路、特に温度依存性が良好で
精度のよいアイドリング電流を流すことができるバイア
ス回路を提供し、もってノイズリダクションシステムに
好適なる電圧制御可変利得回路を提供することを目的と
する。
The present invention has been made in view of the above problems, and provides a bias circuit suitable for integrated circuits, particularly a bias circuit that has good temperature dependence and can flow an idling current with high precision, thereby reducing noise. The present invention aims to provide a voltage controlled variable gain circuit suitable for systems.

以下、本発明を図面を参照して詳細に訣明する。Hereinafter, the present invention will be explained in detail with reference to the drawings.

第2図に本発明の電圧制御可変利得回路の一実施例によ
るバイアス回路の構成を示す。
FIG. 2 shows the configuration of a bias circuit according to an embodiment of the voltage controlled variable gain circuit of the present invention.

トランジスタ21はベース・コレクタ短絡され、そのコ
レクタが端子22に接続されるとともに、エミッタがト
ランジスタ23のコレクタに接続される。
Transistor 21 has its base and collector shorted, its collector connected to terminal 22, and its emitter connected to the collector of transistor 23.

すなわち、トランジスタ23.21はカスケード接続さ
れている。
That is, transistors 23.21 are connected in cascade.

前記トランジスタ21およびトランジスタ23のそれぞ
れのエミッタには出力端子24および25が接続されて
おり、またトランジスタ23のエミッタには端子26が
接続される。
Output terminals 24 and 25 are connected to the emitters of the transistors 21 and 23, respectively, and a terminal 26 is connected to the emitter of the transistor 23.

一方前記トランジスタ21のコレクタにはベース・コレ
クタが短絡された、所謂ダイオード接続のトランジスタ
27が接続され、そのエミッタおよび前記トランジスタ
23のベース間には、同じくダイオード接続されたトラ
ンジスタ28が上記トランジスタ21に対して直列に接
続される。
On the other hand, a so-called diode-connected transistor 27 whose base and collector are short-circuited is connected to the collector of the transistor 21, and a diode-connected transistor 28 is connected between the emitter of the transistor 27 and the base of the transistor 23. connected in series.

また、トランジスタ23のベース・エミッタ間には、ダ
イオード接続されたトランジスタ41と抵抗42との直
列回路が接続される。
Further, a series circuit of a diode-connected transistor 41 and a resistor 42 is connected between the base and emitter of the transistor 23.

このようなバイアス回路は、B級プッシュプル回路内に
おいて第3図の如く接続される。
Such a bias circuit is connected within a class B push-pull circuit as shown in FIG.

すなわち第3図の回路は、相補形トランジスタを用いた
B級プッシュプル回路として一般的にコンプリメンタリ
−8E P P (Single Ended Pu
5hPull)回路であり、十B電源と−B電源との
間にNPNトランジスタ33とPNP )ランジスタ3
4の直列回路が接続されている。
In other words, the circuit shown in FIG. 3 is generally a complementary 8E P P (Single Ended Pu) circuit as a class B push-pull circuit using complementary transistors.
5hPull) circuit, and an NPN transistor 33 and a PNP) transistor 3 are connected between the 10B power supply and the -B power supply.
4 series circuits are connected.

また十B電源には電流源31、−B電源には5ドライバ
一段として作用するNPflランジスタ32がそれぞれ
接続されている。
Further, a current source 31 is connected to the 10B power source, and an NPfl transistor 32 which acts as a single stage of 5 drivers is connected to the -B power source.

そして上記バイアス回路は、トランジスタ21のコレク
タが前記電流源31に、トランジスタ23のエミッタが
前記トランジスタ32に、更にトランジスタ21のエミ
ッタが前記NPNトランジスタ33のベースに、トラン
ジスタ23のエミッタが前記PNPトランジスタ34の
ベースに、それぞれ接続されるように組込まれる。
In the bias circuit, the collector of the transistor 21 is connected to the current source 31, the emitter of the transistor 23 is connected to the transistor 32, the emitter of the transistor 21 is connected to the base of the NPN transistor 33, and the emitter of the transistor 23 is connected to the PNP transistor 34. are built into the base of each unit so as to be connected to each other.

このように接続されたバイアス回路では、トランジスタ
27.28を流れる電流を上記トランジスタ41と抵抗
42との直列回路を通してトランジスタ23のエミッタ
にバイパスさせており、hFE に依存せず、高い精度
のアイドリング電流が得られる。
In the bias circuit connected in this way, the current flowing through the transistors 27 and 28 is bypassed to the emitter of the transistor 23 through the series circuit of the transistor 41 and the resistor 42, and a highly accurate idling current is obtained without depending on hFE. is obtained.

又ダイオード接続されたトランジスタ41と抵抗42が
逆の温度特性を有するので、全体としての温度依存性を
改善できる利点も有する。
Furthermore, since the diode-connected transistor 41 and the resistor 42 have opposite temperature characteristics, there is an advantage that the overall temperature dependence can be improved.

第4図に、本発明の電圧制御可変利得回路に用いられる
バイアス回路の他の実施例を示す。
FIG. 4 shows another embodiment of the bias circuit used in the voltage controlled variable gain circuit of the present invention.

この回路は、第2図の回路にさらに3つのNPNトラン
ジスタ51,52.53からなる電圧レベルシフト用回
路を付加したものである。
This circuit is obtained by adding a voltage level shifting circuit consisting of three NPN transistors 51, 52, and 53 to the circuit shown in FIG.

詳しく述べるならば、トランジスタ51はダイオード接
続されたトランジスタであって、コレクタが端子22に
接続され、またエミッタがトランジスタ21のベースに
接続されている。
Specifically, the transistor 51 is a diode-connected transistor, and has a collector connected to the terminal 22 and an emitter connected to the base of the transistor 21.

トランジスタ52は、コレクタがトランジスタ51のエ
ミッタに接続され、エミッタが端子25に接続され、ベ
ースがトランジスタ23のベースに接続される。
The transistor 52 has a collector connected to the emitter of the transistor 51, an emitter connected to the terminal 25, and a base connected to the base of the transistor 23.

トランジスタ53はダイオード接続されたものであって
、コレクタがトランジスタ27のエミッタに、またエミ
ッタがトランジスタ28のコレクタに接続される。
Transistor 53 is diode-connected, with its collector connected to the emitter of transistor 27 and its emitter connected to the collector of transistor 28.

トランジスタ51は電圧レベルシフト用として用いられ
、トランジスタ52は電流源とじて作用し、トランジス
タ53は電圧レベルシフト用のトランジスタ51のベー
ス・エミッタ間の電圧を補償するものとして用いられる
Transistor 51 is used for voltage level shifting, transistor 52 acts as a current source, and transistor 53 is used for compensating the voltage between the base and emitter of transistor 51 for voltage level shifting.

このようなバイアス回路においても第2図について述べ
たものと同様に、トランジスタ27,53゜28を流れ
る電流が、トランジスタ41と抵抗42との直列回路を
介してトランジスタ23のエミッタにバイパスされるの
で、アイドリング電流の周囲温度依存性が減少せしめら
れる。
In such a bias circuit, as in the case described with reference to FIG. , the ambient temperature dependence of the idling current is reduced.

さらに、このバイアス回路によればトランジスタ51.
52.53からなる電圧レベルシフト用回路を設けた構
成としたことにより、トランジスタ21.23のエミシ
タ面積比を変えることなしにアイドリング電流を幅広く
変えることができる効果も有する。
Furthermore, according to this bias circuit, transistor 51.
By adopting the configuration in which a voltage level shifting circuit consisting of transistors 21 and 23 is provided, there is also an effect that the idling current can be varied widely without changing the emitter area ratio of the transistors 21 and 23.

第5図は前述のバイアス回路を備えた本発明の一実施例
の電圧制御可変利得回路を示すものである。
FIG. 5 shows a voltage controlled variable gain circuit according to an embodiment of the present invention, which is equipped with the aforementioned bias circuit.

この電圧可変利得回路はdbxノイズリダクション装置
に用いられる。
This voltage variable gain circuit is used in a dbx noise reduction device.

図において、信号入力端子55は抵抗56を介して演算
増幅器51に接続されている。
In the figure, a signal input terminal 55 is connected to an operational amplifier 51 via a resistor 56.

演算増幅器57の出力端子は出力段トランジスタ670
ベースに接続されている。
The output terminal of the operational amplifier 57 is an output stage transistor 670.
connected to the base.

この出力段トランジスタ61はエミッタが抵抗58を介
して−BB電源接続されるとともにコレクタが第2図お
よび第4図で示した構成を有するバイアス回路61の端
子26および出力端子25に接続されている。
This output stage transistor 61 has an emitter connected to the -BB power supply via a resistor 58, and a collector connected to a terminal 26 and an output terminal 25 of a bias circuit 61 having the configuration shown in FIGS. 2 and 4. .

バイアス回路61の端子22は十B電源に接続され、ま
た出力端子24は、ベースが接地され、コレクタが前記
演算増幅器57の入力端子に接続されたPNP トラン
ジスタ62のエミッタに接続されている。
The terminal 22 of the bias circuit 61 is connected to the 10B power supply, and the output terminal 24 is connected to the emitter of a PNP transistor 62 whose base is grounded and whose collector is connected to the input terminal of the operational amplifier 57.

トランジスタ62は演算増幅器57の第1の帰還ループ
を構成している。
Transistor 62 constitutes a first feedback loop of operational amplifier 57.

また−力出力段トランジスタロ1のコレクタは、ベース
が制御端子66に接続されるとともにコレクタが演算増
幅器57の入力端子に接続されたNPNトランジスタ6
3のエミッタに接続されている。
The collector of the power output stage transistor 1 is an NPN transistor 6 whose base is connected to the control terminal 66 and whose collector is connected to the input terminal of the operational amplifier 57.
It is connected to the emitter of 3.

このトランジスタ63は演算槽1福器57の第2の帰還
ループを構成している。
This transistor 63 constitutes a second feedback loop of the arithmetic tank 1 receiver 57.

さらに、バイアス回路61の出力端子24は、ベースが
前記制御端子66に接続されコレクタが演算増幅器68
の入力端子に接続されたPNPトランジスタ64のエミ
ッタに接続されている。
Further, the output terminal 24 of the bias circuit 61 has a base connected to the control terminal 66 and a collector connected to the operational amplifier 68.
The emitter of the PNP transistor 64 is connected to the input terminal of the PNP transistor 64.

また出力段トランジスタ67のコレクタは、ベースが接
地されコレクタが前記演算増幅器68の入力端子に接続
されたNPN)ランジスタロ5のエミッタに接続されて
いる。
The collector of the output stage transistor 67 is connected to the emitter of an NPN transistor 5 whose base is grounded and whose collector is connected to the input terminal of the operational amplifier 68.

演算増幅器68は入出力端子間に抵抗69が接続されて
おり、トランジスタ64および65を介して供給される
信号を加算して出力端子10に送出する。
The operational amplifier 68 has a resistor 69 connected between its input and output terminals, adds the signals supplied via the transistors 64 and 65, and sends the sum to the output terminal 10.

かかる電圧制御可変利得回路の利得は制御端子66に供
給される制御信号により可変制御される。
The gain of this voltage controlled variable gain circuit is variably controlled by a control signal supplied to the control terminal 66.

バイアス回路61は利得を制御するトランジスタ62.
63.64.65にアイドリング電流を流す。
The bias circuit 61 includes a transistor 62 that controls the gain.
63.64.65 to pass idling current.

アイドリング電流は端子66に加えられる制g4電圧に
よって変化するが、制御電圧を接地電位とした場合、約
1μ人前後に選ばれる。
The idling current varies depending on the control g4 voltage applied to the terminal 66, but when the control voltage is set to ground potential, it is selected to be around 1 μm.

一方、出力段トランジスタ67を流れる電流は1mA前
後である。
On the other hand, the current flowing through the output stage transistor 67 is approximately 1 mA.

したがって、バイアス回路61として第1図に示した従
来の回路を用いることを考えると、バイアス電圧VBを
約1.5VBE程度に選ぶ必要があり、この状態では常
温から±50℃程度の温度変化を考えるとアイドリング
電流の変化は実に数十倍に達する場合がある。
Therefore, considering that the conventional circuit shown in FIG. 1 is used as the bias circuit 61, it is necessary to select the bias voltage VB to be about 1.5VBE, and in this state, the temperature change of about ±50°C from room temperature is When you think about it, the change in idling current can actually reach several tens of times.

アイドリング電流の低下は、クロスオーバー歪の発生を
招き、増大は制御信号の漏れ等の誘因となる。
A decrease in idling current causes crossover distortion, and an increase in idling current causes leakage of control signals.

これに対して第2図、第4図に示したようなバイアス回
路を用いた本発明では直列接続されたトランジスタと抵
抗が直列接続回路に流れる電流のバイパスの為に用いら
れている。
On the other hand, in the present invention using a bias circuit as shown in FIGS. 2 and 4, a series-connected transistor and a resistor are used to bypass the current flowing through the series-connected circuit.

したがって温度依存性あるいは電源依存性が良好となり
、上記のような欠点は解消され、高性能の電圧制御可変
利得回路を提供することができる。
Therefore, temperature dependence or power supply dependence is improved, the above-mentioned drawbacks are eliminated, and a high-performance voltage-controlled variable gain circuit can be provided.

以上説明したように、本発明によると、高精度のアイド
リング電流を与えることができ、温度や電源への依存が
小さい優れたノイズリダクション装置用の電圧制御可変
利得回路を実現することができる。
As described above, according to the present invention, it is possible to realize an excellent voltage-controlled variable gain circuit for a noise reduction device that can provide a highly accurate idling current and is less dependent on temperature and power source.

またバイアス電圧が抵抗比に依存しないことは集積回路
化に際して好都合であり、無調整化が可能である。
Furthermore, the fact that the bias voltage does not depend on the resistance ratio is advantageous when integrating the circuit, and it is possible to eliminate the need for adjustment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のバイアス回路の構成を示す図、第2図は
本発明の電圧制御可変利得回路に用いられるバイアス回
路の構成を示す図、第3図は第2図のバイアス回路を3
級プッシュプル回路内に設ける際の接続を示す図、第4
図は本発明の電圧制御可変利得回路に用いられるバイア
ス回路の他の構成を示す図、第5図は本発明の電圧制御
可変利得回路の一実施例を示す図である。 21および23・・・カスケード接続されたトランジス
タ、27.28・・・ダイオード接続されたトランジス
タ、31・・・電流源、32・・・ドライブ段のトラン
ジスタ、33および34・・・8EPP接続されたトラ
ン:゛ンスタ。
FIG. 1 shows the configuration of a conventional bias circuit, FIG. 2 shows the configuration of a bias circuit used in the voltage controlled variable gain circuit of the present invention, and FIG. 3 shows the configuration of the bias circuit of FIG.
Diagram showing the connections when installed in a class push-pull circuit, No. 4
This figure shows another configuration of the bias circuit used in the voltage controlled variable gain circuit of the present invention, and FIG. 5 is a diagram showing one embodiment of the voltage controlled variable gain circuit of the present invention. 21 and 23...cascade-connected transistors, 27.28...diode-connected transistors, 31...current sources, 32...drive stage transistors, 33 and 34...8EPP-connected Tran: Instagram.

Claims (1)

【特許請求の範囲】[Claims] 1 人力信号を増幅する増幅器と、この増幅器の入力側
にコレクタが接続された第1のトランジスタを含み前記
増幅器の出力電流を入力に帰還する第1の帰還回路と、
前記増幅器の入力側にコレクタが接続された第2のトラ
ンジスタを含み前記第1の帰還回路の帰還電流方向とは
逆向きの電流を帰還するよう前記増幅器の入出力端子間
に設けられた第2の帰還回路と、前記増幅器の出力電流
を流出するよう設けられた第3のトランジスタを含む第
1の出力回路と、この第1の出力回路の電流とは逆向き
の電流を流出するよう設けられた第4のトランジスタを
含む第2の出力回路と、前記第1および第2の出力回路
により流出された電流を加算するよう前記第3および第
4のトランジスタのコレクタに接続された加算回路と、
前記第1、第2のトランジスタの各ベース間および前記
第3、第4のトランジスタの各ベース間にそれぞれ利得
制御電圧を印加する手段と、前記第1乃至第4のトラン
ジスタにアイドリング電流を供給するよう前記第1およ
び第3のトランジスタの各エミ゛ツタに接続された第1
のバイアス出力端子および前記第2および第4のトラン
ジスタの各エミッタに接続されるとともに前記増幅器の
出力端子に結合された第2のバイアス出力端子とを有す
るバイアス回路とを備え、前記バイアス回路はベースと
コレクタとが共通接続された第5のトランジスタと、こ
の第5のトランジスタと同極性でコレクタが第5のトラ
ンジスタのエミッタに接続された第6のトランジスタと
、前記第5および第6のトランジスタに流されるドライ
ブ電流の一部により順方向にバイアスされる少くとも2
個のダイオードの直列接続回路と、この直列接続回路の
両端の電圧を前記第5および第6のトランジスタの各々
のベースに印加する手段と、前記直列接続回路に流れる
電流をバイパスさせる如く前記第6のトランジスタのベ
ース・エミッタ間に接続されたダイオード及び抵抗の直
列回路とから成り、前記第5および第6のトランジスタ
のそれぞれエミッタより前記第1および第2のバイアス
出力端子をとり出すように構成されていることを特徴と
する電圧制御可変利得回路。
1. An amplifier that amplifies a human power signal, and a first feedback circuit that includes a first transistor whose collector is connected to the input side of the amplifier and returns the output current of the amplifier to the input;
A second transistor including a second transistor whose collector is connected to the input side of the amplifier and provided between the input and output terminals of the amplifier so as to feed back a current in a direction opposite to the direction of the feedback current of the first feedback circuit. a first output circuit including a feedback circuit, a third transistor configured to output an output current of the amplifier; and a first output circuit configured to output a current in a direction opposite to the current of the first output circuit. a second output circuit including a fourth transistor; a summing circuit connected to the collectors of the third and fourth transistors to add the currents drained by the first and second output circuits;
means for applying a gain control voltage between the bases of the first and second transistors and between the bases of the third and fourth transistors, and supplying an idling current to the first to fourth transistors; a first transistor connected to each emitter of the first and third transistors such that
and a second bias output terminal connected to each emitter of the second and fourth transistors and coupled to an output terminal of the amplifier, the bias circuit having a base and a fifth transistor whose collectors are commonly connected, a sixth transistor whose collector is connected to the emitter of the fifth transistor and whose polarity is the same as that of the fifth transistor, and the fifth and sixth transistors. at least 2 forward biased by a portion of the drive current applied
a series connection circuit of diodes, means for applying a voltage across the series connection circuit to the bases of each of the fifth and sixth transistors; a series circuit of a diode and a resistor connected between the base and emitter of the transistor, and configured to take out the first and second bias output terminals from the emitters of the fifth and sixth transistors, respectively. A voltage controlled variable gain circuit.
JP50124441A 1975-10-17 1975-10-17 Voltage controlled variable gain circuit Expired JPS5834045B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50124441A JPS5834045B2 (en) 1975-10-17 1975-10-17 Voltage controlled variable gain circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50124441A JPS5834045B2 (en) 1975-10-17 1975-10-17 Voltage controlled variable gain circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP56124127A Division JPS5834968B2 (en) 1981-08-10 1981-08-10 Voltage controlled variable gain circuit

Publications (2)

Publication Number Publication Date
JPS5248951A JPS5248951A (en) 1977-04-19
JPS5834045B2 true JPS5834045B2 (en) 1983-07-23

Family

ID=14885571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50124441A Expired JPS5834045B2 (en) 1975-10-17 1975-10-17 Voltage controlled variable gain circuit

Country Status (1)

Country Link
JP (1) JPS5834045B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575314A (en) * 1978-12-04 1980-06-06 Fujitsu Ltd Bias circuit
JPS5587017U (en) * 1978-12-11 1980-06-16
JP4639269B2 (en) * 2001-11-22 2011-02-23 エヌエックスピー ビー ヴィ Image display device and integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4957352A (en) * 1972-10-04 1974-06-04

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4957352A (en) * 1972-10-04 1974-06-04

Also Published As

Publication number Publication date
JPS5248951A (en) 1977-04-19

Similar Documents

Publication Publication Date Title
KR20010020410A (en) Variable gain amplifier with improved linearity and bandwidth
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
US4516081A (en) Voltage controlled variable gain circuit
US4403199A (en) Gain control systems
JPS63240109A (en) Differential amplifier
JPS6155288B2 (en)
JP2733962B2 (en) Gain control amplifier
JPH04227106A (en) High-frequency cross-junction folded cascode circuit
US4451800A (en) Input bias adjustment circuit for amplifier
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
US4687984A (en) JFET active load input stage
JPS5834045B2 (en) Voltage controlled variable gain circuit
JPH0573285B2 (en)
US5343165A (en) Amplifier having a symmetrical output characteristic
US4075575A (en) Input stage for fast-slewing amplifier
US4112387A (en) Bias circuit
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
US4553107A (en) Current mirror circuit having stabilized output current
JPH04229705A (en) Current amplifying device
US4220930A (en) Quasi-linear amplifier with feedback-controlled idling currents
US4302719A (en) Circuit for controlling a current source transistor
JPS631768B2 (en)
US3950708A (en) Gain-controlled amplifier
GB2079078A (en) Gain controlled tv if amplifier
US5119041A (en) High gain differential current amplifier having a low output voltage