JPS6027210B2 - 3-stage direct-coupled amplifier circuit - Google Patents

3-stage direct-coupled amplifier circuit

Info

Publication number
JPS6027210B2
JPS6027210B2 JP51004224A JP422476A JPS6027210B2 JP S6027210 B2 JPS6027210 B2 JP S6027210B2 JP 51004224 A JP51004224 A JP 51004224A JP 422476 A JP422476 A JP 422476A JP S6027210 B2 JPS6027210 B2 JP S6027210B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
stage
emitter
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51004224A
Other languages
Japanese (ja)
Other versions
JPS5287344A (en
Inventor
和夫 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP51004224A priority Critical patent/JPS6027210B2/en
Publication of JPS5287344A publication Critical patent/JPS5287344A/en
Publication of JPS6027210B2 publication Critical patent/JPS6027210B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は3段直結増幅回路に関するものであり、単一入
力端子を有し、初段と終段のトランジスタの極性を相異
させ、出力端子より帰還路の直流抵抗を介して直流帰還
を行うことにより、電源電圧の変化による各段の電流変
化が極めて少ないことを特徴とする増幅回路を提供する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a three-stage direct-coupled amplifier circuit, which has a single input terminal, the polarity of the first and final stage transistors is different, and the direct current resistance of the feedback path is reduced from the output terminal. The present invention provides an amplifier circuit characterized in that current changes in each stage due to changes in power supply voltage are extremely small by performing DC feedback through the power supply voltage.

近年、演算増幅器の普及に伴ない、演算増幅器を用いた
CR型能動フィル夕が各分野に使用されている。
In recent years, with the spread of operational amplifiers, CR type active filters using operational amplifiers have been used in various fields.

よく知られているように、演算増幅器には比較器、電圧
増幅器、電流増幅器等の広い応用分野があるが、汎用性
と特性改善のため初段に差動増幅回路を用いているため
、正相入力様子と逆相入力端子を有している。このため
演算増幅器を用いた能動フィル夕は、出力端子と正相ま
たは逆相の入力端子間に、コンデンサと抵抗により構成
された帰還路を薮綾してなるものであった。このとき帰
還路が接続されていない入力端子は接地したり、基準電
圧源に接続することが必要になる。膜集積回路内に前記
演算増幅器を搭載しCR型能動フィル夕を構成する際に
、前記入力端子の存在は能動フィル夕の回路構成を複雑
にする要因となることがしばしばある。このため単一入
力端子を有する増幅器が能動フィル夕を構成するに際し
有効となる場合が多い。
As is well known, operational amplifiers have a wide range of applications such as comparators, voltage amplifiers, and current amplifiers, but because a differential amplifier circuit is used in the first stage for versatility and improved characteristics, positive-phase It has an input terminal with a phase opposite to the input mode. For this reason, active filters using operational amplifiers have a feedback path constructed of a capacitor and a resistor between an output terminal and a positive-phase or negative-phase input terminal. At this time, input terminals to which no feedback path is connected need to be grounded or connected to a reference voltage source. When the operational amplifier is mounted in a membrane integrated circuit to configure a CR type active filter, the presence of the input terminal often becomes a factor that complicates the circuit configuration of the active filter. For this reason, an amplifier having a single input terminal is often effective in constructing an active filter.

従来、単一の入力端子を有する増幅回路としては第1図
に示す3段直結増幅回路が考えられる。第1図はトラン
ジスタQ,,Q2,Qと抵抗R.,R2,R3により構
成された増幅回路であり、抵抗RFは直流動作点を安定
化させるための負帰還抵抗である。第1図3段直結増幅
回路の直流動作点および各段に流れる電流はそれぞれ式
‘1’、■および‘3’により与えられる。,.=vC
C−VBE2 ‘1}R,2=VCC
−V883 【2’R2ら:VCC−V
BE・ 【31R3式{1}、‘2}お
よび{3}1こおいて記号1,,12および13はそれ
ぞれ初段、2段、3段、を流れる電流を示し、記号VB
E,,VBE2およびVB83はそれぞれトランジスタ
Q,,Q2およびQ3のベース・エミツタ間電圧を示す
Conventionally, a three-stage directly coupled amplifier circuit shown in FIG. 1 has been considered as an amplifier circuit having a single input terminal. Figure 1 shows transistors Q, , Q2, Q and resistor R. , R2, and R3, and the resistor RF is a negative feedback resistor for stabilizing the DC operating point. The DC operating point and current flowing through each stage of the three-stage direct-coupled amplifier circuit shown in FIG. 1 are given by equations '1', '2' and '3', respectively. 、. =vC
C-VBE2 '1}R,2=VCC
-V883 [2'R2 et al: VCC-V
BE・ [31R3 Formulas {1}, '2} and {3}1 where symbols 1, 12 and 13 indicate the current flowing through the first stage, second stage and third stage, respectively, and the symbol VB
E, , VBE2 and VB83 represent the base-emitter voltages of transistors Q, , Q2 and Q3, respectively.

またトランジスタQ,,Q2およびQの各ベース電流は
電流1,,12およびWこ比較して十分小さく、式‘1
}、{21および【3’‘ま省略してある。式{1)〜
■および醐より各段に流れる電流は電源電圧Vccにほ
ぼ比例して増減することが判る。第亀図の如き回路の各
段の利得は「各段の負荷が次段の入力インピーダンスに
比較して十分低い時、各段の負荷抵抗と各段のトランジ
スタの小信号ヱミッタ抵抗の比で求まる。4・信号ヱミ
ッタ抵抗はトランジスタのェミッタに流れる電流に逆比
例するためも前記電源電圧の増減に比例して増幅回路の
利得が増減する。
In addition, the base currents of transistors Q, , Q2 and Q are sufficiently small compared to currents 1, , 12 and W, and the equation '1
}, {21 and [3'' are omitted. Formula {1)~
From (2) and (2), it can be seen that the current flowing through each stage increases or decreases approximately in proportion to the power supply voltage Vcc. The gain of each stage of the circuit shown in Figure 1 is determined by the ratio of the load resistance of each stage to the small signal emitter resistance of the transistor of each stage, when the load of each stage is sufficiently low compared to the input impedance of the next stage. 4. Since the signal emitter resistance is inversely proportional to the current flowing to the emitter of the transistor, the gain of the amplifier circuit increases or decreases in proportion to the increase or decrease in the power supply voltage.

通常「増幅回路は帰還路により深い負帰還をかけて使用
するので、前記利得変動は負帰還量だけ圧縮される。
Normally, an amplifier circuit is used with deep negative feedback applied to the feedback path, so the gain fluctuation is compressed by the amount of negative feedback.

このため負帰還増幅器として「低周波領域の利得変動は
余り問題とならない場合が多い。しかしながら、前記能
動フィル外こ使用する増幅器は高周波領域の安定性のた
め位相補償を行う必要がある。前記開放利得の変動は橋
周波領域の安定性に関係し、安定性が損なわれると前記
増幅器は高周波領域で発振することがある。以上述べた
如く第1図の増幅回路は電源電圧変動特性に欠点がある
For this reason, as a negative feedback amplifier, gain fluctuations in the low frequency range are often not a problem. However, in amplifiers using this active filter, it is necessary to perform phase compensation for stability in the high frequency range. Gain fluctuations are related to stability in the bridge frequency region, and if the stability is impaired, the amplifier may oscillate in the high frequency region.As mentioned above, the amplifier circuit shown in Figure 1 has a drawback in the power supply voltage fluctuation characteristics. be.

本発明は前記欠点を改善した増幅回路を提供するもので
ある。
The present invention provides an amplifier circuit that improves the above-mentioned drawbacks.

以下に図を用いて本発明の詳細な説明を行う。第2図に
本発明の第1の実施例の回路結線図を示す。
The present invention will be explained in detail below using the figures. FIG. 2 shows a circuit connection diagram of the first embodiment of the present invention.

互いに、コレクタを接続された互いに相異なる導電型の
トランジスタ11と12により初段は構成されている。
2段目はトランジスタ11と同じ導電型のトランジスタ
13と抵抗15により構成されている。
The first stage is composed of transistors 11 and 12 of different conductivity types whose collectors are connected to each other.
The second stage is composed of a transistor 13 of the same conductivity type as the transistor 11 and a resistor 15.

3段目はトランジスタ11と逆極性のトランジスター4
、抵抗16により構成されている。
The third stage is transistor 4, which has the opposite polarity to transistor 11.
, and a resistor 16.

抵抗17は入力端子1と出力端子2間に接続された帰還
路の直流抵抗を示す。コンデンサー8は増幅回路の位相
補償用である。端子3は電源Vccに接続し、端子4は
接地する。端子5は端子3に接続した電源Vccに対し
て常に一定電圧差となる回路を接続する基準電圧端子で
ある。第1の実施例(第2図)の回路動作を以下に説明
する。なお各々のトランジスタの電流増幅率は十分に大
きくベース電流は省略して説明する。トランジスター2
のェミツタ電流はそのベース・ェミッタ間電位差V88
,できまり、これは端子3の電圧Vccと端子6の電圧
Vrの間の電位差に等しく、(4}、〔5}式より求め
ることができる。Vcc−Vr=VB8,
‘4}18,=1。exp(qVBE,/kT)
(5}ここで・1。
A resistor 17 represents a DC resistance of a feedback path connected between the input terminal 1 and the output terminal 2. The capacitor 8 is for phase compensation of the amplifier circuit. Terminal 3 is connected to power supply Vcc, and terminal 4 is grounded. Terminal 5 is a reference voltage terminal that connects a circuit that always has a constant voltage difference with respect to the power supply Vcc connected to terminal 3. The circuit operation of the first embodiment (FIG. 2) will be explained below. Note that the current amplification factor of each transistor is sufficiently large, and the explanation will be omitted with reference to the base current. transistor 2
The emitter current of is the potential difference between its base and emitter V88
, which is equal to the potential difference between the voltage Vcc at terminal 3 and the voltage Vr at terminal 6, and can be obtained from formulas (4} and [5}. Vcc-Vr=VB8,
'4}18,=1. exp(qVBE,/kT)
(5} Here, 1.

;逆方向飽和電流k;ボルッマン定数 T;絶対温度〔KO〕 q;電子の電荷 前記トランジスター2のェミッタ電流は、トランジスタ
11のコレク夕に流れ、ェミツタを通り接地される。
; Reverse saturation current k; Borckmann constant T; Absolute temperature [KO] q; Electron charge The emitter current of the transistor 2 flows to the collector of the transistor 11 and is grounded through the emitter.

前記トランジスタ131こェミッタ電流が流れると、ベ
ース。ェミッタ間電圧V882が端子1と端子4間に式
風により生じる。端子亀と端子年間の電圧は抵抗17を
介して端子2に印加される。
When the current flows through the emitter of the transistor 131, the base. An emitter voltage V882 is generated between terminal 1 and terminal 4 according to the equation. The voltage between the terminals and the terminals is applied to the terminal 2 via the resistor 17.

抵抗16の抵抗値をR2とすると〜抵抗16を流れる電
流IE3は式{6はり求まる。耳83=VBB2/R2
‘61抵抗16を流れる電流IE3は、ト
ランジスタ11と逆極性のトランジスタ14のコレクタ
電流となる。
Letting the resistance value of the resistor 16 be R2, the current IE3 flowing through the resistor 16 can be found by formula {6. Ear 83=VBB2/R2
The current IE3 flowing through the '61 resistor 16 becomes the collector current of the transistor 14 having the opposite polarity to that of the transistor 11.

前記コレクタ電流はトランジスタ14のェミッタ電流1
83となる。式‘別こより前記トランジスタ14のベー
ス。ェミッタ間電圧VBE3が生ずる。抵抗15の両端
子間の電圧は前記ベース・ェミッタ電圧VBB3である
The collector current is the emitter current 1 of the transistor 14.
It becomes 83. The base of the transistor 14 is expressed as follows. An emitter voltage VBE3 is generated. The voltage between both terminals of the resistor 15 is the base-emitter voltage VBB3.

このため抵抗15の抵抗値をR,とすれば、抵抗15を
流れる電流IE2は式{7}より求まる。IE2=VB
E3/R, の 抵抗15を流れる電流1耳2はトランジスタ13のコレ
クタ電流となる。
Therefore, if the resistance value of the resistor 15 is R, the current IE2 flowing through the resistor 15 can be found from the formula {7}. IE2=VB
The current 1 and 2 flowing through the resistor 15 of E3/R becomes the collector current of the transistor 13.

以上述べた如く、第1の実施例(第2図)の増幅回路の
各段を流れる電流はそれぞれ式(5ー、のおよび■より
求まる18,,IE2およびIE3となる。
As described above, the currents flowing through each stage of the amplifier circuit of the first embodiment (FIG. 2) are 18, IE2, and IE3, which are determined from equations (5-, 2, and 2).

前記各段の電流IE,,IE2およびIB3が電源電圧
Vccの変化に伴ない、どの様に変化するかを以下して
示す。いま、第2図の端子3に接続する電源電圧Vcc
が増大したと仮定する。
How the currents IE, , IE2 and IB3 in each stage change as the power supply voltage Vcc changes will be shown below. Now, the power supply voltage Vcc connected to terminal 3 in FIG.
Assume that .

前述の如く端子5の電圧は式{4ーの関係式より増大す
る。このため端子5と端子3の電圧差は電源電圧Vcc
が増大してVccとなれば、端子5の電圧が増大してV
rからV′rとなる。すなわち式職が成立する。Vcc
−Vr=VBE,=V′cc−V′r ■(8’
式のV88,より{5)式からIE,が求まる。
As mentioned above, the voltage at the terminal 5 increases according to the relational expression {4--. Therefore, the voltage difference between terminal 5 and terminal 3 is the power supply voltage Vcc
increases to Vcc, the voltage at terminal 5 increases to Vcc.
r becomes V'r. In other words, the ceremony is established. Vcc
-Vr=VBE,=V'cc-V'r ■(8'
From equation V88, IE can be found from equation {5).

‘8}式を満足させるための手段は、要するにトランジ
スタ12のェミッタ電流、従ってトランジスタ11のコ
レクタ電流を電源電圧の変動にかかわらず常に一定とす
るものであればよい。すなわち、トランジスタ12は定
電流回路の一部を構成している。従って、■式を実質上
満足する手段は一つには限られない。第3図はこのよう
な基準電圧発生回路の最も望ましい一例を示す回路結線
図である。
In short, any means for satisfying the formula '8} may be used as long as the emitter current of the transistor 12, and therefore the collector current of the transistor 11, are always constant regardless of fluctuations in the power supply voltage. That is, the transistor 12 constitutes part of a constant current circuit. Therefore, the means for substantially satisfying formula (2) is not limited to one. FIG. 3 is a circuit connection diagram showing the most desirable example of such a reference voltage generating circuit.

20,25および26は抵抗、21および22はNPN
トランジスタ、23および24はPNPトランジスタ、
3は電源端子、5′は出力端子で、3および5′を第2
図の3および5に接続することができる。
20, 25 and 26 are resistors, 21 and 22 are NPN
transistors 23 and 24 are PNP transistors;
3 is the power supply terminal, 5' is the output terminal, and 3 and 5' are the second
It can be connected to 3 and 5 in the figure.

抵抗負荷のェミッタ接地増幅回路を形成するNPNトラ
ンジスタ21およびPNPトランジスタ24、ダイオー
ド接続されたPNPトランジスタ23を負荷とするェミ
ツタ接地増幅回路を形成するトランジスタ22を有し、
これら3つの増幅回路を一巡するよう縦続接続して負帰
還ループが形成されている。この負帰還作用により出力
端子5′と電源端子3間に表れる出力電圧は極めて安定
である。従って【8}式が成り立つ。コンデンサ27は
負帰還ループの発振防止用であるが、必ずしも必要でな
い場合もある。以上述べた如く、端子3に接続する電源
電圧Vccが変化しても、VB8,が変化しないため、
18,変化しない。
It has an NPN transistor 21 and a PNP transistor 24 forming a common emitter amplifier circuit with a resistive load, and a transistor 22 forming a common emitter amplifier circuit with a diode-connected PNP transistor 23 as a load,
A negative feedback loop is formed by cascading these three amplifier circuits so as to make one circuit. Due to this negative feedback effect, the output voltage appearing between the output terminal 5' and the power supply terminal 3 is extremely stable. Therefore, formula [8} holds true. Although the capacitor 27 is used to prevent oscillation of the negative feedback loop, it may not always be necessary. As mentioned above, even if the power supply voltage Vcc connected to terminal 3 changes, VB8 does not change, so
18.No change.

このことはIE,と式{5’と式{6}より求まるIE
3も変化せず、前記IE3と式(5’と式‘7}より求
まるIE2も変化しないことになる。かように、第1の
実施例(第2図)の増幅回路は電源電圧変動に対し優れ
た特性を有している。
This means that IE, which can be found from equation {5' and equation {6}
3 does not change, and IE2 obtained from the above-mentioned IE3 and equation (5' and equation 7) also does not change.In this way, the amplifier circuit of the first embodiment (Fig. 2) does not change due to power supply voltage fluctuations. It has excellent characteristics.

前記第1図に関して述べた如く、電源電圧変動特性が優
れていることは、開放利得変化の小さい増幅回路である
ことを示している。また上記の優れた特性は、帰還増幅
器として高周波領域の安定性が優れていることを示して
いる。第4図に本発明の第2の実施例の回路図を示す。
As described with reference to FIG. 1, the excellent power supply voltage fluctuation characteristics indicate an amplifier circuit with small open gain change. Furthermore, the above-mentioned excellent characteristics indicate that the feedback amplifier has excellent stability in the high frequency range. FIG. 4 shows a circuit diagram of a second embodiment of the present invention.

第4図において、第2図と同じ個所は同じ番号を用いて
いる。第2図と第4図の相異点はコンデンサ18による
増幅回路の位相補償法にある。第1の実施例において、
コンデンサ18をトランジスタ13のコレクタとべ‐ス
端子間に挿入して位相補償を行なっている。第2の実施
例においては、トランジスタ14のェミツタ端子に抵抗
19を挿入し、前記トランジスタ13のベース端子と前
記抵抗19とトランジスター4のェミッタ端子の接続点
へコンデンサ18を挿入して位相補償を行なっている。
抵抗19を挿入しているため、第2の実施例はトランジ
スタ13を流れるヱミッタ電流が第1の実施例と異なる
。前述した如く、第2の実施例においてトランジスタ1
1を流れる電流IE,は式{4)、‘5}より求まる。
In FIG. 4, the same numbers are used for the same parts as in FIG. 2. The difference between FIG. 2 and FIG. 4 lies in the phase compensation method of the amplifier circuit using the capacitor 18. In the first embodiment,
A capacitor 18 is inserted between the collector and base terminals of the transistor 13 for phase compensation. In the second embodiment, a resistor 19 is inserted into the emitter terminal of the transistor 14, and a capacitor 18 is inserted into the connection point between the base terminal of the transistor 13, the resistor 19, and the emitter terminal of the transistor 4 to perform phase compensation. ing.
Since the resistor 19 is inserted, the emitter current flowing through the transistor 13 in the second embodiment differs from that in the first embodiment. As mentioned above, in the second embodiment, the transistor 1
The current IE flowing through 1 is determined from equations {4) and '5}.

以上の結果と前記式■よりトランジスタ14のェミッタ
電流183が求まる。ェミッタ電流IE8と前記式脇よ
りトランジスタ14のベースェミツタ電圧VB83が求
まる。抵抗19の抵抗値をR3とする。このとき端子3
とトランジスタ14のベース端子3間の電圧差VB3は
式側より求まる。VB3:VBE3十IE3R3
‘9}式‘91より求まる電圧差VB3を式(机
こおるVBE3として用いることにより第2の実施例(
第4図)のトランジスタ13のェミッタ電流182が求
まる。以上述べた如く、第2の実施例は前記第1の実施
例と同じ式を用いて各段の電流18,,IE2およびI
E8が定まる。
The emitter current 183 of the transistor 14 can be found from the above results and the equation (2). The base emitter voltage VB83 of the transistor 14 can be found from the emitter current IE8 and the above equation. Let the resistance value of the resistor 19 be R3. At this time, terminal 3
The voltage difference VB3 between the base terminal 3 of the transistor 14 and the base terminal 3 of the transistor 14 can be found from the equation. VB3: VBE30 IE3R3
'9} The second embodiment (
The emitter current 182 of the transistor 13 in FIG. 4) is determined. As described above, in the second embodiment, the currents 18, , IE2 and IE2 of each stage are calculated using the same formula as in the first embodiment.
E8 is determined.

このことは第2の実施例(第4図)も前述第1の実施例
(第2図)と同様の優れた電源電圧変動特性を有してい
ることになる。第5図に本発明の第3の実施例の回路図
を示す。第3の実施例は第1の実施例において抵抗15
を能動負荷回路に置換した実施例である。能動負荷回路
は前記第5図において、トランジスタ15と、トランジ
スター5のベース端子6に電源端子3から一定電圧を印
放する回路より構成されている。第3の実施例(第5図
)は第1の実施例(第2図)および第2の実施例(第4
図)と比較すると、開放利得を増加することが容易であ
る。
This means that the second embodiment (FIG. 4) has the same excellent power supply voltage fluctuation characteristics as the first embodiment (FIG. 2). FIG. 5 shows a circuit diagram of a third embodiment of the present invention. The third embodiment has a resistor of 15 in the first embodiment.
This is an example in which the circuit is replaced with an active load circuit. The active load circuit shown in FIG. 5 is composed of a transistor 15 and a circuit that applies a constant voltage to the base terminal 6 of the transistor 5 from the power supply terminal 3. The third embodiment (Fig. 5) is the same as the first embodiment (Fig. 2) and the second embodiment (Fig. 4).
Compared to Figure 1), it is easy to increase the open gain.

また、第1の実施例および第2の実施例において、トラ
ンジスタ11とトランジスタi3は前述した式‘5}、
【61、‘7}および式【9’から容易に理解される如
く、電源電圧変動特性の観点より同檀性であることが必
要である。第3の実施例においてはトランジスタ11と
トランジスタ13が同極である必要はない。第3の実施
例(第5図)においてトランジスタ13とトランジスタ
15の極性を相互に入れ換え端子6の電圧を端子4と一
定電圧とする回路に変更した回路も第3の実施例と同等
の等性を有することは明らかである。このことはトラン
ジスタ13と能動負荷回路により構成された2段目の回
路電流が3段目の電圧および電流に依存しないことが明
らかである。また第3の実施例において、第1の実施例
(第2図)より第2の実施例(第4図)が考えられる如
く、第3の実施例においてトランジスタ14のェミッタ
端子と端子3の間に抵抗i9を挿入し、前記ェミツタ端
子とトランジスタ13のベース端子間にコンデンサ18
を接続してなる位相補償法を用いることもできる。
In addition, in the first embodiment and the second embodiment, the transistor 11 and the transistor i3 are expressed by the above-mentioned formula '5},
As can be easily understood from [61,'7} and equation [9', it is necessary to have homogeneity from the viewpoint of power supply voltage fluctuation characteristics. In the third embodiment, transistor 11 and transistor 13 do not need to have the same polarity. The circuit in which the polarities of the transistors 13 and 15 in the third embodiment (FIG. 5) are swapped with each other and the voltage at the terminal 6 is made constant with the voltage at the terminal 4 is also equivalent to the third embodiment. It is clear that This clearly shows that the circuit current of the second stage constituted by the transistor 13 and the active load circuit does not depend on the voltage and current of the third stage. In addition, in the third embodiment, as the second embodiment (FIG. 4) can be considered from the first embodiment (FIG. 2), the difference between the emitter terminal of the transistor 14 and the terminal 3 in the third embodiment A resistor i9 is inserted between the emitter terminal and the base terminal of the transistor 13, and a capacitor 18 is connected between the emitter terminal and the base terminal of the transistor 13.
It is also possible to use a phase compensation method in which the

以上述べた第1の実施例、第2の実施例および第3の実
施例において全てのトランジスタの極性を逆極性とし、
電源電圧を逆極性とした増幅回路も電源電圧変動特性が
優れていることは明らかである。
In the first embodiment, second embodiment, and third embodiment described above, the polarity of all transistors is reversed,
It is clear that an amplifier circuit in which the power supply voltage has the opposite polarity also has excellent power supply voltage fluctuation characteristics.

以上述べた如く、本発明を実施すれば電源電圧の変化に
伴う、増幅器の開放利得変化がほとんどなく「帰還増幅
器として高周波領域の安定性に優れた単一入力の3段直
結増幅回路が得られる。
As described above, by implementing the present invention, there is almost no change in the open circuit gain of the amplifier due to changes in the power supply voltage, and it is possible to obtain a single-input three-stage direct-coupled amplifier circuit that has excellent stability in the high frequency region as a feedback amplifier. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の3段直結増幅回路の結線図、第2図は本
発明の第1の実施例と示す回路結線図、第3図は基準電
圧発生回路の例を示す回路結線図、第4図および第5図
は本発明のそれぞれ第2および第3の実施例を示す回路
結線図である。 1……入力端子、2…・・・出力端子、3・…・・電源
端子、亀・・・…接地端子ト5,6…・・・基準電圧接
続端子、5′・・…・基準電圧出力端子、11,13,
21,22,Q,,Q2,Q・・・・.・NPNトラン
ジスタ、12,14,亀5,23,24・・・‐・‐P
NPトランジスタ、R,,R2,R3,1 5,1 6
,20,25,26…・・・抵抗、RF,17……帰還
抵抗、19・・・…立相補正用抵抗、i8,27……立
相補正コンデンサ。 茅J図 珠2図 多3図 券4図 等づ図
Fig. 1 is a wiring diagram of a conventional three-stage direct-coupled amplifier circuit, Fig. 2 is a circuit wiring diagram showing a first embodiment of the present invention, and Fig. 3 is a circuit wiring diagram showing an example of a reference voltage generation circuit. 4 and 5 are circuit wiring diagrams showing second and third embodiments of the present invention, respectively. 1...Input terminal, 2...Output terminal, 3...Power supply terminal, Tortoise...Ground terminal 5, 6...Reference voltage connection terminal, 5'...Reference voltage Output terminal, 11, 13,
21, 22, Q,, Q2, Q...・NPN transistor, 12, 14, turtle 5, 23, 24...--P
NP transistor, R,, R2, R3, 1 5, 1 6
, 20, 25, 26... Resistor, RF, 17... Feedback resistor, 19... Resistor for phase correction, i8, 27... Phase correction capacitor. Kaya J zuju 2 zu 3 zu kan 4 zu zu

Claims (1)

【特許請求の範囲】[Claims] 1 電源電圧変化に対し一定電流を供給するトランジス
タ能動負荷を用いた第一のエミツタ接地トランジスタか
らなる入力段と、前記入力段に縦続して接続せる第2の
エミツタ接地増幅段と、前記入力段トランジスタとは逆
極性のトランジスタからなる抵抗負荷出力段とを縦続接
続し、前記抵抗負荷出力より入力トランジスタのベース
に直流帰還路を設けたことを特徴とする3段直結増幅回
路。
1. An input stage consisting of a first common-emitter transistor using a transistor active load that supplies a constant current in response to changes in power supply voltage, a second common-emitter amplifier stage connected in cascade to the input stage, and the input stage. A three-stage direct-coupled amplifier circuit, characterized in that a resistive load output stage consisting of a transistor with a polarity opposite to that of the transistor is connected in cascade, and a DC feedback path is provided from the resistive load output to the base of the input transistor.
JP51004224A 1976-01-17 1976-01-17 3-stage direct-coupled amplifier circuit Expired JPS6027210B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51004224A JPS6027210B2 (en) 1976-01-17 1976-01-17 3-stage direct-coupled amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51004224A JPS6027210B2 (en) 1976-01-17 1976-01-17 3-stage direct-coupled amplifier circuit

Publications (2)

Publication Number Publication Date
JPS5287344A JPS5287344A (en) 1977-07-21
JPS6027210B2 true JPS6027210B2 (en) 1985-06-27

Family

ID=11578607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51004224A Expired JPS6027210B2 (en) 1976-01-17 1976-01-17 3-stage direct-coupled amplifier circuit

Country Status (1)

Country Link
JP (1) JPS6027210B2 (en)

Also Published As

Publication number Publication date
JPS5287344A (en) 1977-07-21

Similar Documents

Publication Publication Date Title
KR940007974B1 (en) Electronic circuit
JPH0121642B2 (en)
US4629973A (en) Current stabilizing circuit operable at low power supply voltages
EP0475507B1 (en) Amplifier arrangement
JPS6155288B2 (en)
JPH0514119A (en) Integration circuit
JPH1124769A (en) Constant current circuit
US5030927A (en) Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value
JPS6027210B2 (en) 3-stage direct-coupled amplifier circuit
JP2694767B2 (en) Integrator
JP3204387B2 (en) Oscillation circuit
JP2001509992A (en) Method and apparatus for low power, high linearity log-linear control
JPS646583Y2 (en)
JPS6222284B2 (en)
JP2614272B2 (en) Filter circuit
JPH066612Y2 (en) Variable gain circuit
JPS6221059Y2 (en)
JPH04338811A (en) Generating circuit for band gap reference voltage
JP2532900Y2 (en) Limiter circuit
JPH03284004A (en) Emitter-follower circuit
JPS5818334Y2 (en) amplifier circuit
JPH07101825B2 (en) Gain-stabilized differential amplifier
JPS62145907A (en) Transistor circuit
JPH0363847B2 (en)
JPH0486907A (en) Constant current circuit