JPS62142487A - 高品位映像再生システムの静止画再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、高品位映像再生システムの静止画再生回路に
関する。

１口】　従来の技術 高品位映像信号の色信号を輝度信号の水平ブランキング
期間に時間軸圧縮多重し、多重サブナイキストサンプリ
ングエンコード方式を用いて帯域圧縮する技術に付いて
は１９８４年３月１２日付で日経マグロウヒル社より発
行された雑誌１日経エレクトロニクス“の第１１２〜１
１６頁や、昭和５９年６月６日のＮＨＫ総合技術研究所
及びＮＨＫ放送料学基礎研究所の創立記念講演会予稿集
１高品位テレビの新しい伝送方式“や、１９８４年４月
１日付で発行された日本放送出版協会発行の雑誌１電波
科学“０４月号の第１０３〜１０８頁や、１９８４年９
月１日付で発行された″電子技術出版株式会社発行の雑
誌ゝテレビ技術″の９月号の第１９〜２４頁に詳しく開
示されている〇この様にして形成される圧縮映像信号は
、伝送ばカシではなく記録再生にも適しており、ビデオ
ディスクレコードやビデオテープに容易に記録出来ると
云う利点がある。従りて、この圧縮映像信号を高品位映
像信号に変換する変換デコーダは、放送信号ばかプでは
なく再生信号をも信号入力とする必要がある。

また、この変換デコーダは、高品位映像信号形成のため
４フイ一ルド期間分の入力信号のＡＤ変換データを記憶
するメモリを配してデータを２循しており、循環ループ
を閉ループとすれば、容易に静止画ｉ’を形成すること
が出来る０そこで、出願人は先にＩｒｉ開昭６０−１９
１５９６号公報に於て、メモリ内のデータを循環して静
止画像を形成する回路を提案した。更に、出願人は、再
生信号を入力して静止画再生を為す場合、静止画再生期
間中マスタクロックを発生するＰＬＬ回路の発振周波数
を固定し、再生信号中のジッタ成分に左右されない静止
画再生を実現する回路を特願昭５９−２４０００９号に
於て提案した。

しかし上述する従来技術中には記載されていないが、高
品位映像信号を形成してモニタ画面に映出する場合には
、内部同期パルスが不可欠となる。

この内部同期パルスは、通常マスタクロックを計数入力
としフレーム同期パルスをリセット入力とする内部同期
パルス形成回路より導出され、再生信号のデコード動作
の期間を特定したシ、線順次の色信号を同時化したカ、
そニタＴＶの偏向タイミングを規定するために利用され
る。

第３図は、マスタクロック及び内部同期信号を形成する
ための従来回路ブロック図を示す。この回路は、マスタ
クロック６４．８ＭＨｚ　　を気分局して得られた１６
．２ＭＨｚ　　でＡＤ変換されたＡＤ変換データを外部
同期パルス形成回路（１１に於て水平同期タイミングに
一致する水平同期パルスとフレーム同期パルス発生タイ
ミングに一致するフレーム同期パルスとも形成している
。水平同期パルスは、ＰＬＬ回路の一部を構成する水平
比較回路（２）の基準入力とされる。一方電圧制御型発
振回路（３）の発振出力は、第１分周回路（４）に於て
、水平同期周期相当の第１分周パルスに変換され前記水
平比較回路（２）の比較入力とされる０従って、前記水
平比較回路（２）より得られる位相誤差信号が、帥配電
圧制御型発振回Ｍ（３）の制御入力とされることにより
、このＰＬＬ回路は水平同期パルスに位相同期せしめら
れる。この様にして形成されるＰＬＬ回路出力（発振出
力）は、６４．８ＭＨ２Ｓ　のマスタクロックとして導
出され、りａツクパルス形成回路（５）に入力されて、
マスタクロック（６４，８ＭＨｚ）と、２分周出力（３
２，４ＭＨｚ）と、気分周出力（１６，２ＭＨ２）が導
出される。このクロックパルスに基づいてＡＤ変換と、
その後のデータ処理が為される。一方策２分周回路（６
）はマスタクロックを計数入力としてフレーム同期周期
の第２分周パルスに変換される。この′１ｇ２分周パル
スは、７レ一ム比較回路（７）の比較入力とされ、フレ
ーム同期パルスと比較されて位相差に基づいて前記電圧
制御型発振回路（３）をコントロールしている。従りて
、前記電圧制御型発振回路（３）は２重のＰＬＬ回路に
よってコントロールされる。更に、フレーム比較回路（
７）は、７レ一ム同期パルスに対して第２分周パルスの
位相が所定址以上外れているとき、第２分周回路（６）
にリセットパルスを供給しておシ、第２分周パルスがフ
レーム同期パルスにより速く位相同期する様構成してい
る。この様に構成することにより、周波数可変範囲が狭
く応答の遅い安定な電圧制御型発振回路を採用すること
が可能となシ、ジッタ変動によって位相ロックが外れる
ことのない安定なＰＬＬ１ｇ回路を構成している。また
、クロックパルスは内部同期パルス形成回路（８）の計
数入力とされ、前記第２分周パルスをリセット入力とし
て内部同期パルスを形成している。従りて、第２分周パ
ルスがフレーム同期パルスに対して位相ずれを来してい
るとき、前記内部同期パルスは、フレーム同期パルスに
位相同期せしめられることになり、前記内部同期パルス
は、常時前記フレーム同期パルスに位相同期せしめられ
ることになる０この様にして形成される内部同期パルス
は、ＡＤ変換データの処理タイミングを規定し、色信号
の同時化を為し、モニタＴＶの偏向を実現するために利
用される。

（ハ）発明が解決しようとする問題点 しかし、上述する従来例に於て、静止画再生を為す場合
、内部同期パルスは、フレーム同期パルスに位相同期せ
しめられている結果、再生信号に時間軸変動を来すと静
止画像が乱れる０（ロ）問題点を解決するための手段 そこで、本発明は上述する点に鑑み、静止画再生時にフ
レーム同期パルスによる内部同期パルス形成回路のリセ
ットを解除するリセット解除手段を設けることを特徴と
する。

（ホ）作　用 よりて、本発明によれば、静止画再生時には再生信号の
時間軸変動に左右されない、安定な内部同期信号が形成
され、高精度の静止画が形成される。

（へ）実施例 以下、本発明を図示せる実施例に従い説明する。まず第
１図に１示する第３実施例は、再生信号を入力して高品
位映像信号を形成する変換デコーダａ３を配している。

この変換デコーダａｊは、帯域圧縮して成る再生信号を
１６．２ＭＨｚ／）サンプリングレートでＡＤ変換して
おり、ＡＤ変換回路ａＳが導出する１　６．２ＭＨｚの
レートで導出されるＡＤ変換データは、２フイールドと
４フイールド前のＡＤ変換データを交互に組合わせて成
る３１４ＭＨｚｃＤレートで導出されるフィードバック
データと共にノイズ低減回路αηに入力される。このノ
イズ低減回路αＤは、２フイールド前のＡＤ変換データ
をそのまま通過せしめ、４フイールド前のＡＤ変換デー
タと前記ＡＤ変換回路α５１．１人力されるＡＤ変換デ
ータを一定の比で加え合わせて３２．４ＭＨｚのレート
のデータを形成している。このノイズフイールタ出力は
順次第１メモリーに入力され、第１メモリ（１８１内の
データは第２メモリ（Ｌ９に転送され、第２メモリｉｌ
ｌのデータはノイズ低減回路αηに入力される０尚、Ａ
Ｄ変換データを入力する動きベクトル分離回路αｅは°
動ベクを分離して前記第２メモリ（１９の続出タイミン
グをコントロールしており、フィードバックデータは前
記ＡＤ変換回路（［５１のＡＤ変換データに対してモニ
タ画面上で位置ずれを生ずることのない様に読出される
。前記ノイズ低減回路αＤよυ導出されるデータは、静
止画処理回路（２１１と動画処理回路いに入力される。

更に静止画処理回路（２１１には、フィードバックデー
タも入力される。従７て、前記静止画処理回路（２１１
からは静止画データが、また前記動画処理回路のからは
動画データがそれぞれ導出される。一方、前記ノイズ低
減回路Ｏｎが導出されるＡＤ変換データとフィードバッ
クデータとは、動き検出回路■に入力され現フィールド
に対し２フイールド前と４フイールド前の画像の動きを
検出して動き検出出力を発している。そこで、静止画デ
ータと動画データとを入力する定キサ−は、動き検出出
力に基づいて両データの混合比を制御している０この３
２ＭＨｚのｉキシングデータは、フィールド内内挿回路
ｃ！４）に入力されて６４ＭＨｚの内挿データに変換さ
れる。更に内挿データはＴＯＩデコーダ■に入力され、
輝度データの水平ブランキング期間に多重されている線
順次の色データを時間軸伸長して内部同期パルスに基づ
いて同時化することにより輝度データと２種類の色デー
タとをパラレルにＤＡ変変換回路例入力している。従っ
て、変換デコーダ９からは、高品位映像信号の色信号と
輝度信号が別個のラインより導出されモニタＴＶ（１４
１に入力される。

一方クロックパルスと内部同期パルスを形成するパルス
形成回路ａｚは、基本的に前述する従来回路と同一の構
成を採用しており、６４．８ＭＨｚＯマスタクロックと
その分周クロック及び、内部同期パルスを形成している
。本実施例の最も特徴とするところは、同期パルス形成
回路（１１と垂直比較回路（７）との間にフレームパル
ス選択回路（ＬＯｌを設ける点にある。このフレームパ
ルス選択回路（１０）は、静止画再生の開始に連動して
フレームパルスに代えて第２分周パルスを選択すべくフ
リップフロップ（９）の出力を切換制御入力としている
。このフリップフロップ（９）はＤ端子に常時ハイレベ
ル出力を入力した状態でそのハイレベル出力を静止画ス
イツチ（ＳＷ）を閉じることによってローレベルに落す
様構成しており、クロック入力端子には第２分周パルス
が入力される様構成されている。従って、静止画スイッ
チ（ＳＷ）を閉路した直後の第２分周パルスに同期して
前記７リツプフロツプ（９）はその出力をローレベルと
する。従って、フリップフロップ出力を入力する前記フ
レームパルス選択回路α０）と前記ノイズ低減回路Ｏｎ
は、再生信号のフレーム同期パルスに同期して切換えら
れることになり、前記ノイズ低減回路面は映像清報が途
切れている時点でフィードバックデータを前ｇ第１メモ
リａ趨にそのまま入力する閉ループを形成する。

このフリップフロップ出力を入力するフレームパルス選
択回路（１■は、フレーム同期パルスに代えて第２分周
パルスを選択し、垂直比較回路（７）の基準入力と比較
入力に対し共通の第２分周パルスが供給されることにな
る。従って、１３ｆＩ記垂直比較回Ｍ（ｎからは、以後
前記第２分周回路（６）に対してリセットパルスを供給
することはなく、第２分周パルスは安定なマスタクロッ
クを分周することによってのみ形成される。その結果、
同じくマスタクロックを計数入力とする内部同期パルス
形成回路（８）は、第２分周パルスのリセットに左右さ
れずクロックパルスに対して位相関係をくずさない安定
な内部同期パルスを形成することになる。

従って、この内部同期パルスを入力する前記変換デコー
ダ酸と前記モニタＴＶ（１４１は安定な内部同期パルス
を受け、再生信号の時間軸変動に左右されない安定な静
止画を形成することが出来る〇尚、本実施例では、水平
同期パルスを基準入力とするＰＬＬ回路の周波数可変範
囲を狭く設定して、再生信号の大幅な時間軸変動にマス
タクロック周波数を追従せしめない構成にしているため
、静止画再生時にもＰＬＬ回路を作動せしめているが、
ＰＬＬ回路の周波数可変範囲を広げその応答を速くする
場合には、ＰＬＬ回路も基準入力と比較入力を共通にし
なければならない。

上述する実施例は、フレーム同期パルスによつて第２分
周回路（６）をリセットし、得られる第２分周パルスを
内部同期パルス形成回路（８）のリセット入力としてい
るが、直接フレーム同期パルスを直接内部同期パルス形
成回路（８）のリセット入力とする場合には、第２図に
図示する第２実施例の様に、フレーム同期パルスをゲー
ト回路＠を介して同期パルス形成回路（８）のリセット
入力とする様構成し、フリップフロップ出力によりてこ
のゲートを開閉する様構成すれば、内部同期パルス形成
回路（８）は静止画再生時に再生信号中の時間軸変動に
関係ない内部同期信号を形成することが出来る。

更に、第１実施例に於てフレームパルス選択回路ααに
代えて垂直比較ｔｇ１Ｍ（７１と第２分周回路（６）の
リセット入力との間に′ｓ２実施例と同様のゲート回路
を設けても同様の効果が得られることは言う迄もない。

（）Ｉ　　発明の効果 よりて、本発明によれば、再生信号に時間軸変動を生じ
てもこの変動に関係なく安定な静止−再生を笑現出来、
その効果は大である。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す回路ブロック図、第
２図は第２実施例の要部回路ブロック図、第５図は従来
回路の回路ブロック図をそれぞれ示すＯ σα・・・フレームパルス選択回路１２η・・・ケ−）
ＤＯ路　　（８）　・・・内部同期パルス形成回路　　
（１３１・・・変換デコーダ　　（ｔ４］　・・・モニ
タＴＶ　　　（１３−・・パルス形成回路

Claims (1)

【特許請求の範囲】
1. （１）高品位映像信号の色信号を輝度信号の水平プラン
   キング期間に時間軸圧縮多重し更に多重ナイキストサブ
   サンプリングエンコード方式により帯域圧縮して成る帯
   域圧縮映像信号を再生信号として導出する映像再生装置
   と、前記再生信号より形成される外部水平同期パルスに
   位相ロックするマスタクロックにより前記再生信号を高
   品位映像信号に変換する変換デコーダと、前記マスタク
   ロックを計数入力とし前記再生信号より分離されるフレ
   ーム同期パルスをリセット入力とすることにより内部同
   期パルスを導出する内部同期パルス形成回路と、前記高
   品位映像信号を信号入力とし前記内部同期パルスを偏向
   入力とするモニタテレビとを配して成る高品位映像再生
   システムに於て、静止画再生時に前記フレーム同期パル
   スによる前記内部同期パルス形成回路のリセットを解除
   するリセット解除手段を設けることを特徴とする静止画
   再生回路。