JPS62142411A - デイジタルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２進符号化されたディジタル信号を処理するデ
ィジタルフィルタに関する。

〔概　要〕

本発明は、二つのディジタル信号に係数を乗算しその結
果を加算する回路要素を備えたディジタルフィルタにお
いて、 上記回路要素では、一方のディジタル信号またはそれに
乗算する係数の符号を反転させて処理し、これを他方の
ディジタル信号に係数を乗算した信号から減算すること
により、 係数を乗算した信号に含まれる量子化雑音の平均値を相
殺し、出力信号の直流オフセット成分を軽減するもので
ある。

〔従来の技術〕

２連符月化されたディジタル信号を処理するディジタル
フィルタとして、種々のものが提案されている。代表的
なものとして、縦続型、直接型、格子型の構成が知られ
ている。縦続型および直接型の構成に関しては、エイ・
ブイ・オッペンハイム（Ｏｐｐｅｎｈｅｉｍ、＾、Ｖ２
）およびアール・ダブリュー・シャツｙ　（Ｓｃｈａｆ
ｅｒ、Ｒ，Ｗ２）著、プレンティス・ホール（ＰＲＥＮ
ＴＩＣＥ−１１ＡＬＬ）社刊（１９７５年）、［ディジ
タル信号処理（Ｄｉｇｉｔａｌ　ＳｉｇｎａｌＰｒｏｃ
ｅｓｓｉｎｇ）　Ｊに詳しく説明されている。また、格
子型の構成に関しては、斉藤収三および中田和男著、オ
ーム社刊（１９８１年）、「音声情報処理の基礎」に詳
しく説明されている。

第２図、第４図、第７図および第９図に従来例のディジ
タルフィルタに用いられる回路要素を示す。第２図は、
二つの入力端子１．２からのディジタル入力信号Ｘｌ、
Ｘ２に、乗算器３．４でそれぞれ係数ａ１、ａ！を乗算
し、これを加算器５で加算し、加算結果を出力端子６に
出力する回路要素を示す。第４図、第７図および第９図
は、それぞれ縦続型、直接型、格子型のディジタルフィ
ルタを示す。これらの図および後述の第３図、第６図お
よび第８図において、乗算器を三角形のブロックで示し
、遅延素子を四辺形のブロックで示し、加算器を円形の
ブロックで示す。

〔発明が解決しようとする問題点〕

これらのディジタルフィルタを金物または信号処理プロ
セッサで実現する場合に、一般的に、信号は有限語長の
２の補数表示で表される。この場合に、振幅特性が高域
側に比べて低域側で大きく遮断特性が急峻なフィルタを
実現しようとすると、従来例の構成では、フィルタのイ
ンパルス応答出力の直流オフセットが出力信号に対して
重畳されて、理想特性から大きくずれる欠点があった。

この理由を第１０図および第１１図を参照して説明する
。第１０図は星了−化雑音の発生原理を示し、第１１図
は量子化雑音の分布を示す。Δ（：１信月の量子化ステ
ップを示す。

信号を２の補数表示で表す場合に、Ｎヒツトの信号とＭ
ビットの係数とを乗算すると、その結果ＸはＮ＋Ｍ−１
ビツトとなる。これをＮビットに切り捨てて値Ｑ（×）
を得ると、 ｅ＝Ｑ（ｘｌ−ｘ で表される量子化雑音ｅが発生ずる。この量子化雑音は
、第１１図に示すようにその分布が負側にかたよる。こ
のため、複数個の乗算器から発生した量子化雑音が相加
され、フィルタ出力に大きな直流オフセットが生じる。

本発明は、以上の問題点を解決し、直流オフセットの少
ない出力が得られるディジタルフィルタを提供すること
を目的とする。

〔問題点を解決するための手段〕

本発明のディジタルフィルタは、２遊杆号化された第一
のディジタル信号に第一の係数を乗算する第一の乗算器
と、２遊杆号化された第二のディジタル信号に第二の係
数を乗算する第二の乗算器と、上記第一の乗算器の出力
と」１記第二の乗算器の出力とを加算する加算器とをひ
とつの回路要素として備え、この回路要素が入力端子と
出力端子との間に複数個組め合わされて構成されたディ
ジタルフィルタにおいて、上記回路要素は、上記第二の
乗算器が上記第一のディジタル信ηと上記第一の係数と
の一方について符号を反転して乗算する手段を含み、上
記加算器が上記第二の乗算器の出力の符号を反転させる
手段を含むことを特徴とする。

〔作　用〕

本発明のディジタルフィルタは、一方のディジタル信号
またはそれに乗算する係数の符号を反転させて処理し、
これを他方のディジタル信号に係数を乗算した信号から
減算する回路要素を備えている。このような減算により
直流オフセット成分も減算され、出力信号の直流オフセ
・ノド成分が減少する。

〔実施例〕

第１図は本発明ディジタルフィルタに用いる回路要素を
示す。

入力端子１．２はそれぞれ乗算器３．４に接続される。

乗算器３．４は加算器５に接続される。

加算器５は出力端子６に接続される。

入力端子１．２にはそれぞれディジタル入力信号Ｘｌ　
、Ｘ！が入力される。乗算器３は、ディジタル入力信号
Ｘ１に係数ａ１を乗算する。乗算器４は、ディジタル入
力信号Ｘ、に係数−ａ２を乗算する。加算器５は、乗算
器３の出力から乗算器４の出力を減算する。これにより
、第２図に示した従来例と同様に、出力端子６にａｌｘ
、＋ａ２ｘ。

の出力が得られる。

この出力に対して、量子化雑音の平均値は、乗算器３に
よるものと乗算器４によるものとが加算器５で相殺され
る。したがって、出力端子６がらの出力信号に含まれる
直流オフセット分は従来例に比較して非常に改善される
。

以上の実施例において、ディジタル入力信号ｘ２の符号
を乗算器４に入力する前に反転させ、これに係数ａ２を
乗算し、加算器５で減算しても本発明を同様に実施でき
る。

さらに、乗算器３．４と加算器５との間に、加算器、遅
延素子等を含む回路を挿入しても本発明を同様に実施で
きる。

第３図は本発明第一実施例ディジタルフィルタの回路構
成図である。本実施例は、第４図に示した従来例ディジ
タルフィルタの巡回項に、本発明を実施した例である。

第５図は、第一実施例とこれに対応する従来例との構成
による低域通過フィルタのインパルス応答を示す。従来
例の場合には、インパルス応答で負の直流オフセットが
発生するが、本実施例では、量子化雑音のない理想特性
に近づき、直流オフセットが大きく改善されている。

第６図は本発明第二実施例ディジタルフィルタの回路構
成図である。本実施例は、第７図に示した直接型構成の
全極形フィルタ、すなわち巡回項だけで構成されたフィ
ルタに、本発明を実施した例である。

第８図は本発明第三実施例ディジタルフィルタの回路構
成図である。本実施例は、第９図に示した格子型構成の
ディジタルフィルタに本発明を実施した例である。

第二および第三実施例の場合にも、第一実施例と同様に
直流オフセ・７トを低減することができる。

〔発明の効果〕

以上説明したように、本発明のディジタルフィルタは、
２連符月化されたディジタル信号を処理する場合、特に
このディジタル信号が２の補数表示で表されている場合
に、ｍ１化雑音による直流オフセットを軽減できる。本
発明は、低域フィルタに使用して、急峻な遮１す１″１
．冒１１が容易にｌＪられる効果がある。

【図面の簡単な説明】

第１図は本発明ディジタルフィルタに用いる回路要素を
示す図。 第２図は従来例ディジタルフィルタに用いる回路要素を
示す図。 第３図は本発明第一実施例ディジタルフィルタの回路構
成図。 第４図は従来例ディジタルフィルタの回路構成図。 第５図は低域通過フィルタのインパルス応答を示す図。 第６図は本発明第二実施例ディジタルフィルタの回路構
成図。 第７図は従来例ディジタルフィルタの回路構成図。 第８図は本発明第三実施例ディジタルフィルタの回路構
成図。 第９図は従来例ディジタルフィルタの回路構成図。 第１Ｏ図は量子化雑音の発生原理図。 第１１図は量子化雑音の分布図。 ■、２・・・入力端子、３．４．４′・・・乗算器、５
．５′・・・加算器、６・・・出力端子、Ｔ・・・遅延
素子。

Claims (1)

【特許請求の範囲】
1. （１）２進符号化された第一のディジタル信号に第一の
   係数（ａ＿１）を乗算する第一の乗算器（３）と、 ２進符号化された第二のディジタル信号に第二の係数（
   ａ＿２）を乗算する第二の乗算器（４）と、上記第一の
   乗算器の出力と上記第二の乗算器の出力とを加算する加
   算器（５）と をひとつの回路要素として備え、 この回路要素が入力端子と出力端子との間に複数個組み
   合わされて構成されたディジタルフィルタにおいて、 上記回路要素は、 上記第二の乗算器が上記第一のディジタル信号と上記第
   一の係数との一方について符号を反転して乗算する手段
   を含み、 上記加算器が上記第二の乗算器の出力の符号を反転させ
   る手段を含む ことを特徴とするディジタルフィルタ。