JPS62140450A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62140450A
JPS62140450A JP28092585A JP28092585A JPS62140450A JP S62140450 A JPS62140450 A JP S62140450A JP 28092585 A JP28092585 A JP 28092585A JP 28092585 A JP28092585 A JP 28092585A JP S62140450 A JPS62140450 A JP S62140450A
Authority
JP
Japan
Prior art keywords
steam
hydrogen
gas
capacitor
ta2o5
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28092585A
Other languages
English (en)
Inventor
Taijo Nishioka
西岡　泰城
Hiroshi Jinriki
博 神力
Noriyuki Sakuma
憲之 佐久間
Kiichiro Mukai
向　喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28092585A priority Critical patent/JPS62140450A/ja
Publication of JPS62140450A publication Critical patent/JPS62140450A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はＬＳＩ用小面積、高容量のキャパシタに適して
誘電体を形成する方法に関する。
〔発明の背景〕
ダイナミックメモリ（ＤＲＡＭ）では、電荷蓄積用キャ
パシタの小面積化が必要であるが、そのさい、比誘電率
が高く耐縁耐圧が高い誘電体が必要とされている。この
高誘電体の例として例えば、酸化タンタル（ＴａｚＯ＋
ｓ）では、特開昭５９−１００５６８に示されているよ
うに電気的特性が不安定でＬＳＩ用誘電体に適していな
かった。このＴａｚＯａ膜は例えばスパッタ法などによ
って形成されるため、膜中に非結合電子対やトラップ準
位等が多く、かつ界面準位も多かった。これらのＴａｚ
Ｏａ＃Ｊ！１の不安定性を解消する方法として、高温の
水素アニールや窒素アニールなどが有効であるが、これ
らのアニールによって、Ｔａｘｅｓキャパシタの電気的
不安定性については、改善の効果があるが、反面キャパ
シタの耐圧劣化という現像が起った。この現象は、高温
のアニールによって、Ｔａ２ｅ！Ｉ中のＴ　ａ　−０の
結合が切れてキャパシタのリーク電流が増えたためと考
えられる。
〔発明の目的〕
本発明の目的は、固定電荷および界面準位密度の少ない
ＬＳＩ用誘電体を提供することにあるゆ〔発明の概要〕 本発明はＴａｚＯδ／　Ｓ　ｉの界面を酸素を含まない
■水素と水蒸気の混合雰囲気中、または■不活性ガスと
水蒸気の混合雰囲気中で加熱することにより、Ｔａ２０
６キヤパシタの耐圧を劣化させることなしに、ＴａｚＯ
δ膜中の固定電荷および界面準位を減少させたものであ
る。
〔発明の実施例〕
以下、本発明の一実施例を第１図によって説明する。
（実施例１） 第１図にＳｉ基板１上にＴａｚＯａ２が例えば反応性ス
パッタ法によって形成されているキャパシタの断面図を
示す。本構造を水素と水蒸気との混合ガス中で加熱する
。この方法によって、固定電荷および界面準位が減って
、電気的性の安定なキャパシタが得られた。
（実施例２） 第１図の構造で、さらに高温の水素と水蒸気との混合雰
囲気中で加熱することによりＴａ５ｋｓ／Ｓｉの界面に
Ｓｉ○２３をを形成することができ、固定電荷および界
面準位が減るのみでなく、リーク電流を減少させること
もできた。
なお、本実施例におけるガスは水素と水蒸気の混合ガス
を用いたが、水蒸気を含む窒素あるいはアルゴンガスな
どの不活性ガスを用いても同様な効果が得られる。
さらに、本発明による水素と水蒸気の混合がスによるア
ニールは、Ｗ、　Ｍ　ｏ　、　Ｔ　ｊ、　Ｗ、　Ｗシリ
コン合金、ＭＯシリコン合金等の高融点金属がウエン表
面に露出している場合にもこれらを酸化させずに高誘電
率絶縁膜に酸素を供給しつつ、かつこれらの高融点金属
を酸化させないという半導体プロセス上大きな利点を持
っている。また、高誘電率絶縁膜とＳｉ基板の界面を酸
化する場合にも同様な効果がある。
〔発明の効果〕
本発明によれば、比誘電率の大きいＴａｚＯδ等の絶縁
膜を固定電荷、界面準位の少ない誘電体を形成できるの
で、ＬＳＩに必要な小面積かつ大容量のキャパシタを形
成することができる。
【図面の簡単な説明】
第１図および第２図は本発明によるキャパシタの断面図
をそれぞれ示している。

Claims (1)

  1. 【特許請求の範囲】 １、シリコン半導体基板上に高誘電率絶縁膜を形成し、
    水蒸気を含む水素雰囲気中または窒素ガス等の不活性ガ
    スの混合ガス中で加熱する工程を有してなることを特徴
    とする半導体装置の製造方法。 ２、シリコン半導体基板上に高誘電率絶縁膜を形成し、
    水蒸気を含む水素雰囲気中または窒素ガス等の不活性ガ
    ス中で加熱することによつて、シリコン半導体基板と高
    誘電率絶縁膜の界面にＳｉＯ＿２を形成する工程を有し
    てなることを特徴とする第１項記載の半導体装置の製造
    方法。
JP28092585A 1985-12-16 1985-12-16 半導体装置の製造方法 Pending JPS62140450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28092585A JPS62140450A (ja) 1985-12-16 1985-12-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28092585A JPS62140450A (ja) 1985-12-16 1985-12-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62140450A true JPS62140450A (ja) 1987-06-24

Family

ID=17631843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28092585A Pending JPS62140450A (ja) 1985-12-16 1985-12-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62140450A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5547891A (en) * 1992-07-01 1996-08-20 Texas Instruments Incorporated Structural modification to enhance DRAM gate oxide quality
US5957847A (en) * 1996-01-23 1999-09-28 Minakuchi; Yoshihisa Method and apparatus for detecting foreign bodies in the medullary cavity
KR100468665B1 (ko) * 1997-05-16 2005-08-29 삼성전자주식회사 산화막형성방법
WO2011074604A1 (ja) * 2009-12-18 2011-06-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5547891A (en) * 1992-07-01 1996-08-20 Texas Instruments Incorporated Structural modification to enhance DRAM gate oxide quality
US5957847A (en) * 1996-01-23 1999-09-28 Minakuchi; Yoshihisa Method and apparatus for detecting foreign bodies in the medullary cavity
KR100468665B1 (ko) * 1997-05-16 2005-08-29 삼성전자주식회사 산화막형성방법
WO2011074604A1 (ja) * 2009-12-18 2011-06-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
JP5462885B2 (ja) * 2009-12-18 2014-04-02 株式会社日立国際電気 半導体装置の製造方法および基板処理装置

Similar Documents

Publication Publication Date Title
JPS58220457A (ja) 誘電体材料の形成方法
US5268311A (en) Method for forming a thin dielectric layer on a substrate
EP0137196A2 (en) Process for making high dielectric constant nitride based materials and devices using the same
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
KR0148679B1 (ko) 이트륨 산화물을 포함하는 스택된 절연막
JPS61142739A (ja) 半導体装置の製造方法
CN102104074A (zh) 半导体器件及其制造方法
JPS626350B2 (ja)
US4584205A (en) Method for growing an oxide layer on a silicon surface
KR20030015000A (ko) 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법
JPH02281621A (ja) 半導体素子とその形成方法、金属堆積装置、金属源製造方法
JPH033388B2 (ja)
JPS62140450A (ja) 半導体装置の製造方法
JPH10178170A (ja) 半導体装置及びその製造方法
JPH0236559A (ja) 半導体装置及びその製造方法
JPH0522392B2 (ja)
JPH0689968A (ja) キャパシタおよびその製造方法
JPS62252961A (ja) 半導体装置の製造方法
KR100312996B1 (ko) 반도체장치의절연막제조방법
JPH06209049A (ja) 半導体装置の製造方法
JPS61101069A (ja) 半導体装置の製造方法
JPH01246860A (ja) 半導体装置の製造方法
US5139869A (en) Thin dielectric layer on a substrate
JPH02113527A (ja) 無機誘電薄層の形成方法
KR20000053449A (ko) 반도체 장치 및 집적회로 디바이스