JPS62137573A - 半導体集積回路の故障診断方法 - Google Patents
半導体集積回路の故障診断方法Info
- Publication number
- JPS62137573A JPS62137573A JP60277871A JP27787185A JPS62137573A JP S62137573 A JPS62137573 A JP S62137573A JP 60277871 A JP60277871 A JP 60277871A JP 27787185 A JP27787185 A JP 27787185A JP S62137573 A JPS62137573 A JP S62137573A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- tester
- signal lines
- signal line
- failures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体集積回路の故障診断方法に関する。
半導体集積回路のテストにおいて故障回路であると判定
された場合、その故障回路の故障箇所を検出するために
故障シミュレータが使用される＠故障シュミレータでは
外部出力を指定し１回路の信号線に故障を仮定してその
故障回路のシミュレーションを行い回路の故障情報を得
る。そしてこの故障情報とＬ８Ｉテスターとの情報とか
ら回路の故障箇所の候補となる信号線を特定する。この
ようにして特定された故障箇所の候補となる信号線を電
子ビームテスターまたはレーザービームテスターで観測
することにより故障箇所である信号線を検出する。
された場合、その故障回路の故障箇所を検出するために
故障シミュレータが使用される＠故障シュミレータでは
外部出力を指定し１回路の信号線に故障を仮定してその
故障回路のシミュレーションを行い回路の故障情報を得
る。そしてこの故障情報とＬ８Ｉテスターとの情報とか
ら回路の故障箇所の候補となる信号線を特定する。この
ようにして特定された故障箇所の候補となる信号線を電
子ビームテスターまたはレーザービームテスターで観測
することにより故障箇所である信号線を検出する。
しかしながら、大規模な半導体集積回路の場合、上記の
故障診断方法は実用的でなくなる。つまり大規模回路の
全ての信号線に故障を仮定して故障シミュレーションを
行うことは計算機時間の点から実用的ではなく、また、
信号線を選択して故障を仮定した場合には故障箇所を噴
出することが困難になる。さらに１％特定された故障箇
所の候補となる信号線の数が大きなとき、候補となるす
べての信号線を電子ビームテスターまたはレーザービー
ムテスターで観測することにも処理時間の点から困難が
ある。
故障診断方法は実用的でなくなる。つまり大規模回路の
全ての信号線に故障を仮定して故障シミュレーションを
行うことは計算機時間の点から実用的ではなく、また、
信号線を選択して故障を仮定した場合には故障箇所を噴
出することが困難になる。さらに１％特定された故障箇
所の候補となる信号線の数が大きなとき、候補となるす
べての信号線を電子ビームテスターまたはレーザービー
ムテスターで観測することにも処理時間の点から困難が
ある。
以上のように大規模な半導体集積回路の故障診断には数
々の問題点がある。
々の問題点がある。
本発明は以上の問題を解決して、大模模な半導体集積回
路の故障診断を実出的な時間内で行う方法を提供するこ
とを目的とする。
路の故障診断を実出的な時間内で行う方法を提供するこ
とを目的とする。
第１図は本発明に従う故障診断方法を示す流れ図である
。はじめに、ＬＳＩテスターからの情報と故障シミュレ
ータの情報とから故障箇所の候補となる信号線を特定す
る。故障シミュレータは、集積回路の外部出力を指定し
、故障を仮定する信号線を選定して実行する。信号線の
選定は回路動作上の重要順または階層設計の場合は上位
階層から下位階層への順にしたがう。
。はじめに、ＬＳＩテスターからの情報と故障シミュレ
ータの情報とから故障箇所の候補となる信号線を特定す
る。故障シミュレータは、集積回路の外部出力を指定し
、故障を仮定する信号線を選定して実行する。信号線の
選定は回路動作上の重要順または階層設計の場合は上位
階層から下位階層への順にしたがう。
次に、故障箇所の候補となる信号線を観測点として電子
ビームテスターまたはレーザービームテスターでテスト
を行なう。ここで故障箇所が検出された場合には、故障
診断は終了する。検出されない場合は、集積回路の外部
出力の他に、上記の観測点を外部出力として、故障を仮
定する信号線を新たに選択して故障シミュレーションを
実行する。その上で故障箇所の候補となる信号線を次の
観測点とする。
ビームテスターまたはレーザービームテスターでテスト
を行なう。ここで故障箇所が検出された場合には、故障
診断は終了する。検出されない場合は、集積回路の外部
出力の他に、上記の観測点を外部出力として、故障を仮
定する信号線を新たに選択して故障シミュレーションを
実行する。その上で故障箇所の候補となる信号線を次の
観測点とする。
そして、故障箇所が検出されるまで上記の処理を繰り返
す。
す。
本発明に従えば、大規模な半導体集積回路の故障診断を
実用的な時間内で行うことが可能になる。
実用的な時間内で行うことが可能になる。
集積回路のテストにおいて、観測点の増加はテストを容
易にすることが一般に知られているが、電子ビームテス
ターまたはレーザービームテスタで集積回路の内部信号
線を観測し、その内部信号線を外部出力として故障シミ
ュレーションを行うことは故障診断において有力な情報
を与え、故障診断を容易にすることができる。
易にすることが一般に知られているが、電子ビームテス
ターまたはレーザービームテスタで集積回路の内部信号
線を観測し、その内部信号線を外部出力として故障シミ
ュレーションを行うことは故障診断において有力な情報
を与え、故障診断を容易にすることができる。
〔発明の！ｌ！施例流
側発明に従う故障診断方法を第２図に示す階１的に設計
された集積回路の故障診断に適用した場合について説明
する。
された集積回路の故障診断に適用した場合について説明
する。
Ｉ、、Ｉ！・・・ｌを外部入力ｓ Ｏｆ！ １０ ＊’
、’ ＠・・・Ｏｋを外部出力とし、信号線Ａｔ＊Ａ＊
＋・・・Ａｍに故障を仮定して故障シミュレーションを
行う。
、’ ＠・・・Ｏｋを外部出力とし、信号線Ａｔ＊Ａ＊
＋・・・Ａｍに故障を仮定して故障シミュレーションを
行う。
Ｌ８Ｉテスターは実際のチップに所定のテストパターン
を入力し、チップからの出カバターンを読むものである
。例えば工というテストパターンが入力される。出カバ
ターンはチップの故障に応じて種々の形態を取り得る。
を入力し、チップからの出カバターンを読むものである
。例えば工というテストパターンが入力される。出カバ
ターンはチップの故障に応じて種々の形態を取り得る。
故障シミュレータは信号線に故障を仮定し、各故障に対
応して、出カバターンをシミュレートする。例えば、あ
る入出カバターンの組工、に関しては、信号線Ａ、 、
Ａ、・・・Ａｍの内、Ｎ、又はＡ、に故障（縮退故障
〕がある事が示される。こうして故障シミュレーション
では入出カバターンの組と故障との対照テーブルが作ら
れる。
応して、出カバターンをシミュレートする。例えば、あ
る入出カバターンの組工、に関しては、信号線Ａ、 、
Ａ、・・・Ａｍの内、Ｎ、又はＡ、に故障（縮退故障
〕がある事が示される。こうして故障シミュレーション
では入出カバターンの組と故障との対照テーブルが作ら
れる。
従うて％ＬＳＩテスターの結果と、故障シミュレータの
結果をつき合せて故障箇所の候補となる信号線が特定さ
れる。この様にして、故障シミュレーションにより得ら
れた情報とＬＳＩテスターからの情報とから故障箇所の
候補となる信号線を特定し、その信号線を電子ビームテ
スターまたはレーザービームテスターで観測する〔第２
図（Ａ）〕信号線Ａ１ ｍ Ａｍを観測点とした場合１
次に、０１゜Ｏ！、・・・Ｏｋ他に例えばＡｔ−Ａｔ
（−外部出力にし、信号線ＢＩｓ Ｂｔ ＠・・・Ｂ
ｎに故障を仮定して故障シミュレーションを行なう。実
際の集積回路の外部出力に加えて、観測点が増える。そ
して、この故障シミュレーションからの情報（対照テー
ブル）と、ＬＳＩテスター及び電子ビームテスターまた
はレーザービームテスターから、観測点Ｏｆ、Ｏ！・・
・、 Ｏｋ 、 Ａｌ−Ａｍにおける出カバターン情報
とにより上記と同様ＡＮＤを取って第２次故障候補を抽
出し、電子ビームテスター又はレーザービームテスター
で故障候補となる信号線例えばＢ、 、 Ｂ。
結果をつき合せて故障箇所の候補となる信号線が特定さ
れる。この様にして、故障シミュレーションにより得ら
れた情報とＬＳＩテスターからの情報とから故障箇所の
候補となる信号線を特定し、その信号線を電子ビームテ
スターまたはレーザービームテスターで観測する〔第２
図（Ａ）〕信号線Ａ１ ｍ Ａｍを観測点とした場合１
次に、０１゜Ｏ！、・・・Ｏｋ他に例えばＡｔ−Ａｔ
（−外部出力にし、信号線ＢＩｓ Ｂｔ ＠・・・Ｂ
ｎに故障を仮定して故障シミュレーションを行なう。実
際の集積回路の外部出力に加えて、観測点が増える。そ
して、この故障シミュレーションからの情報（対照テー
ブル）と、ＬＳＩテスター及び電子ビームテスターまた
はレーザービームテスターから、観測点Ｏｆ、Ｏ！・・
・、 Ｏｋ 、 Ａｌ−Ａｍにおける出カバターン情報
とにより上記と同様ＡＮＤを取って第２次故障候補を抽
出し、電子ビームテスター又はレーザービームテスター
で故障候補となる信号線例えばＢ、 、 Ｂ。
を観測する〔第２図（Ｂｌ ）。
上記の処理を階層的に設計された集積回路の階層順に行
ない、故障が検出されるまで繰り返す。
ない、故障が検出されるまで繰り返す。
第１図は本発明の診断方法を示すフローチャート、第２
図は本発明を適用した集積口％、（Ａ）は全口 体回晴１． （Ｂｌは部分回路の図である。 −において。 １１．１２・・・工ｊ；外部入力ｓ ｏ、 ｅｏｇ ＋
・・・Ｏｋ；外部出力、ＡＩ 、Ａ！、＝−Ａｍ、 Ｂ
１ 、８ｇ 、−Ｂｎ ；信号暉。 代理人 弁理士 則 近 憲 右 同 竹 花 喜久男 第 １ 図 第 ２ ＣＢ） 図
図は本発明を適用した集積口％、（Ａ）は全口 体回晴１． （Ｂｌは部分回路の図である。 −において。 １１．１２・・・工ｊ；外部入力ｓ ｏ、 ｅｏｇ ＋
・・・Ｏｋ；外部出力、ＡＩ 、Ａ！、＝−Ａｍ、 Ｂ
１ 、８ｇ 、−Ｂｎ ；信号暉。 代理人 弁理士 則 近 憲 右 同 竹 花 喜久男 第 １ 図 第 ２ ＣＢ） 図
Claims (1)
- 集積回路の実際の外部出力の他に、内部信号線の電圧状
態を観測する電子ビームテスターまたはレーザーテスタ
ーの観測信号線を外部出力に加えて内部回路の信号線の
故障候補を抽出し、その信号線を電子ビームテスターま
たはレーザービームテスターで観測して故障診断をする
ことを特徴とする半導体集積回路の故障診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60277871A JPS62137573A (ja) | 1985-12-12 | 1985-12-12 | 半導体集積回路の故障診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60277871A JPS62137573A (ja) | 1985-12-12 | 1985-12-12 | 半導体集積回路の故障診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137573A true JPS62137573A (ja) | 1987-06-20 |
Family
ID=17589442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60277871A Pending JPS62137573A (ja) | 1985-12-12 | 1985-12-12 | 半導体集積回路の故障診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137573A (ja) |
-
1985
- 1985-12-12 JP JP60277871A patent/JPS62137573A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308290B1 (en) | Look ahead scan chain diagnostic method | |
| US5570376A (en) | Method and apparatus for identifying faults within a system | |
| US7266741B2 (en) | Generation of test vectors for testing electronic circuits taking into account of defect probability | |
| JP2003084036A (ja) | 診断システム及び診断方法 | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| Shigeta et al. | An improved fault diagnosis algorithm based on path tracing with dynamic circuit extraction | |
| WO2008010648A1 (en) | Matching method for multiple stuck-at faults diagnosis | |
| JPS62137573A (ja) | 半導体集積回路の故障診断方法 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| Pomeranz et al. | $ z $-Diagnosis: A Framework for Diagnostic Fault Simulation and Test Generation Utilizing Subsets of Outputs | |
| JPH05119122A (ja) | スキヤン回路のテストパターン生成方法 | |
| JPH01244384A (ja) | 論理集積回路の故障診断装置 | |
| Millman et al. | Diagnosing CMOS bridging faults with stuck-at, IDDQ, and voting model fault dictionaries | |
| JP2800755B2 (ja) | Ｃｍｏｓ集積回路の故障診断装置及び診断方法 | |
| Desineni et al. | A multi-stage approach to fault identification using fault tuples | |
| JPH0389179A (ja) | 故障診断装置 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 | |
| Wen et al. | IDDQ test vector selection for transistor short fault testing | |
| JPH0787207B2 (ja) | 集積回路試験装置 | |
| Krasniewski | Automatic Design of Exhaustively Self-Testing VLSI Circuits | |
| JPH0391846A (ja) | 障害検出回路の相互関係図生成方式 | |
| JPH0755887A (ja) | 故障診断装置 | |
| JPH0259628B2 (ja) | ||
| Ryan et al. | Test set partitioning and dynamic fault dictionaries for sequential circuits |