JPS62134741A - シリアル入力方式 - Google Patents
シリアル入力方式Info
- Publication number
- JPS62134741A JPS62134741A JP60274384A JP27438485A JPS62134741A JP S62134741 A JPS62134741 A JP S62134741A JP 60274384 A JP60274384 A JP 60274384A JP 27438485 A JP27438485 A JP 27438485A JP S62134741 A JPS62134741 A JP S62134741A
- Authority
- JP
- Japan
- Prior art keywords
- baud rate
- information
- input device
- information processing
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔（改変〕
情報処理装置と入力装置の接続において、情報処理装置
と第１の入力４Ａ置とをシリアル・インタフェースで接
続し、第１の入力装置の下位に第２の入力装置を接続し
、第２の入力装置と情報処理装置間の情報転送を第１の
入力装置及びシリアル・インタフェースを介して行うよ
うに構成された情＋し処理システムにおいて、情報処理
装置と第１の入力装置との間で情報転送を行う場合には
情報処理装置のインタフェース部のボーレー１−を第１
の入力装置に適合するように自動的に変更し、情報処理
装置と第２の入力装置との間で情報転送を行う場合には
情報処理装置のインタフェース部のボーレートを第２の
入力装置に適合するように自・動的に変更するシリアル
入力方式である。
と第１の入力４Ａ置とをシリアル・インタフェースで接
続し、第１の入力装置の下位に第２の入力装置を接続し
、第２の入力装置と情報処理装置間の情報転送を第１の
入力装置及びシリアル・インタフェースを介して行うよ
うに構成された情＋し処理システムにおいて、情報処理
装置と第１の入力装置との間で情報転送を行う場合には
情報処理装置のインタフェース部のボーレー１−を第１
の入力装置に適合するように自動的に変更し、情報処理
装置と第２の入力装置との間で情報転送を行う場合には
情報処理装置のインタフェース部のボーレートを第２の
入力装置に適合するように自・動的に変更するシリアル
入力方式である。
本発明は、例えば情報処理装置と、この情報処理装置に
シリアル・インタフェースを介して接続されるキーボー
ド装置と、このキーボード装置及びシリアル・インタフ
ェースを介して悄１ｆａ処理装置に接続されるマウスや
トランク・ボール、ｔｉＩ気カー１・・リーグ、ジョイ
ステック等の入力装置とをｆｌするパソコン・システム
において、情報処理装置とキーボード装置との間で１１
！？ｔド転送を行う場合には情報転送のボーレートを例
えば１２００［３Ｐｓに自動的に設定し、情報処理袋：
ηとマウス等との間で情報転送を行う場合には情報転送
のボーレートを例えば４８００ＢＰＳに自動的に設定す
るようにしたシリアル入力方式に関するものである。
シリアル・インタフェースを介して接続されるキーボー
ド装置と、このキーボード装置及びシリアル・インタフ
ェースを介して悄１ｆａ処理装置に接続されるマウスや
トランク・ボール、ｔｉＩ気カー１・・リーグ、ジョイ
ステック等の入力装置とをｆｌするパソコン・システム
において、情報処理装置とキーボード装置との間で１１
！？ｔド転送を行う場合には情報転送のボーレートを例
えば１２００［３Ｐｓに自動的に設定し、情報処理袋：
ηとマウス等との間で情報転送を行う場合には情報転送
のボーレートを例えば４８００ＢＰＳに自動的に設定す
るようにしたシリアル入力方式に関するものである。
近年、パソコンやワークステーション等を中心として、
グラフィク画面やカーソル制御にマウスやトラック・ボ
ール等が使用され始めており、また、ＩＤ認識用入力装
置として磁気カード・リーグ等が採用され始めている。
グラフィク画面やカーソル制御にマウスやトラック・ボ
ール等が使用され始めており、また、ＩＤ認識用入力装
置として磁気カード・リーグ等が採用され始めている。
従来、これら入力装置の接続方式としては、情報処理装
置のソリアル・インタフェース部又はパラレル・インタ
フェース部に接続する形態と、専用アダプタを用い情報
処理装置に内蔵する形態とがある。また、キーボードと
マウス入力が同一ラインから入るものも一部に見られる
が、その入力方式としては実情報の前にコード或いはプ
ラグを設けて装置の判別を行う方法が採用されている。
置のソリアル・インタフェース部又はパラレル・インタ
フェース部に接続する形態と、専用アダプタを用い情報
処理装置に内蔵する形態とがある。また、キーボードと
マウス入力が同一ラインから入るものも一部に見られる
が、その入力方式としては実情報の前にコード或いはプ
ラグを設けて装置の判別を行う方法が採用されている。
この従来方式においては、悄ｔｉＫの衝突を避けるため
に、例えばマウスからの情報転送中はキーボード入力を
禁止するような処理が必要となる。また、最大の欠点で
あるが、両入力装置の情報転送レートが変えられないも
のが殆どである。
に、例えばマウスからの情報転送中はキーボード入力を
禁止するような処理が必要となる。また、最大の欠点で
あるが、両入力装置の情報転送レートが変えられないも
のが殆どである。
本発明は、前記の考察に基づくものであって、１１１報
処理装置に装（ｌｆｔされている（若しくは装Ｏｉ可能
な）シリアル・インタフェース又はパラレル・インタフ
ェース又はユーザ・スロットを占有することな（、標（
１ζ入力装置として１００％近く装備されているキーボ
ード装置Ａ置等のインタフェースを（重用することによ
り、ＩＤカード・リーグやマウス、Ｉ・ランク・ボール
等の入力装置を情報処理装置に接続できるようにするこ
とを目的としている。
処理装置に装（ｌｆｔされている（若しくは装Ｏｉ可能
な）シリアル・インタフェース又はパラレル・インタフ
ェース又はユーザ・スロットを占有することな（、標（
１ζ入力装置として１００％近く装備されているキーボ
ード装置Ａ置等のインタフェースを（重用することによ
り、ＩＤカード・リーグやマウス、Ｉ・ランク・ボール
等の入力装置を情報処理装置に接続できるようにするこ
とを目的としている。
また、本発明の他の目的は、高速処理が必要な入力装置
のボーレートを自動的に高くし、低速で良いものについ
てはそれに応じたボーレートを自動的に１１り定できる
ようになったシリアル入力方式を提供することにある。
のボーレートを自動的に高くし、低速で良いものについ
てはそれに応じたボーレートを自動的に１１り定できる
ようになったシリアル入力方式を提供することにある。
本発明は、２種（頁の入力装置からのシリアル情報転送
ボーレートを異なった値に設定し、これを同一シリアル
・インタフェースを介して情報処理装置に転送すること
により、情報処理装置内に置かれているシリアル・イン
タフェース受ＩＳ部の設定ボーレートとシリアル・イン
タフェース上のボーレーＩ−が異なったときフレーミン
グ・エラーが生じることを利用し、このエラーを受信部
ボーレートの切ｉ負要求とし、情報処理装置のインタフ
ェース部のボーレートをダイナミックに切換えることを
特徴としいる。
ボーレートを異なった値に設定し、これを同一シリアル
・インタフェースを介して情報処理装置に転送すること
により、情報処理装置内に置かれているシリアル・イン
タフェース受ＩＳ部の設定ボーレートとシリアル・イン
タフェース上のボーレーＩ−が異なったときフレーミン
グ・エラーが生じることを利用し、このエラーを受信部
ボーレートの切ｉ負要求とし、情報処理装置のインタフ
ェース部のボーレートをダイナミックに切換えることを
特徴としいる。
以下、本発明を図面を参照しつつ説明する。第１図は本
発明による情報処理装置内のシリアル・インタフェース
受信回路の１例を示す図、第２図は本発明によるキーボ
ード内の回路の１例を示す図、第３図は接続形態の例を
示す図である。
発明による情報処理装置内のシリアル・インタフェース
受信回路の１例を示す図、第２図は本発明によるキーボ
ード内の回路の１例を示す図、第３図は接続形態の例を
示す図である。
第３図において、ｌは情報処理装置、２はキーボード装
置、３はマウスやトラック・ボール、■Ｄ識別用入力装
置等の入力装置をそれぞれ示している。情報処理′！Ａ
置１と−１−−ボード装置２の間はシリアル・インタフ
ェースで接続され、キーボード装置２と入力装置３の間
は適当な・インタフェース、例えばパラレル・・インタ
フムースで接続されている。情報処理装置１と入力装置
３との間の情報転送は、シリアル・インタフェース、−
１−一ボート装置２及びパラレル・インタフェースを介
して行われる。
置、３はマウスやトラック・ボール、■Ｄ識別用入力装
置等の入力装置をそれぞれ示している。情報処理′！Ａ
置１と−１−−ボード装置２の間はシリアル・インタフ
ェースで接続され、キーボード装置２と入力装置３の間
は適当な・インタフェース、例えばパラレル・・インタ
フムースで接続されている。情報処理装置１と入力装置
３との間の情報転送は、シリアル・インタフェース、−
１−一ボート装置２及びパラレル・インタフェースを介
して行われる。
第１図は本発明による情報処理装置内のシリアル・イン
タフェース受イＳ回路の１例を示す図である。第１図に
おいて、［Ｃ１はカウンタ、ＩＣ２はＡＮＤ回路、ＩＣ
３はボーレート設定回路、ＩＣ４はインタフェース受信
部をそれぞれ示している。また、信号ＡＢＯＩ及びＡＢ
Ｏ２はレジスタ選ＩＪ＜信号、＊ Ｂ ＲＣＳはボーレ
ート設定指示１３号、＊ＲｒＦ、ＡＤは読取指示信号、
＊ＷＲＩＴＬ、は書込指示（３号、ＤＢＯＯないしＤＢ
Ｏ７はデータ・バス、＊ＫＢＣ５はキーボード１３ｆｊ
尺１言−号、恥Ｓｉはノリアル信号受信部、＊ＳＯはシ
リアル信号送出部、＊１ＮＴｎは中央処理装置への割込
み要求信号をそれぞれ示している。カウンタＩＣＩは例
えばＴ１社（チー１ｔザス・インストルメント社〉のｌ
５１３９であり、ボーレー［設定回路１ｃ３は例えばイ
ンテル社の８２５３であり、インタフェース受信部ＩＣ
４はインテル社の８２５１である。
タフェース受イＳ回路の１例を示す図である。第１図に
おいて、［Ｃ１はカウンタ、ＩＣ２はＡＮＤ回路、ＩＣ
３はボーレート設定回路、ＩＣ４はインタフェース受信
部をそれぞれ示している。また、信号ＡＢＯＩ及びＡＢ
Ｏ２はレジスタ選ＩＪ＜信号、＊ Ｂ ＲＣＳはボーレ
ート設定指示１３号、＊ＲｒＦ、ＡＤは読取指示信号、
＊ＷＲＩＴＬ、は書込指示（３号、ＤＢＯＯないしＤＢ
Ｏ７はデータ・バス、＊ＫＢＣ５はキーボード１３ｆｊ
尺１言−号、恥Ｓｉはノリアル信号受信部、＊ＳＯはシ
リアル信号送出部、＊１ＮＴｎは中央処理装置への割込
み要求信号をそれぞれ示している。カウンタＩＣＩは例
えばＴ１社（チー１ｔザス・インストルメント社〉のｌ
５１３９であり、ボーレー［設定回路１ｃ３は例えばイ
ンテル社の８２５３であり、インタフェース受信部ＩＣ
４はインテル社の８２５１である。
ボーレー１−の設定を行う場合、中央処理装置（図示せ
ず）は、（ＩＴ−Ｓ；Δ［３０１及び△Ｉ”３０２でレ
ジスタのｉｉＩ沢を行い、ボーレート設定値をデータ・
ハスＤＢＯＯないしＤＩ３０７Ｊ二に乗せ、信号＊ＢＲ
Ｃ３及び＊ＷＲＩＴＥをアクティブ（論理Ｏレヘル）に
する。ボーレート設定回路ＩＣ３の○［Ｊ Ｔ２ （ク
ロック）にてシリアル・インタフェース受信部ＩＣ４の
受信ボーレートが変えられる。
ず）は、（ＩＴ−Ｓ；Δ［３０１及び△Ｉ”３０２でレ
ジスタのｉｉＩ沢を行い、ボーレート設定値をデータ・
ハスＤＢＯＯないしＤＩ３０７Ｊ二に乗せ、信号＊ＢＲ
Ｃ３及び＊ＷＲＩＴＥをアクティブ（論理Ｏレヘル）に
する。ボーレート設定回路ＩＣ３の○［Ｊ Ｔ２ （ク
ロック）にてシリアル・インタフェース受信部ＩＣ４の
受信ボーレートが変えられる。
第２図は本発明によるキーボード内の回路の１例を示す
図である。第２図において、ＩＣ５はデコーダ、ＩＣ６
は１チツプのマイクロプロセッサ、Ｐ ］、 Ｏないし
Ｐ４７はボートをそれぞれ示している。デコーダＩ０５
は例えばＴ１社の［，５１５９であり、１デツプのマイ
クｌ：１ブロセソ→）・ＩＣ６はモトローラ社の６３０
１である。マイクロブロセン“すＩＣ（ｉはボー１−Ｐ
２ＯないしＰ３７を介し“ζマウス等の入力装置３と接
続される。ボー１−Ｐ２３は情報処理装置１からのシリ
アル信号送出部に使用され、ボートＰ２４は情報処理装
置１へのシリアル信号送信用に使用される。
図である。第２図において、ＩＣ５はデコーダ、ＩＣ６
は１チツプのマイクロプロセッサ、Ｐ ］、 Ｏないし
Ｐ４７はボートをそれぞれ示している。デコーダＩ０５
は例えばＴ１社の［，５１５９であり、１デツプのマイ
クｌ：１ブロセソ→）・ＩＣ６はモトローラ社の６３０
１である。マイクロブロセン“すＩＣ（ｉはボー１−Ｐ
２ＯないしＰ３７を介し“ζマウス等の入力装置３と接
続される。ボー１−Ｐ２３は情報処理装置１からのシリ
アル信号送出部に使用され、ボートＰ２４は情報処理装
置１へのシリアル信号送信用に使用される。
電源が投入された状態では、第２図のマイクロブ１」セ
ンサ■ｃ ６ Ｕ（＝びに第１図のボーレート設定回路
ＩＣ３及びインタフェース受信部ＩＣ４は、；）−一ボ
ード側のボーレート（例えば１２００［３ＰＳ）に設定
されている。この状態では、情報処理Ａ置１とキーボー
ド装置６２は、電気的に整合性が取れた状態にあり、両
者間での情報の授受には何等の支障もない。
ンサ■ｃ ６ Ｕ（＝びに第１図のボーレート設定回路
ＩＣ３及びインタフェース受信部ＩＣ４は、；）−一ボ
ード側のボーレート（例えば１２００［３ＰＳ）に設定
されている。この状態では、情報処理Ａ置１とキーボー
ド装置６２は、電気的に整合性が取れた状態にあり、両
者間での情報の授受には何等の支障もない。
次に入力装置３ （以下、マウスとして説明する）を操
作したとき、マウス３から情報処［１１（装置Ｉへの転
送信号はキーボード装置２のバラ駅ル入力端で受信され
る。このときマイクロプロセッサＩＣＧ内では受信スト
ローブ信号ＳＣＩにて割込みがかかり、マイク玉」プｌ
コセソサ１〔二〇はマウス３からの情報転送があったこ
とを検出する。マイクロブじ１セノザｌｃ６は、先ず前
記割込み要求により現在シリアル・インタフェース上に
キーボード側からの情報が転送されていないことを６に
認した後、即座にシリアル・インタフェースの転送ボー
レートをマウス３に割当てられているボーレート（例え
ば４８００Ｉ３ＰＳ）に変更し、このボーレー１−にて
情報をシリアル・インタフェース上に送出する。なお、
このときデータは何でも良い。情報処理装置１内のイン
タフェース受信部ＴＣ４ば、このときキーボード側のボ
ーレートになっているためパラレル・インタフェースか
らの割込みにてマイクロプロセッサＪＣ６から送出され
たシリアル信号を受信すると、フレーミング・エラーが
発生する。これにより、インタフェース受信部１ｃ４は
、；す１１込み信号＊１ＮＴｎを発生し、入力装置の切
換要求が起こったことを中央処理装置に知らせる。中央
処理装置は、この割込みを受信すると、フレーミング・
エラーであることを６’ｉ、ｆ忍した後にボーレート設
定回路１ｃ３のレジスタを書換え、ボーレート・りＩＩ
ノックマウス３側に同量させる。
作したとき、マウス３から情報処［１１（装置Ｉへの転
送信号はキーボード装置２のバラ駅ル入力端で受信され
る。このときマイクロプロセッサＩＣＧ内では受信スト
ローブ信号ＳＣＩにて割込みがかかり、マイク玉」プｌ
コセソサ１〔二〇はマウス３からの情報転送があったこ
とを検出する。マイクロブじ１セノザｌｃ６は、先ず前
記割込み要求により現在シリアル・インタフェース上に
キーボード側からの情報が転送されていないことを６に
認した後、即座にシリアル・インタフェースの転送ボー
レートをマウス３に割当てられているボーレート（例え
ば４８００Ｉ３ＰＳ）に変更し、このボーレー１−にて
情報をシリアル・インタフェース上に送出する。なお、
このときデータは何でも良い。情報処理装置１内のイン
タフェース受信部ＴＣ４ば、このときキーボード側のボ
ーレートになっているためパラレル・インタフェースか
らの割込みにてマイクロプロセッサＪＣ６から送出され
たシリアル信号を受信すると、フレーミング・エラーが
発生する。これにより、インタフェース受信部１ｃ４は
、；す１１込み信号＊１ＮＴｎを発生し、入力装置の切
換要求が起こったことを中央処理装置に知らせる。中央
処理装置は、この割込みを受信すると、フレーミング・
エラーであることを６’ｉ、ｆ忍した後にボーレート設
定回路１ｃ３のレジスタを書換え、ボーレート・りＩＩ
ノックマウス３側に同量させる。
次に中央処理装置はインタフェース受信部ＩＣ４に対し
て切換完了コートを書込み、シリアル・ア市シトＳＯを
通してキーボード側のマイク１コブロセノリ・ＩＣ６に
通知する。なお、このシーケンスを取らないで、待Ｇｕ
ｌｆ、＋Ｉ間を予め決めておき、マイクＤブ１：１セソ
ザＩＣ６側でその時間だけ待たせることＩ）可能である
。マイクロプロセッサＩＣＧは、切換完了コードを受信
した後に、パラレル入力を介して受信されたマウス３か
らのｊｉ’ｔ ？［ａをシリアル出力を介して送り出し
、情報処理′Ａ置ｌはごれを受信する。なお、フレミン
グ・エラーか或いは切換要求かについては、中央処理装
置にてボーレー１− ＬＪＪ換完了後、一定時間内にデ
ータが受信されるか斤かにより判定可能である。前述の
説明とは逆にマウス３からキーボード装置２への切換え
も同（膿な手順で行われる。
て切換完了コートを書込み、シリアル・ア市シトＳＯを
通してキーボード側のマイク１コブロセノリ・ＩＣ６に
通知する。なお、このシーケンスを取らないで、待Ｇｕ
ｌｆ、＋Ｉ間を予め決めておき、マイクＤブ１：１セソ
ザＩＣ６側でその時間だけ待たせることＩ）可能である
。マイクロプロセッサＩＣＧは、切換完了コードを受信
した後に、パラレル入力を介して受信されたマウス３か
らのｊｉ’ｔ ？［ａをシリアル出力を介して送り出し
、情報処理′Ａ置ｌはごれを受信する。なお、フレミン
グ・エラーか或いは切換要求かについては、中央処理装
置にてボーレー１− ＬＪＪ換完了後、一定時間内にデ
ータが受信されるか斤かにより判定可能である。前述の
説明とは逆にマウス３からキーボード装置２への切換え
も同（膿な手順で行われる。
以−にの説明から明らかなように、本発明によれば、情
報処理装置と第１の入力装置とをシリアル・インタフェ
ースで接続し、第１の入力装置の下位に第２の入力装置
を接続した情報処理システムにおいて、情報処理装置と
第１の入力装置間の情報転送を第１の入力装置に適合し
たボーレー１〜で行いＧ）ると共に、情報処理装置と第
２の入力装置間の情報転送を第２の入力装置に適合した
ボーレートで行うことが出来る。
報処理装置と第１の入力装置とをシリアル・インタフェ
ースで接続し、第１の入力装置の下位に第２の入力装置
を接続した情報処理システムにおいて、情報処理装置と
第１の入力装置間の情報転送を第１の入力装置に適合し
たボーレー１〜で行いＧ）ると共に、情報処理装置と第
２の入力装置間の情報転送を第２の入力装置に適合した
ボーレートで行うことが出来る。
第１図は本発明による情報処理装置内のシリアル・イン
タフェース受信回路の１例を示す図、第２図は本発明に
よるキーボード内の回路の１例を示す図、第３図は接続
形態の例を示す図である。 １・・・情報処理装置、２・・・キーボード装置、３・
・入力装置、ＩＣＩ・・・カウンタ、ＩＯ２・・・Ａ
Ｎ Ｄ 回路、ＩＣ３・・・ボーレート設定回路、ＩＣ
，ｌ・・・インタフェース受信部、ｌｃ５・・・デコー
ダ、ＩＣ６・・・１チツプのマイクロプロセ、す。
タフェース受信回路の１例を示す図、第２図は本発明に
よるキーボード内の回路の１例を示す図、第３図は接続
形態の例を示す図である。 １・・・情報処理装置、２・・・キーボード装置、３・
・入力装置、ＩＣＩ・・・カウンタ、ＩＯ２・・・Ａ
Ｎ Ｄ 回路、ＩＣ３・・・ボーレート設定回路、ＩＣ
，ｌ・・・インタフェース受信部、ｌｃ５・・・デコー
ダ、ＩＣ６・・・１チツプのマイクロプロセ、す。
Claims (1)
- 情報処理装置と、第１の入力装置と、前記情報処理装置
と前記第１の入力装置間を接続するシリアル・インタフ
ェースと、前記第１の入力装置の下位に接続された第２
の入力装置とを具備する情報処理システムにおいて、前
記情報処理装置は、中央処理装置と、ボーレート設定回
路と、該ボーレート設定回路によって設定されたボーレ
ートで情報の受信を行うインタフェース部とを有し、前
記第１の入力装置は、前記第２の入力装置から情報が送
られて来た時には第２の入力装置に適合したボーレート
で情報を前記シリアル・インタフェースを介して前記イ
ンタフェース部に送り、自己の情報を前記情報処理装置
に送る場合には自己に適合したボーレートで情報を前記
シリアル・インタフェースを介して前記インタフェース
部に送るように構成され、前記インタフェース部は、受
信情報のボーレートと設定ボーレートとが異なる場合に
はフレーミング・エラー割込みを前記中央処理装置に送
るように構成され、前記中央処理装置は、第１の入力装
置用のボーレート設定値と第２の入力装置用のボーレー
ト設定値を保持し、フレーミング・エラー割込みを受信
したときには、現在のボーレート設定値とは異なる他の
ボーレート設定値を前記ボーレート設定回路に設定する
ように構成されていることを特徴とするシリアル入力方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274384A JPS62134741A (ja) | 1985-12-06 | 1985-12-06 | シリアル入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274384A JPS62134741A (ja) | 1985-12-06 | 1985-12-06 | シリアル入力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62134741A true JPS62134741A (ja) | 1987-06-17 |
Family
ID=17540912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274384A Pending JPS62134741A (ja) | 1985-12-06 | 1985-12-06 | シリアル入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134741A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140813A (en) * | 1978-04-25 | 1979-11-01 | Fujitsu Ltd | Frame synchronization system |
| JPS5755644A (en) * | 1980-09-22 | 1982-04-02 | Nec Corp | Data terminal equipment |
| JPS5940738A (ja) * | 1982-08-31 | 1984-03-06 | Matsushita Electric Works Ltd | デ−タ通信装置 |
-
1985
- 1985-12-06 JP JP60274384A patent/JPS62134741A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140813A (en) * | 1978-04-25 | 1979-11-01 | Fujitsu Ltd | Frame synchronization system |
| JPS5755644A (en) * | 1980-09-22 | 1982-04-02 | Nec Corp | Data terminal equipment |
| JPS5940738A (ja) * | 1982-08-31 | 1984-03-06 | Matsushita Electric Works Ltd | デ−タ通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7757020B2 (en) | Point-to-point link negotiation method and apparatus | |
| US6374317B1 (en) | Method and apparatus for initializing a computer interface | |
| JP2586833B2 (ja) | データプロセッサ | |
| US20020178320A1 (en) | Method and architecture for accessing hardware devices in computer system and the chipset thereof | |
| JP2003316731A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| JP2006500679A (ja) | Ｕｓｂ接続のためのインタフェース集積回路デバイス | |
| US6397279B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| CN112639755A (zh) | 从机到从机直接通信 | |
| JPH1069455A (ja) | コンピュータ・システム・バス上でスレーブｄｍａエミュレーションを行う方法 | |
| CN114185705A (zh) | 一种基于PCIe的多核异构同步系统及方法 | |
| EP1516261B1 (en) | Bus system, station for use in a bus system, and bus interface | |
| JP2003318926A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| US5892930A (en) | Target peripheral device detection | |
| JP2003316732A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| EP1965307B1 (en) | Adapter apparatus and data transmission system | |
| US6289402B1 (en) | Bidirectional data transfer protocol primarily controlled by a peripheral device | |
| JP2003316728A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| JPS62134741A (ja) | シリアル入力方式 | |
| JPS60207986A (ja) | デ−タ処理システム | |
| EP0810528B1 (en) | Apparatus for DMA-slave emulation on a computer systems bus | |
| JPH0442321A (ja) | Ｉｃカード情報処理システム | |
| CN101359318A (zh) | 多人多任务计算机架构 | |
| TW407232B (en) | Data transferring/separating controller | |
| JPH04160549A (ja) | パーソナルコンピュータシステム | |
| KR100757224B1 (ko) | 컴퓨터 도킹 시스템 및 방법 |