JP2003318926A - データ転送制御装置、電子機器及びデータ転送制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 非周期転送時の転送効率を向上できるデータ
転送制御装置、電子機器及びデータ転送制御方法を提供
すること。 【解決手段】 第１のモード（ＳＯＦ有りモード）が設
定された場合には、ＳＯＦパケットをフレーム周期で転
送しながらデータ転送を行い、第２のモード（ＳＯＦ無
しモード）が設定され且つ非周期（バルク）転送を行う
場合には、ＳＯＦパケットの周期転送を無効にして、非
周期データを転送する。転送すべき非周期データが無い
場合には、第２のモードが設定された場合にも、ＳＯＦ
パケットをフレーム周期で転送する。ＵＳＢのＯＴＧ
（Ｏｎ−Ｔｈｅ−Ｇｏ）のホスト動作時にパケットバッ
ファにパイプ領域を確保し、パイプ領域と非周期転送の
エンドポイントとの間でＳＯＦパケットの周期転送を無
効にしながら非周期データを自動転送する。パイプ領域
の自動転送指示信号が全て非アクティブの場合には、第
２のモードが設定された場合にも、ＳＯＦパケットを周
期転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送制御装
置、電子機器及びデータ転送制御方法に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】ＵＳＢ
（Universal Serial Bus)２．０の市場が順調に拡大し
ているなか、ＵＳＢ Implementers Forum（ＵＳＢ−Ｉ
Ｆ）によって、ＵＳＢ Ｏｎ−Ｔｈｅ−Ｇｏ（ＯＴＧ）
と呼ばれるインターフェース規格が策定された。ＵＳＢ
２．０を拡張する形で策定されたＯＴＧ規格（ＯＴＧ
１．０）は、ＵＳＢインターフェースの新たな付加価値
を生む可能性を秘めており、その特質を生かしたアプリ
ケーションの登場が待たれている。

【０００３】このＯＴＧによれば、これまでＵＳＢを介
してホスト（パーソナルコンピュータ等）に接続されて
いたペリフェラル（周辺機器）に、ホスト機能を持たせ
ることができる。これにより、ペリフェラル同士をＵＳ
Ｂで接続してデータを転送することが可能になり、例え
ばデジタルカメラとプリンタとをダイレクトに接続し
て、デジタルカメラの画像を印刷することが可能にな
る。また、デジタルカメラやデジタルビデオカメラをス
トレージ装置に接続して、データを保存することが可能
になる。

【０００４】しかしながら、ＯＴＧによりホスト機能を
持たせるペリフェラルには、低性能のＣＰＵ（処理部）
が組み込まれているのが一般的である。従って、ホスト
機能の追加により、ペリフェラルが有するＣＰＵ（ファ
ームウェア）の処理負荷が重くなったり、処理が複雑化
すると、他の処理に支障が生じたり、機器の設計期間が
長期化するなどの問題が生じる。

【０００５】また、ＵＳＢ１．１、ＵＳＢ２．０、ＯＴ
ＧなどのＵＳＢ規格では、アイソクロナス転送、バルク
転送、コントロール転送、インタラプト転送という４種
類の転送タイプが定義されている。ＵＳＢのホストは、
これらの各転送タイプのパケットの転送順序を管理し、
フレームの残り時間を考慮しながら、各転送タイプのパ
ケットを転送する。このために、ＵＳＢではホストがフ
レーム管理を行い、ＦＳ（Full Speed）、ＬＳ（Low Sp
eed）では１ｍｓ毎に、ＨＳ（High Speed）では１２５
μｓ毎に、ＳＯＦ（Start Of Frame）パケットをホスト
がペリフェラル（デバイス）に転送する。

【０００６】しかしながら、バルク転送やコントロール
転送などの非周期転送では、このようなＳＯＦパケット
の転送はバス帯域を狭める結果となり、転送効率が低下
してしまうという課題があることが判明した。

【０００７】本発明は、以上のような技術的課題に鑑み
てなされたものであり、その目的とするところは、非周
期転送時の転送効率を向上できるデータ転送制御装置、
電子機器及びデータ転送制御方法を提供することにあ
る。

【０００８】

【課題を解決するための手段】本発明は、バスを介した
データ転送のためのデータ転送制御装置であって、転送
データを記憶するパケットバッファのアクセス制御を行
うバッファコントローラと、パケットバッファのデータ
の転送を制御する転送コントローラとを含み、前記転送
コントローラが、第１のモードが設定された場合には、
ＳＯＦ（StartOf Frame）パケットをフレーム周期で転
送しながらデータ転送を行い、第２のモードが設定され
且つ非周期転送を行う場合には、ＳＯＦパケットの周期
転送を無効にして、非周期データの転送を行うデータ転
送制御装置に関係する。

【０００９】本発明では、第１のモードの設定時には、
ＳＯＦパケットがフレーム周期で転送されながら、デー
タ転送が行われる。これにより、例えばアイソクロナス
転送等の周期転送を適正に行うことが可能になる。一
方、第２のモードの設定時には、ＳＯＦパケットの転送
が無効にされて、非周期データの転送が行われる。これ
により、複数のフレームの境界をまたがったトランザク
ションの発生等が可能になり、例えばバルク転送、コン
トロール転送等の非周期転送の転送効率を向上できる。

【００１０】また本発明では、前記転送コントローラ
が、転送すべき非周期データが無い場合には、第２のモ
ードが設定された場合にも、ＳＯＦパケットをフレーム
周期で転送するようにしてもよい。

【００１１】このようにすれば、バスに接続される他の
機器が不適切なステートに移行してしまう事態等を防止
できる。なお、転送すべき非周期データが有るか無いか
は、例えば、転送開始指示信号や、パケットバッファの
フル、エンプティ信号等により判断できる。

【００１２】また本発明では、ホストの役割として動作
するホスト動作のステートと、ペリフェラルの役割とし
て動作するペリフェラル動作のステートを含む複数のス
テートの制御を行うステートコントローラを含み、前記
パケットバッファには、各エンドポイントとの間で転送
されるデータが各パイプ領域に記憶される複数のパイプ
領域が確保され、前記転送コントローラが、ホスト動作
時において、ホストとしてのデータ転送を行うホストコ
ントローラと、ペリフェラル動作時において、ペリフェ
ラルとしてのデータ転送を行うペリフェラルコントロー
ラとを含み、前記ホストコントローラが、エンドポイン
トに対するトランザクションを自動発生し、パイプ領域
と、そのパイプ領域に対応するエンドポイントとの間
で、データを自動転送するようにしてもよい。

【００１３】本発明によれば、例えば、ステートコント
ローラにより制御されるステートが、ホスト動作のステ
ートになると、ホストコントローラにより、ホストの役
割としてのデータ転送が行われる。また、ステートコン
トローラにより制御されるステートが、ペリフェラル動
作のステートになると、ペリフェラルコントローラによ
り、ペリフェラルの役割としてのデータ転送が行われ
る。これにより、いわゆるデュアルロール・デバイス機
能を実現できるようになる。

【００１４】そして本発明では、ホスト動作時におい
て、パケットバッファに対して複数のパイプ領域が確保
（allocate）され、確保されたパイプ領域とエンドポイ
ントとの間で、データが自動転送される。これにより、
デュアルロール・デバイス機能を実現できると共に、ホ
スト動作時における処理部の処理負荷を軽減できる。

【００１５】また本発明では、前記ホストコントローラ
が、第２のモードが設定された場合には、パイプ領域と
そのパイプ領域に対応する非周期転送のエンドポイント
との間で、ＳＯＦパケットの周期転送を無効にしなが
ら、非周期データを自動転送するようにしてもよい。

【００１６】このようにすれば、パイプ領域を用いて、
非周期転送のエンドポイントとの間で、非周期データの
自動転送が可能になり、データ転送を効率化できる。そ
して、この時に本発明では、ＳＯＦパケットの周期転送
が無効になるため、データ転送を更に効率化できる。な
お、ＳＯＦパケットの転送を無効にする場合（第２のモ
ードに設定する場合）には、パケットバッファに確保さ
れるパイプ領域に、周期転送（アイソクロナス転送等）
以外の転送種別のエンドポイントを割り当てることが望
ましい。

【００１７】また本発明では、前記ホストコントローラ
が、パイプ領域の自動転送指示信号が全て非アクティブ
の場合には、第２のモードが設定された場合にも、ＳＯ
Ｆパケットをフレーム周期で自動転送するようにしても
よい。

【００１８】このようにすれば、転送すべきデータが有
るか無いかを、自動転送指示信号に基づいて判断できる
ため、判断処理を簡素化できる。そして、自動転送指示
信号が全て非アクティブの場合（転送すべきデータが無
い場合）に、ＳＯＦパケットを転送することで、バスに
接続される他の機器が不適切なステートに移行してしま
う事態等を防止できる。

【００１９】また本発明では、前記ホストコントローラ
が、フレーム周期毎にＳＯＦ転送開始トリガをアクティ
ブにし、ＳＯＦパケットの転送が完了した場合に前記Ｓ
ＯＦ転送開始トリガを非アクティブにするＳＯＦ転送開
始トリガ生成回路と、パイプ領域の自動転送指示信号
と、ステートコントローラからのステート情報信号と、
第１又は第２のモードを指示する信号を受け、前記ＳＯ
Ｆ転送開始トリガを無効にする信号を生成するＳＯＦ無
効信号生成回路とを含んでもよい。

【００２０】このようにすれば、ＳＯＦパケットの転送
を無効にする処理等を簡素な回路で実現できる。なお、
例えば、ステート情報信号が示すステートがホスト動作
であり、第２のモードが指示され、自動転送指示信号の
少なくとも１つがアクティブの場合には、ＳＯＦ転送開
始トリガの無効信号をアクティブにして、ＳＯＦ転送開
始トリガの生成を無効にすることができる。一方、ステ
ート情報信号が示すステートがホスト動作であり、第２
のモードが指示された場合にも、自動転送指示信号が全
て非アクティブの場合（転送すべきデータが無い場合）
には、ＳＯＦ転送開始トリガの無効信号を非アクティブ
にして、ＳＯＦ転送開始トリガの生成が無効にされない
ようにすることができる。

【００２１】また本発明では、ペリフェラル動作時に
は、ホストとの間で転送されるデータが各エンドポイン
ト領域に記憶される複数のエンドポイント領域が、パケ
ットバッファに確保され、前記ペリフェラルコントロー
ラが、エンドポイント領域とホストとの間でデータを転
送するようにしてもよい。

【００２２】このようにすれば、パケットバッファのバ
ッファ領域を、ホスト動作時にはパイプ領域として使用
し、ペリフェラル動作時にはエンドポイント領域として
使用できるようになる。これにより、パケットバッファ
のリソースの有効利用や、処理部の処理負荷の軽減化を
図れる。

【００２３】また本発明では、前記非周期転送がＵＳＢ
（Universal Serial Bus)規格のバルク転送又はコント
ロール転送であり、前記非周期データがバルクデータ又
はコントロールデータであってもよい。

【００２４】また本発明では、ＵＳＢ（Universal Seri
al Bus)のＯＴＧ（Ｏｎ−Ｔｈｅ−Ｇｏ）規格に準拠し
たデータ転送を行うようにしてもよい。

【００２５】また本発明は、上記のいずれかのデータ転
送制御装置と、前記データ転送制御装置及びバスを介し
て転送されるデータの出力処理又は取り込み処理又は記
憶処理を行う装置と、前記データ転送制御装置のデータ
転送を制御する処理部とを含む電子機器に関係する。

【００２６】また本発明は、バスを介したデータ転送の
ためのデータ転送制御方法であって、転送データを記憶
するパケットバッファのアクセス制御を行い、パケット
バッファのデータの転送を制御すると共に、第１のモー
ドが設定された場合には、ＳＯＦ（Start Of Frame）パ
ケットをフレーム周期で転送しながらデータ転送を行
い、第２のモードが設定され且つ非周期転送を行う場合
には、ＳＯＦパケットの周期転送を無効にして、非周期
データの転送を行うデータ転送制御方法に関係する。

【００２７】

【発明の実施の形態】以下、本実施形態について説明す
る。

【００２８】なお、以下に説明する本実施形態は、特許
請求の範囲に記載された本発明の内容を不当に限定する
ものではない。また本実施形態で説明される構成の全て
が本発明の解決手段として必須であるとは限らない。

【００２９】１．ＯＴＧ まず、ＯＴＧ（ＵＳＢ Ｏｎ−Ｔｈｅ−Ｇｏ）について
簡単に説明する。

【００３０】１．１ Ａデバイス、Ｂデバイス ＯＴＧでは、コネクタの規格として、図１（Ａ）に示す
ようなMini-Ａプラグ、Mini-Ｂプラグが定義されてい
る。また、これらのMini-Ａプラグ、Mini−Ｂプラグ
（広義にはケーブルの第１、第２のプラグ）の両方を接
続できるコネクタとして、Mini-ＡＢレセプタクル（rec
eptacle）が定義されている。

【００３１】そして例えば図１（Ｂ）のように、ＵＳＢ
ケーブルのMini-Ａプラグに電子機器Ｐが接続され、Min
i-Ｂプラグに電子機器Ｑが接続されると、電子機器Ｐは
Ａデバイスに設定され、電子機器ＱはＢデバイスに設定
される。一方、図１（Ｃ）に示すように、Mini-Ｂプラ
グ、Mini-Ａプラグが電子機器Ｐ、Ｑに接続されると、
電子機器Ｐ、Ｑは、各々、Ｂデバイス、Ａデバイスに設
定される。

【００３２】Mini-Ａプラグ内ではＩＤピンがＧＮＤに
接続されており、Mini-Ｂプラグ内ではＩＤピンはフロ
ーティング状態になっている。電子機器は、内蔵するプ
ルアップ抵抗回路を用いて、このＩＤピンの電圧レベル
を検出することで、自身がMini-Ａプラグに接続された
のか、或いはMini-Ｂプラグに接続されたのかを判断す
る。

【００３３】ＯＴＧでは、Ａデバイス（マスター）が、
電源（ＶＢＵＳ）を供給する側（供給元）になり、Ｂデ
バイス（スレイブ）が、電源の供給を受ける側（供給
先）になる。また、Ａデバイスは、デフォルトのステー
トがホストになり、Ｂデバイスは、デフォルトのステー
トがペリフェラル（周辺機器）になる。

【００３４】１．２ デュアルロール・デバイス ＯＴＧでは、ホスト（簡易ホスト）としての役割とペリ
フェラルとしての役割の両方を持つことができるデュア
ルロール・デバイス（Dual-Role Device）が定義されて
いる。

【００３５】デュアルロール・デバイスは、ホストにも
ペリフェラルにもなれる。そして、デュアルロール・デ
バイスに接続された相手が、従来のＵＳＢ規格における
ホストやペリフェラルである場合には、デュアルロール
・デバイスの役割は一意に定まる。つまり、接続相手が
ホストであれば、デュアルロール・デバイスはペリフェ
ラルになり、接続相手がペリフェラルであれば、デュア
ルロール・デバイスはホストになる。

【００３６】一方、接続相手がデュアルロール・デバイ
スである場合には、両方のデュアルロール・デバイス
は、お互いにホストとペリフェラルの役割を交換でき
る。

【００３７】１．３ ＳＲＰ、ＨＮＰ デュアルロール・デバイスは、図２（Ａ）、（Ｂ）に示
すようなセッション開始要求手順ＳＲＰ（Session Requ
est Protocol）やホスト交換手順ＨＮＰ（HostNegotiat
ion Protocol）の機能を持つ。

【００３８】ここでセッション開始要求手順ＳＲＰは、
ＢデバイスがＡデバイスに対して、ＶＢＵＳ（電源）の
供給を要求するプロトコルである。

【００３９】バスを使用しない場合にＯＴＧでは、Ａデ
バイスはＶＢＵＳの供給を停止できる。これにより、Ａ
デバイスが例えば小型の携帯機器であった場合に、無駄
な電力消費を防止できる。そして、ＡデバイスがＶＢＵ
Ｓの供給を停止した後に、ＢデバイスがＶＢＵＳを供給
してもらいたい場合には、このＳＲＰを使用して、Ａデ
バイスに対してＶＢＵＳの供給の再開を要求する。

【００４０】図２（Ａ）にＳＲＰの流れを示す。図２
（Ａ）に示すように、Ｂデバイスは、データ・ライン・
パルシングとＶＢＵＳパルシングを行うことで、Ａデバ
イスに対してＶＢＵＳの供給を要求する。そして、Ａデ
バイスによるＶＢＵＳの供給の開始後に、Ｂデバイスの
ペリフェラル動作（peripheral operation）と、Ａデバ
イスのホスト動作（host operation）が開始する。

【００４１】図１（Ａ）〜図１（Ｃ）で説明したよう
に、デュアルロール・デバイス同士の接続では、Mini-
Ａプラグが接続された側であるＡデバイスがデフォルト
のホストとなり、Mini-Ｂプラグが接続された側である
Ｂデバイスがデフォルトのペリフェラルになる。そし
て、ＯＴＧでは、プラグの抜き差しを行わなくても、ホ
ストとペリフェラルの役割を交換できる。ＨＮＰは、こ
のホストとペリフェラルの役割を交換するためのプロト
コルである。

【００４２】ＨＮＰの流れを図２（Ｂ）に示す。デフォ
ルトのホストとして動作するＡデバイスが、バスの使用
を終了すると、バスがアイドル状態になる。その後に、
Ｂデバイスがデータ信号線ＤＰ（Ｄ＋）のプルアップ抵
抗を無効にすると、ＡデバイスがＤＰのプルアップ抵抗
を有効にする。これにより、Ａデバイスの役割はホスト
からペリフェラルに変わり、ペリフェラルとしての動作
を開始する。また、Ｂデバイスの役割はペリフェラルか
らホストに変わり、ホストとしての動作を開始する。

【００４３】その後、Ｂデバイスが、バスの使用を終了
し、ＡデバイスがＤＰのプルアップ抵抗を無効にする
と、Ｂデバイスが、ＤＰのプルアップ抵抗を有効にす
る。これにより、Ｂデバイスの役割はホストからペリフ
ェラルに戻り、ペリフェラルとしての動作を再開する。
また、Ａデバイスの役割はペリフェラルからホストに戻
り、ホストとしての動作を再開する。

【００４４】以上に説明したＯＴＧによれば、携帯電話
やデジタルカメラなどの携帯機器をＵＳＢのホストとし
て動作させ、携帯機器同士をピア・ツー・ピアで接続し
てデータ転送を行うことが可能になる。これにより、Ｕ
ＳＢインターフェースに新たな付加価値を生むことがで
き、これまでには存在しなかったアプリケーションを創
出できる。

【００４５】２．ＯＨＣＩ さて、従来のＵＳＢでは、ホストであるパーソナルコン
ピュータが有するデータ転送制御装置（ホストコントロ
ーラ）は、マイクロソフト社が提唱したＯＨＣＩ（Open
Host Controller Interface）や、ＵＨＣＩ（Universa
l Host Controller Interface）といった規格に準拠し
ていた。また、使用されるＯＳ（Operating System）
も、マイクロソフト社のWindowsやアップル社のマッキ
ントッシュのＯＳなどに限定されていた。

【００４６】しかしながら、ＯＴＧのターゲット・アプ
リケーションである小型携帯機器では、組み込まれるＣ
ＰＵのアーキテクチャや、使用されるＯＳは千差万別で
ある。更に、パーソナルコンピュータのホストコントロ
ーラ向けに規格化されたＯＨＣＩやＵＨＣＩは、ＵＳＢ
ホストとしての機能をフルに実装することを前提として
おり、小型携帯機器への実装に最適であるとは言い難
い。

【００４７】例えば、図３（Ａ）に、ＯＨＣＩで使用さ
れるリスト構造のディスクリプタの一例を示す。

【００４８】図３（Ａ）において、エンドポイントディ
スクリプタＥＤ１、ＥＤ２、ＥＤ３は、リンクポインタ
によりリンクされており、エンドポイント１、２、３と
のコミュニケーションに必要な情報が含まれている。そ
して、これらのＥＤ１、ＥＤ２、ＥＤ３には、転送ディ
スクリプタＴＤ１１〜ＴＤ１３、ＴＤ２１、ＴＤ３１〜
ＴＤ３２がリンクポインタにより更にリンクされてい
る。そして、これらの転送ディスクリプタには、エンド
ポイント１、２、３との間で転送するパケットデータに
必要な情報が含まれている。

【００４９】図３（Ａ）のリスト構造のディスクリプタ
は、図３（Ｂ）のＣＰＵ６１０（広義には処理部）上で
動作するファームウェア（ホストコントローラ・ドライ
バ）が作成し、システムメモリ６２０に書き込む。即
ち、ファームウェアは、システム中のエンドポイントに
対してエンドポイントディスクリプタを割り当て、エン
ドポイント情報等に基づいてエンドポイントディスクリ
プタ、転送ディスクリプタを作成する。そして、これら
のディスクリプタをリンクポインタでリンクさせて、シ
ステムメモリ６２０に書き込む。

【００５０】データ転送制御装置６００（ホストコント
ローラ）は、システムメモリ６２０に書き込まれたリス
ト構造のディスクリプタを読み出し、エンドポイントデ
ィスクリプタや転送ディスクリプタに記述される情報に
基づいて、データ転送を実行する。

【００５１】具体的には、データ転送制御装置６００
（ホストコントローラ）は、ＥＤ１に基づいてエンドポ
イント１の情報を設定し、ＥＤ１にリンクされるＴＤ１
１に基づいて、エンドポイント１との間でデータ転送を
行う。次に、ＥＤ２に基づいてエンドポイント２の情報
を設定し、ＥＤ２にリンクされるＴＤ２１に基づいて、
エンドポイント２との間でデータ転送を行う。同様にし
て、データ転送制御装置６００は、ＴＤ３１、ＴＤ１
２、ＴＤ３２、ＴＤ１３に基づいてデータ転送を実行す
る。

【００５２】以上のように、ＯＨＣＩ準拠のデータ転送
制御装置（ホストコントローラ）では、ＣＰＵ上で動作
するファームウェア（ホストコントローラ・ドライバ）
が、図３（Ａ）に示すような複雑な構造のディスクリプ
タを作成しなければならない。従って、ＣＰＵの処理負
荷が非常に重い。

【００５３】この場合、従来のＵＳＢでは、ホストの役
割が割り当てられるのはパーソナルコンピュータだけで
あり、このパーソナルコンピュータは高性能のＣＰＵを
有している。従って、図３（Ａ）に示すような複雑な構
造のディスクリプタの作成も、余裕を持って行うことが
可能であった。

【００５４】ところが、ＯＴＧのターゲットアプリケー
ションである小型携帯機器（デジタルカメラ、携帯電話
等）に組み込まれるＣＰＵ（embedded CPU）は、パーソ
ナルコンピュータのＣＰＵに比べて、性能が格段に低い
のが一般的である。従って、携帯機器にＯＴＧのホスト
動作を行わせると、携帯機器に組み込まれるＣＰＵに過
大な負荷がかかり、他の処理に支障が生じたり、データ
転送のパフォーマンスが低下するなどの問題が生じる。

【００５５】３．構成例 図４に、以上のような問題を解決できる本実施形態のデ
ータ転送制御装置の構成例を示す。なお、本実施形態の
データ転送制御装置は、図４の全ての回路ブロックを含
む必要はなく、その一部の回路ブロックを省略してもよ
い。

【００５６】トランシーバ１０（以下、適宜Ｘｃｖｒと
呼ぶ）は、差動データ信号ＤＰ、ＤＭを用いてＵＳＢ
（広義にはバス）のデータを送受信する回路であり、Ｕ
ＳＢの物理層（ＰＨＹ）回路１２を含む。より具体的に
はトランシーバ１０は、ＤＰ、ＤＭのラインステート
（Ｊ、Ｋ、ＳＥ０等）の生成、シリアル／パラレル変
換、パラレル／シリアル変換、ビットスタッフィング、
ビットアンスタッフィング、ＮＲＺＩデコード、ＮＲＺ
Ｉエンコードなどを行う。なお、トランシーバ１０をデ
ータ転送制御装置の外部に設けるようにしてもよい。

【００５７】ＯＴＧコントローラ２０（広義にはステー
トコントローラ。以下、適宜ＯＴＧＣと呼ぶ）は、ＯＴ
ＧのＳＲＰ機能やＨＮＰ機能（図２（Ａ）、（Ｂ）参
照）を実現するための種々の処理を行う。即ち、ＯＴＧ
コントローラ２０は、ホストの役割として動作するホス
ト動作のステートや、ペリフェラルの役割として動作す
るペリフェラル動作のステートなどを含む複数のステー
トの制御を行う。

【００５８】より具体的には、ＯＴＧ規格には、デュア
ルロール・デバイスのＡデバイス時（図１（Ｂ）、
（Ｃ）参照）のステート遷移やＢデバイス時のステート
遷移が定義されている。ＯＴＧコントローラ２０は、こ
れらのステート遷移を実現するためのステートマシーン
を含む。また、ＯＴＧコントローラ２０は、ＵＳＢのデ
ータラインステートや、ＶＢＵＳレベルや、ＩＤピンの
ステートを検出（監視）する回路を含む。そして、ＯＴ
Ｇコントローラ２０が含むステートマシーンは、これら
の検出情報に基づいて、そのステート（例えば、ホス
ト、ペリフェラル、サスペンド又はアイドルなどのステ
ート）を変化させる。この場合のステートの遷移は、ハ
ードウェア回路により実現してもよいし、ファームウェ
アがステートコマンドをレジスタに設定することで実現
してもよい。そして、ステートが遷移すると、ＯＴＧコ
ントローラ２０は、遷移後のステートに基づいて、ＶＢ
ＵＳを制御したり、ＤＰ、ＤＭのプルアップ抵抗／プル
ダウン抵抗の接続／非接続を制御する。また、ホストコ
ントローラ５０（以下、適宜ＨＣと呼ぶ）、ペリフェラ
ルコントローラ６０（以下、適宜ＰＣと呼ぶ）のイネー
ブル／ディスエーブルを制御する。

【００５９】ＨＣ／ＰＣ切り替え回路３０（ＨＣ／ＰＣ
・コモン回路）は、トランシーバ１０と、ホストコント
ローラ５０又はペリフェラルコントローラ６０との間の
接続の切り替え制御を行う。また、ＵＳＢのデータ（Ｄ
Ｐ、ＤＭ）のラインステートの生成の指示をトランシー
バ１０に対して行う。なお、接続の切り替え制御は、Ｈ
Ｃ／ＰＣセレクタ３２により実現され、ラインステート
の生成指示は、ラインステートコントローラ３４により
実現される。

【００６０】例えばＯＴＧコントローラ２０が、ホスト
動作時（ホストステート時）にＨＣイネーブル信号をア
クティブにすると、ＨＣ／ＰＣ切り替え回路３０（ＨＣ
／ＰＣセレクタ３２）は、トランシーバ１０とホストコ
ントローラ５０を接続する。一方、ＯＴＧコントローラ
２０が、ペリフェラル動作時（ペリフェラルステート
時）にＰＣイネーブル信号をアクティブにすると、ＨＣ
／ＰＣ切り替え回路３０は、トランシーバ１０とペリフ
ェラルコントローラ６０を接続する。このようにするこ
とで、ホストコントローラ５０とペリフェラルコントロ
ーラ６０とを排他的に動作させることが可能になる。

【００６１】転送コントローラ４０は、ＵＳＢ（広義に
はバス）を介したデータ転送を制御する回路であり、ホ
ストコントローラ５０（ＨＣ）とペリフェラルコントロ
ーラ６０（ＰＣ）を含む。

【００６２】ここでホストコントローラ５０は、ホスト
動作時（ＯＴＧコントローラ２０からのＨＣイネーブル
信号のアクティブ時）に、ホストの役割としてのデータ
転送制御を行う回路である。

【００６３】即ち、ホストコントローラ５０は、ホスト
動作時に、ＨＣ／ＰＣ切り替え回路３０によりトランシ
ーバ１０に接続される。そしてホストコントローラ５０
は、レジスタ部７０の転送条件レジスタ部７２に設定さ
れた転送条件情報に基づいて、エンドポイントに対する
トランザクションを自動発生する。そして、パケットバ
ッファ１００に確保（allocate）されたパイプ領域（Ｐ
ＩＰＥ０〜ＰＩＰＥｅ。以下、適宜ＰＩＰＥと呼ぶ）
と、そのパイプ領域に対応するエンドポイントとの間
で、データ（パケット）の自動転送（処理部が介在しな
いハードウェア回路によるデータ転送）を行う。

【００６４】より具体的にはホストコントローラ５０
は、複数のパイプ転送間の調停、フレームにおける時間
管理、転送のスケジューリング、再送の管理などを行
う。また、パイプ転送の転送条件情報（オペレーション
情報）をレジスタ部７０を介して管理する。また、トラ
ンザクションの管理を行ったり、パケットを生成／分解
したり、サスペンド／レジューム／リセット状態生成の
指示を行う。

【００６５】一方、ペリフェラルコントローラ６０は、
ペリフェラル動作時（ＯＴＧコントローラ２０からのＰ
Ｃイネーブル信号のアクティブ時）に、ペリフェラルの
役割としてのデータ転送制御を行う回路である。

【００６６】即ち、ペリフェラルコントローラ６０は、
ペリフェラル動作時に、ＨＣ／ＰＣ切り替え回路３０に
よりトランシーバ１０に接続される。そして、レジスタ
部７０の転送条件レジスタ部７２に設定された転送条件
情報に基づいて、パケットバッファ１００に確保された
エンドポイント領域（ＥＰ０〜ＥＰｅ。以下適宜ＥＰと
呼ぶ）とホストとの間でデータを転送する。

【００６７】より具体的には、ペリフェラルコントロー
ラ６０は、エンドポイント転送の転送条件情報（オペレ
ーション情報）をレジスタ部７０を介して管理する。ま
た、トランザクションの管理を行ったり、パケットを生
成／分解したり、リモート・ウェイクアップ信号生成の
指示を行う。

【００６８】なお、エンドポイントは、ユニークなアド
レスを割り当てることができる、ペリフェラル（デバイ
ス）上のポイント（部分）である。ホストとペリフェラ
ル（デバイス）との間でのデータ転送は、全て、このエ
ンドポイントを経由して行われる。また、トランザクシ
ョンは、トークンパケットと、オプショナルなデータパ
ケットと、オプショナルなハンドシェークパケットによ
り構成される。

【００６９】レジスタ部７０は、データ転送（パイプ転
送、エンドポイント転送）制御、バッファアクセス制
御、バッファ管理、割り込み制御、ブロック制御、或い
はＤＭＡ制御などを行うための種々のレジスタを含む。
なお、レジスタ部７０が含むレジスタは、ＲＡＭなどの
メモリにより実現してもよいし、Ｄフリップフロップな
どにより実現してもよい。また、レジスタ部７０のレジ
スタは、１つにまとめずに、各ブロック（ＨＣ、ＰＣ、
ＯＴＧＣ、Ｘｃｖｒ等）に分散して配置してもよい。

【００７０】レジスタ部７０は、転送条件レジスタ部７
２を含む。そして、この転送条件レジスタ部７２は、ホ
スト動作時にパケットバッファ１００に確保されるパイ
プ領域（ＰＩＰＥ０〜ＰＩＰＥｅ）とエンドポイントと
の間でのデータ転送の転送条件情報（転送制御情報）を
記憶するレジスタを含む。これらの各転送条件レジスタ
は、パケットバッファ１００の各パイプ領域に対応して
設けられる。

【００７１】なお、ペリフェラル動作時には、パケット
バッファ１００にはエンドポイント領域（ＥＰ０〜ＥＰ
ｅ）が確保される。そして、転送条件レジスタ部７２に
設定された転送条件情報に基づいて、データ転送制御装
置とホストとの間でのデータ転送が行われる。

【００７２】バッファコントローラ８０（ＦＩＦＯマネ
ージャ）は、パケットバッファ１００に対するアクセス
（リード／ライト）制御や領域管理を行う。より具体的
には、ＣＰＵ（広義には処理部）、ＤＭＡ（Direct Mem
ory Access）、ＵＳＢによるパケットバッファ１００へ
のアクセス・アドレスを生成・管理する。また、ＣＰ
Ｕ、ＤＭＡ、ＵＳＢによるパケットバッファ１００への
アクセスの調停を行う。

【００７３】例えば、ホスト動作時には、バッファコン
トローラ８０は、インターフェース回路１１０（ＣＰＵ
又はＤＭＡ）とパケットバッファ１００の間のデータ転
送経路と、パケットバッファ１００とホストコントロー
ラ５０（ＵＳＢ）の間のデータ転送経路を設定（確立）
する。

【００７４】一方、ペリフェラル動作時には、バッファ
コントローラ８０は、インターフェース回路１１０（Ｃ
ＰＵ又はＤＭＡ）とパケットバッファ１００の間のデー
タ転送経路と、パケットバッファ１００とペリフェラル
コントローラ６０（ＵＳＢ）の間のデータ転送経路を設
定する。

【００７５】パケットバッファ１００（ＦＩＦＯ、パケ
ットメモリ、バッファ）は、ＵＳＢを介して転送される
データ（送信データ又は受信データ）を一時的に記憶
（バッファリング）するものである。このパケットバッ
ファ１００は、例えばＲＡＭ（Random Access Memory）
などにより構成できる。なお、パケットバッファ１００
をデータ転送制御装置の外部に設けてもよい（外付けメ
モリにしてもよい）。

【００７６】ホスト動作時には、パケットバッファ１０
０はパイプ転送用のＦＩＦＯ（First-In First-Out）と
して使用される。即ち、パケットバッファ１００には、
ＵＳＢ（バス）の各エンドポイントに対応するように、
パイプ領域ＰＩＰＥ０〜ＰＩＰＥｅ（広義にはバッファ
領域）が確保される。また、各パイプ領域ＰＩＰＥ０〜
ＰＩＰＥｅには、それに対応する各エンドポイントとの
間で転送されるデータ（送信データ又は受信データ）が
記憶される。

【００７７】一方、ペリフェラル動作時には、パケット
バッファ１００はエンドポイント転送用のＦＩＦＯとし
て使用される。即ち、パケットバッファ１００には、エ
ンドポイント領域ＥＰ０〜ＥＰｅ（広義にはバッファ領
域）が確保される。また、各エンドポイント領域ＥＰ０
〜ＥＰｅには、ホストとの間で転送されるデータ（送信
データ又は受信データ）が記憶される。

【００７８】なお、パケットバッファ１００に確保され
るバッファ領域（ホスト動作時にパイプ領域に設定さ
れ、ペリフェラル動作時にエンドポイント領域に設定さ
れる領域）は、先に入力された情報が先に出力されるよ
うな記憶領域（ＦＩＦＯ領域）に設定されている。

【００７９】また、ＰＩＰＥ０は、コントロール転送用
のエンドポイント０に専用のパイプ領域であり、ＰＩＰ
Ｅａ〜ＰＩＰＥｅは、任意のエンドポイントに割り当て
可能な汎用のパイプ領域である。

【００８０】即ち、ＵＳＢでは、エンドポイント０がコ
ントロール転送に専用のエンドポイントに設定される。
従って、本実施形態のようにＰＩＰＥ０をコントロール
転送に専用のパイプ領域にすることで、ユーザが混乱す
るのを防止できる。また、ＰＩＰＥａ〜ＰＩＰＥｅを、
任意のエンドポイントに割り当て可能なパイプ領域にす
ることで、エンドポイントに対応するパイプ領域を動的
に変化させることが可能になる。これにより、パイプ転
送のスケジューリングの自由度を向上でき、データ転送
の効率化を図れる。

【００８１】なお本実施形態では、バッファ領域（パイ
プ領域又はエンドポイント領域）は、マックスパケット
サイズMaxPktSize（広義にはページサイズ）とページ数
BufferPageにより、その領域サイズRSizeが設定される
（RSize=MaxPktSize×BufferPage）。このようにするこ
とで、バッファ領域の領域サイズや面数（ページ数）を
任意に設定できるようになり、パケットバッファ１００
のリソースの有効利用を図れる。

【００８２】インターフェース回路１１０は、ＵＳＢと
は異なる他のバスであるＤＭＡ（システムメモリ）バス
やＣＰＵバスと、パケットバッファ１００との間でのデ
ータ転送を行うための回路である。このインターフェー
ス回路１１０は、パケットバッファ１００と外部のシス
テムメモリとの間で、ＤＭＡ転送を行うためのＤＭＡハ
ンドラ回路１１２を含む。また、パケットバッファ１０
０と外部のＣＰＵとの間で、ＰＩＯ（Parallel I/O）転
送を行うためのＣＰＵインターフェース回路１１４を含
む。なお、ＣＰＵ（処理部）をデータ転送制御装置に内
蔵させてもよい。

【００８３】クロックコントローラ１２０は、内蔵ＰＬ
Ｌ又は外部入力クロックに基づいて、データ転送制御装
置の内部で使用する各種のクロックを生成する。

【００８４】４．パイプ領域 本実施形態では図５（Ａ）に示すように、ホスト動作時
に、パケットバッファ１００にパイプ領域ＰＩＰＥ０〜
ＰＩＰＥｅが確保（allocate）される。そして、この各
パイプ領域ＰＩＰＥ０〜ＰＩＰＥｅとペリフェラルの各
エンドポイントの間で、データが転送される。

【００８５】ここで、本実施形態のパイプ領域の「パイ
プ」は、ＵＳＢで定義される「パイプ」（デバイス上の
エンドポイントとホスト上のソフトウェアとの間の関連
を表す論理的な抽象化、論理的な経路）とは若干意味合
いが異なる。

【００８６】本実施形態のパイプ領域は、図５（Ａ）に
示すように、ＵＳＢ（バス）に接続されるペリフェラル
が有する各エンドポイントに対応して、パケットバッフ
ァ１００上に確保される。例えば図５（Ａ）において、
パイプ領域ＰＩＰＥａはペリフェラル１のエンドポイン
ト１（バルクＩＮ）に対応し、ＰＩＰＥｂはペリフェラ
ル１のエンドポイント２（バルクＯＵＴ）に対応する。
また、ＰＩＰＥｃはペリフェラル２のエンドポイント１
（バルクＩＮ）に対応し、ＰＩＰＥｄはペリフェラル２
のエンドポイント２（バルクＯＵＴ）に対応する。ま
た、ＰＩＰＥｅはペリフェラル３のエンドポイント１
（インタラプトＩＮ）に対応する。なお、ＰＩＰＥ０
は、コントロール転送のエンドポイント０に専用のパイ
プ領域である。

【００８７】そして図５（Ａ）の例では、パイプ領域Ｐ
ＩＰＥａとペリフェラル１のエンドポイント１との間で
ＵＳＢのバルクＩＮ転送が行われ、ＰＩＰＥｂとペリフ
ェラル１のエンドポイント２との間ではバルクＯＵＴ転
送が行われる。また、ＰＩＰＥｃとペリフェラル２のエ
ンドポイント１との間ではバルクＩＮ転送が行われ、Ｐ
ＩＰＥｄとペリフェラル２のエンドポイント２との間で
はバルクＯＵＴ転送が行われる。また、ＰＩＰＥｅとペ
リフェラル３のエンドポイント１との間ではインタラプ
トＩＮ転送が行われる。

【００８８】このように本実施形態では、パイプ領域
（汎用）とそれに対応するエンドポイントとの間では、
任意のデータ転送（アイソクロナス転送、バルク転送、
インタラプト転送）を行うことができる。

【００８９】そして本実施形態では、パイプ領域とそれ
に対応するエンドポイントの間では、所与のデータ単位
（トータルサイズで指定されるデータ単位）のデータが
転送される。この場合のデータ単位としては、例えばＩ
ＲＰ（Ｉ／Ｏリクエストパケット）により転送要求され
るデータ単位又はそれを適当なサイズに分割したデータ
単位などを考えることができる。エンドポイントに対す
るこのデータ単位のデータ転送（一連のトランザクショ
ン）を、本実施形態における「パイプ」と呼ぶことがで
きる。そして、そのような「パイプ」のデータ（送信デ
ータ、受信データ）を記憶する領域がパイプ領域にな
る。

【００９０】パイプ領域を用いた所与のデータ単位の転
送が終了すると、そのパイプ領域は解放することができ
る。そして、解放されたパイプ領域は、任意のエンドポ
イントに割り当てることができる。このように本実施形
態では、パイプ領域とエンドポイントとの対応づけを、
動的に変化させることができる。

【００９１】また本実施形態では図５（Ｂ）に示すよう
に、ペリフェラル動作時には、パケットバッファ１００
にエンドポイント領域ＥＰ０〜ＥＰｅが確保（設定）さ
れる。そして、この各エンドポイント領域ＥＰ０〜ＥＰ
ｅとホスト（ホストコントローラ、システムメモリ）と
の間で、データが転送される。

【００９２】このように本実施形態では、パケットバッ
ファ１００のバッファ領域を、ホスト動作時にはパイプ
領域に割り当て、ペリフェラル動作時にはエンドポイン
ト領域に割り当てている。これにより、ホスト動作時と
ペリフェラル動作時とでパケットバッファ１００のリソ
ースを共用（兼用）することが可能になり、パケットバ
ッファ１００の使用記憶容量を節約できる。

【００９３】なおパイプ領域、エンドポイント領域の個
数は６個に限定されず任意である。

【００９４】５．ＳＯＦ無しモード（ＳＯＦ無しバルク
のみ転送モード） さて、ＵＳＢ規格（ＵＳＢ１．１、ＵＳＢ２．０、ＯＴ
Ｇ等）では、４種類の転送タイプ（アイソクロナス、バ
ルク、コントロール、インタラプト）が定義されてい
る。ＵＳＢホストは、これらの各転送タイプのパケット
の転送順序を制御、管理し、各転送タイプのパケットの
転送を指示する。このために、ＵＳＢではホストがフレ
ーム管理を行い、図６（Ａ）に示すように、フレーム
（１ｍｓ、１２５μｓ）毎に、ＳＯＦ（Start Of Fram
e）パケットをペリフェラルに発行する。

【００９５】なお、ＳＯＦは、フレームの先頭を示すた
めのトークンパケットであり、ＰＩＤとフレーム番号と
ＣＲＣを含む。このＳＯＦはホストが送信する。ホスト
は、１つのトランザクションが複数のフレームにまたが
らないようにスケジューリング管理を行う。また、フレ
ームは、ＳＯＦと次のＳＯＦとの間のインターバルであ
る。また、バルク転送は、印刷データや画像データなど
の大量のデータを、非周期的に転送する方式である。

【００９６】周期（同期）転送であるアイソクロナス転
送、インタラプト転送では、フレームタイミングやフレ
ーム番号などの情報が重要な意味を持つ。従って、これ
らの情報を伝達するためにＳＯＦパケットが必要にな
る。

【００９７】一方、非周期転送であるバルク転送、コン
トロール転送では、これらの情報は特に必要ではないと
考えられるが、ＵＳＢでは、このような非周期転送の場
合にも、ホストがＳＯＦパケットを転送することを要求
している。

【００９８】しかしながら、バルク転送などの非周期転
送においてＳＯＦパケットを転送すると、このＳＯＦパ
ケットの転送自体によりバス帯域を消費してしまう。更
に、図６（Ｂ）に示すように、ＵＳＢでは、このＳＯＦ
パケットがあることで、フレーム終端に転送禁止期間
（転送禁止領域）が生じ、バス帯域が更に狭まってしま
う。

【００９９】そしてＵＳＢは、プリンタの印刷データの
転送、デジタルカメラの画像データの転送、ストレージ
装置の記憶データの転送などに広く利用されており、こ
れらのデータの転送には、バルク転送が用いられる。従
って、このバルク転送において、本来は必要でないＳＯ
Ｆパケットによりバス帯域が狭まってしまうと、リソー
スの無駄な消費になってしまう。

【０１００】そこで本実施形態では、バルク転送などの
非周期転送において、ＳＯＦパケット（フレーム開始を
指示するパケット）の転送を無効（cancel）にする手法
を採用している。

【０１０１】より具体的には、ＳＯＦ有りモード（広義
には第１のモード）が設定された場合には、ＳＯＦパケ
ット（ＳＯＦトークンパケット）をフレーム周期で転送
しながらデータ転送を行う。一方、ＳＯＦ無しモード
（広義には第２のモード）が設定され且つ非周期転送
（バルク転送又はコントロール転送等）を行う場合に
は、ＳＯＦパケットの周期転送を無効にして、非同期デ
ータ（バルクデータ又はコントロールデータ等）を転送
する。

【０１０２】図７、図８、図９に、本実施形態の手法に
よるデータ転送の信号波形例を示す。

【０１０３】例えば図７において、自動トランザクショ
ンの開始指示がファームウェア（処理部）により行われ
ると、Ｃ１に示すように、PipeXTranGo（PipeXについて
のファームウェアからの転送要求信号）がアクティブに
なる。これにより、そのPipeX（Ｘ＝０〜ｅ）について
の、ホストコントローラ５０による自動トランザクショ
ン処理が開始する。

【０１０４】ここで、図７では、EnNoSOFMode（ＳＯＦ
無しモード指定、ＳＯＦ無しバルクのみ転送モード指
定）が非アクティブ（Ｌレベル）になっており、ＳＯＦ
有りモード（第１のモード）に設定されている。従っ
て、この場合には、ホストコントローラ５０（広義には
転送コントローラ。以下の説明でも同様）は、Ｃ２に示
すようにＳＯＦパケットを生成して、ペリフェラルに転
送する。

【０１０５】次に、Ｃ３に示すようにPipeTranGo（ホス
トコントローラ５０内のＨＣシーケンス管理回路からの
転送要求信号）がアクティブになり、Ｃ４に示すように
ホストコントローラ５０がトランザクションを自動発生
してパケットを転送する。このトランザクションは、ト
ークンパケットと、オプショナルなデータパケットと、
オプショナルなハンドシェークパケットにより構成され
る。そして、トランザクションが完了すると、Ｃ５に示
すようにTranCmpACKがアクティブになる。次に、Ｃ６に
示すようにPipeTranGoがアクティブになり、Ｃ７に示す
ように次のトランザクションが行われ、トランザクショ
ンが終了するとＣ８に示すようにTranCmpACKがアクティ
ブになる。

【０１０６】以上のようにしてホストコントローラ５０
は、トランザクションを次々と自動発生して、そのトラ
ンザクションを構成するパケットを自動転送する。そし
て、残りフレーム時間が少なくなり、Ｃ９に示すように
転送禁止期間になると、当該フレームでのトランザクシ
ョンの発生を終了する。

【０１０７】即ち、ＵＳＢでは、フレーム終端に転送禁
止期間が規定されており、この期間においてはパケット
の転送が禁止される。このため、ホストコントローラ５
０は、この転送禁止期間ではトランザクションを発生し
ない。そして、Ｃ２に示す前回のＳＯＦの転送から１フ
レーム（１ｍｓ）のインターバルが経過した後に、Ｃ１
０に示すように次のＳＯＦを転送する。これにより、次
のフレームが開始し、ホストコントローラ５０は、Ｃ１
１に示すようにこの次のフレームでのトランザクション
を自動発生する。

【０１０８】このように本実施形態では、ＳＯＦ有りモ
ードの設定時には、Ｃ２、Ｃ１０に示すようにＳＯＦパ
ケットをフレーム毎に周期的に発生してペリフェラルに
転送する。これにより、アイソクロナス転送などの周期
転送を適正に行うことが可能になる。

【０１０９】一方、本実施形態では図８に示すように、
EnNoSOFModeがアクティブ（Ｈレベル）になると、ＳＯ
Ｆ無しモード（第２のモード）に設定される。すると、
ホストコントローラ５０は、Ｄ１、Ｄ２、Ｄ３に示すよ
うに、ＳＯＦパケットの周期転送を行わないようにな
る。そして、Ｄ４〜Ｄ１５に示すように、バルク転送の
トランザクションを間断なく連続実行する。

【０１１０】即ち図７のＳＯＦ有りモードでは、Ｃ９に
示す転送禁止期間において、トランザクションは実行さ
れない（パケットは転送されない）。

【０１１１】これに対して図８のＳＯＦ無しモード（Ｓ
ＯＦ無しバルクのみ転送モード）では、Ｄ７に示すよう
に、転送禁止期間においても、トランザクションを実行
する。また、Ｄ２に示すフレーム開始タイミングでＳＯ
Ｆパケットを転送せずに、Ｄ８に示すようにＳＯＦ転送
期間においてもトランザクションを実行する。

【０１１２】このようにすれば、図７、図８を比較すれ
ば明らかなように、バルク転送時（バルクのみの転送
時）において、ＳＯＦパケットの転送期間とフレーム終
端の転送禁止期間（禁止領域）を合わせた期間（帯域）
を、バルク転送に割り当てることが可能になる。即ち、
複数フレームにまたがったトランザクションを発生でき
る。これにより、バス帯域が広がり、転送効率の向上を
図れる。

【０１１３】なお、ＳＯＦ無しモードの設定時には、図
５（Ａ）のパイプ領域の転送種別を、バルク転送（非周
期転送）に設定しておくことが望ましい。即ち、ファー
ムウェア等が、パイプ領域の転送種別を、アイソクロナ
ス転送やインタラプト転送などの周期転送に設定しない
ようにする。これにより適正な周期転送を実現できる。

【０１１４】６．転送データが無い場合のＳＯＦ発行 さて、アプリケーションの状況によっては、図８に示す
ような間断の無い連続的なバルク転送を実行できない場
合があり、転送すべきデータが一定期間存在しない事態
も生じる。

【０１１５】このような場合に、ＳＯＦ無しモードが設
定されていると、バス・アクティビティが無くなってし
まい、ペリフェラル（デバイス）のステートがサスペン
ドなどに移行してしまうおそれがある。

【０１１６】そこで本実施形態では、転送すべきバルク
（非周期）データが無い場合には、ＳＯＦ無しモード
（第２のモード）が設定された場合にも、ＳＯＦパケッ
トをフレーム周期で転送するようにしている。

【０１１７】即ち図９では、EnNoBulkModeがアクティブ
（Ｈレベル）になっており、ＳＯＦ無しモードに設定さ
れている。従って、Ｅ１、Ｅ２に示すようにＳＯＦパケ
ットは発行されず、Ｅ３〜Ｅ６に示すようにバルク転送
のトランザクションが連続実行されている。

【０１１８】ところが図９のＥ７では、トランザクショ
ンを連続実行したことにより、転送すべきデータ（実行
すべきトランザクション）が無くなっている。このよう
な場合に本実施形態では、ＳＯＦ無しモードに設定され
ているのにもかかわらず、Ｅ８、Ｅ９、Ｅ１０に示すよ
うに、ホストコントローラ５０がＳＯＦパケットをペリ
フェラルに自動転送する。このＳＯＦパケットの転送に
より、バス・アクティビティが生じ、ペリフェラルがサ
スペンドに移行してしまう事態を防止でき、適正なデー
タ転送を実現できる。

【０１１９】なお、転送すべきデータがあるか否かの検
出は、例えば、自動トランザクションの開始指示信号に
より判断したり、パケットバッファ１００の状態（フ
ル、エンプティ信号）を監視することなどにより判断で
きる。

【０１２０】より具体的には例えば図５（Ａ）におい
て、パイプ領域ＰＩＰＥ０〜ＰＩＰＥｅの自動転送の開
始指示信号（PipeXTranGo:X=0〜ｅ)が、全て非アクティ
ブの時に、転送すべきデータが無いと判断する。そし
て、このように判断した場合には、ＳＯＦ無しモードに
設定されていてもＳＯＦパケットを自動転送する。この
ようにすれば、転送すべきデータが有るか無いかを、少
ない負荷の処理で簡素に判断できる。

【０１２１】７．回路例 図１０に、ＳＯＦパケットの周期転送を無効にする回路
の具体例を示す。この図１０の回路は、図４のホストコ
ントローラ５０に含まれる。

【０１２２】ＳＯＦ転送開始トリガ生成回路２００は、
フレーム周期毎にSOFTranGo（ＳＯＦ転送開始トリガ）
をアクティブ（論理値「１」＝Ｈレベル）にし、ＳＯＦ
パケットの転送が完了した場合にSOFTranGoを非アクテ
ィブ（論理値「０」＝Ｌレベル）にする回路である。

【０１２３】具体的には、ＳＯＦ転送開始トリガ生成回
路２００は、図４のＯＴＧコントローラ２０（ステート
コントローラ）からのRemainCount（フレーム残り時間
カウント値）とＣＬＫ（クロック信号）を受ける。ま
た、論理積回路ＡＮＤ１を介してSOFTranComp（ＳＯＦ
転送完了信号）を受ける。そして、RemainCountに基づ
いてフレーム周期毎にSOFTranGoをアクティブ
（「１」）にする。そして、SOFTranCompがアクティブ
になり、論理積回路ＡＮＤ１の出力であるＣＬＲ（クリ
ア信号）がアクティブ（「０」）になると、SOFTranGo
を非アクティブ（「０」）にする。これにより、フレー
ム周期毎にアクティブになるパルス状のトリガ信号SOFT
ranGoを生成できる。

【０１２４】ＳＯＦ無効信号生成回路２１０（ＳＯＦ無
しモード条件判断回路）は、Pipe0TranGo〜PipeeTranGo
（パイプ領域ＰＩＰＥ０〜ＰＩＰＥｅの転送開始指示信
号）と、HCState[1],[0]（ＯＴＧコントローラ２０から
のステート情報信号）と、EnNoSOFMode（ＳＯＦ無しモ
ード指示信号、ＳＯＦ無しバルク転送のみモード指示信
号。広義には第１又は第２のモードを指示する信号）を
受ける。そして、SOFTranGoを無効にする信号（SOFTran
Goが常に非アクティブになるように設定する信号）であ
るSOFCancelを生成する。このＳＯＦ無効信号生成回路
２１０は、論理和回路ＯＲ１、ＯＲ２、論理積回路ＡＮ
Ｄ２、ＡＮＤ３、ＡＮＤ４、インバータ回路ＩＮＶ２、
ＩＮＶ３を含む。

【０１２５】ここで、ＯＲ１にはPipe0TranGo〜PipeeTr
anGoが入力される。このPipeXTran（X=0〜e）は、図７
のＣ１、Ｃ１２に示すように、ファームウェア（処理
部）が各パイプ領域の自動転送の開始を指示した時にア
クティブ（「１」）になり、そのパイプ領域についての
ホストコントローラ５０による自動転送が完了した時に
非アクティブ（「０」）になる信号である。

【０１２６】ＡＮＤ２にはHCState[1],[0]が入力され
る。このHCState[1],[0]は、図１１（Ａ）に示すよう
に、図４のＯＴＧコントローラ２０により制御されるデ
ータ転送制御装置のステート（Ａデバイス、Ｂデバイス
のＯＴＧステート）が、サスペンド、リセット、レジュ
ーム、ホスト動作（Host Operation）の時に、各々、
「００」、「０１」、「１０」、「１１」になる信号で
ある。

【０１２７】ＩＮＶ２にはEnNoSOFModeが入力される。
このEnNoSOFModeは、図７のＣ１３に示すようにＳＯＦ
有りモード（第１のモード）の時に非アクティブ
（「０」）になり、図８のＤ１６に示すようにＳＯＦ無
しモード（第２のモード）の時にアクティブ（「１」）
になる信号である。

【０１２８】ＡＮＤ３には、ＯＲ１、ＡＮＤ２、ＩＮＶ
２の出力Ｑ１、Ｑ２、Ｑ３が入力され、ＩＮＶ３にはＱ
１が入力される。ＡＮＤ４には、ＩＮＶ３の出力Ｑ４と
ＡＮＤ２の出力Ｑ２が入力される。ＯＲ２には、ＡＮＤ
３、ＡＮＤ４の出力Ｑ５、Ｑ６が入力され、SOFCancel
を出力する。

【０１２９】図１１（Ｂ）に、ＳＯＦ無効信号生成回路
２１０の真理値表を示す。

【０１３０】図１１（Ｂ）のＦ１に示すように、HCStat
e[1],[0]が、「００」、「０１」、又は「１０」の場合
には、SOFCancelが「０」になる。即ち、データ転送制
御装置（ホストコントローラ５０）のステートがサスペ
ンド、リセット、又はレジュームの場合には、SOFCance
lが「０」になり、SOFTranGoが常に「０」になること
で、ＳＯＦパケットの周期転送が無効になる。

【０１３１】図１１（Ｂ）のＦ２に示すように、HCStat
e[1],[0]が「１１」で、EnNoSOFModeが「０」の場合に
は、SOFCancelが「１」になる。即ち、ステートがホス
ト動作（Host Operation）であり、ＳＯＦ有りモード
（EnNoSOFMode＝「０」）に設定されている場合には、
図７のＣ２、Ｃ１０に示すようにＳＯＦパケットがフレ
ーム周期で転送されながら、データ転送が行われる。

【０１３２】図１１（Ｂ）のＦ３に示すように、HCStat
e[1],[0]が「１１」で、EnNoSOFModeが「１」で、且
つ、Pipe0TranGo〜PipeeTranGoの少なくとも１つが
「１」の場合には、SOFCancelが「０」になる。即ち、
ステートがホスト動作であり、ＳＯＦ無しモード（EnNo
SOFMode＝「１」）に設定され、且つ、転送すべきデー
タが有る場合には、図８のＤ１、Ｄ２、Ｄ３に示すよう
にＳＯＦパケットの周期転送が無効になる。そして図８
のＤ４〜Ｄ１５に示すように、バルクデータのトランザ
クションがフレーム間にまたがって間断無く連続実行さ
れる。即ちホストコントローラ５０は、パイプ領域とそ
のパイプ領域に対応するバルク（非周期）転送のエンド
ポイントの間で、ＳＯＦパケットの周期転送を無効にし
ながら、バルクデータ（パケット）を自動転送する。

【０１３３】図１１（Ｂ）のＦ４に示すように、HCStat
e[1],[0]が「１１」で、EnNoSOFModeが「１」で、且
つ、Pipe0TranGo〜PipeeTranGoの全てが「０」の場合に
は、SOFCancelが「１」になる。即ち、ステートがホス
ト動作であり、ＳＯＦ無しモード（EnNoSOFMode＝
「１」）に設定されている場合にも、転送すべきデータ
が無い場合（Pipe0TranGo〜PipeeTranGo＝「０」）に
は、図９のＥ８、Ｅ９、Ｅ１０に示すように、ＳＯＦパ
ケットが周期転送される。即ちホストコントローラ５０
は、パイプ領域の自動転送開始指示信号Pipe0TranGo〜P
ipeeTranGoが全て非アクティブ（「０」）の場合には、
転送すべきデータが無いと判断する。そして、この場合
には、ＳＯＦ無しモードが設定されていても、ＳＯＦパ
ケットをフレーム周期で自動転送する。これにより、ペ
リフェラルが誤ってサスペンドステートに移行してしま
う事態を防止できる。

【０１３４】８．転送条件レジスタ（共用レジスタ） 本実施形態では図１２に示すように、ホスト動作時に
は、パイプ領域ＰＩＰＥ０〜ＰＩＰＥｅとエンドポイン
トとの間で行われるデータ転送の転送条件情報（転送方
向、転送種別、マックスパケットサイズ又はページ数
等）が、転送条件レジスタＴＲＥＧ０〜ＴＲＥＧｅに設
定される。即ち、ＰＩＰＥ０、ＰＩＰＥａ、ＰＩＰＥ
ｂ、ＰＩＰＥｃ、ＰＩＰＥｄ、ＰＩＰＥｅの転送条件情
報は、各々、ＴＲＥＧ０、ＴＲＥＧａ、ＴＲＥＧｂ、Ｔ
ＲＥＧｃ、ＴＲＥＧｄ、ＴＲＥＧｅに設定（記憶）され
る。この設定は、例えばファームウェア（ＣＰＵ）によ
り行われる。

【０１３５】そしてホストコントローラ５０（広義には
転送コントローラ）は、転送条件レジスタＴＲＥＧ０〜
ＴＲＥＧｅに設定された転送条件情報に基づいて、エン
ドポイントに対するトランザクションを発生する。そし
て、パイプ領域とそれに対応するエンドポイントとの間
で、データ（パケット）を自動転送する。

【０１３６】このように本実施形態では、各パイプ領域
（バッファ領域）に対応して各転送条件レジスタが設け
られ、この各転送条件レジスタに設定された転送条件情
報に基づいて、各パイプ領域のパイプ転送（所与のデー
タ単位の転送）がホストコントローラ５０により自動的
に行われる。従って、ファームウェア（ドライバ、ソフ
トウェア）は、転送条件レジスタに転送条件情報を設定
した後は、データ転送が完了するまで、データ転送制御
に関わらなくて済むようになる。そして、所与のデータ
単位のパイプ転送が完了すると割り込みが発生し、転送
の完了がファームウェアに伝えられる。これにより、フ
ァームウェア（ＣＰＵ）の処理負荷を格段に低減でき
る。

【０１３７】なお、本実施形態では図１３に示すように
ペリフェラル動作時には、エンドポイント領域ＥＰ０〜
ＥＰｅとホストとの間で行われるデータ転送の転送条件
情報（転送方向、転送種別、マックスパケットサイズ又
はページ数等）が、転送条件レジスタＴＲＥＧ０〜ＴＲ
ＥＧｅに設定される。そしてペリフェラルコントローラ
６０（広義には転送コントローラ）は、転送条件レジス
タＴＲＥＧ０〜ＴＲＥＧｅに設定された転送条件情報に
基づいて、エンドポイント領域とホストとの間でのデー
タ転送を行う。

【０１３８】このように本実施形態では、転送条件レジ
スタＴＲＥＧ０〜ＴＲＥＧｅが、ホスト動作時とペリフ
ェラル動作時とで共用（兼用）される。これにより、レ
ジスタ部７０のリソースを節約でき、データ転送制御装
置を小規模化できる。

【０１３９】図１４に、レジスタ部７０のレジスタ構成
例を示す。なお、レジスタ部７０のレジスタの一部を、
各ブロック（ＯＴＧＣ、ＨＣ、ＰＣ、Ｘｃｖｒ等）内に
含ませてもよい。

【０１４０】図１４に示すように、レジスタ部７０の転
送条件レジスタ（ＴＲＥＧ０〜ＴＲＥＧｅの各々）は、
ホスト動作時（ＨＣ、ＰＩＰＥ）とペリフェラル動作時
（ＰＣ、ＥＰ）で共用されるＨＣ／ＰＣ共用レジスタ
（共用転送条件レジスタ）を含む。また、ホスト動作時
にのみ使用されるＨＣ（ＰＩＰＥ）用レジスタ（ホスト
用転送条件レジスタ）を含む。また、ペリフェラル動作
時にのみ使用されるＰＣ（ＥＰ）用レジスタ（ペリフェ
ラル用転送条件レジスタ）を含む。また、パケットバッ
ファ（ＦＩＦＯ）のアクセス制御などを行うためのレジ
スタであり、ホスト動作時とペリフェラル動作時で共用
されるアクセス制御レジスタを含む。

【０１４１】例えば、デュアルロール・デバイスのホス
ト動作時に、ホストコントローラ５０（ＨＣ）は、ＨＣ
／ＰＣ共用レジスタとＨＣ用レジスタに設定される転送
条件情報に基づいて、データ（パケット）を転送する。

【０１４２】一方、ペリフェラル動作時には、ペリフェ
ラルコントローラ６０（ＰＣ）は、ＨＣ／ＰＣ共用レジ
スタとＰＣ用レジスタに設定される転送条件情報に基づ
いて、データ（パケット）を転送する。

【０１４３】また、ホスト動作時、ペリフェラル動作時
の両方において、バッファコントローラ８０は、共用ア
クセス制御レジスタに基づいて、パケットバッファ１０
０へのアクセス制御（リード／ライト・アドレスの発
生、データのリード／ライト、アクセスの調停等）を行
うことになる。

【０１４４】図１４のＨＣ／ＰＣ共用レジスタには、デ
ータの転送方向（ＩＮ、ＯＵＴ又はＳＥＴＵＰ等）、転
送種別（アイソクロナス、バルク、インタラプト、コン
トロールなどのトランザクションの種別）、エンドポイ
ント番号（各ＵＳＢデバイスのエンドポイントに関連づ
けられる番号）、マックスパケットサイズ（エンドポイ
ントが送信又は受信可能なパケットの最大ペイロードサ
イズ。ページサイズ）が設定される。また、バッファ領
域（パイプ領域、エンドポイント領域）のページ数（バ
ッファ領域の面数）が設定される。また、ＤＭＡ接続の
有無（ＤＭＡハンドラ回路１１２によるＤＭＡ転送の使
用の有無）を指示する情報が設定される。

【０１４５】ＨＣ（ＰＩＰＥ）用レジスタには、インタ
ラプト転送のトークン発行周期（インタラプト・トラン
ザクションを起動する周期、インターバル）が設定され
る。また、トランザクションの連続実行回数（パイプ領
域間の転送比率を設定する情報。各パイプ領域のトラン
ザクションの連続実行回数）が設定される。また、ファ
ンクションアドレス（エンドポイントを有するファンク
ションのＵＳＢアドレス）、転送データのトータルサイ
ズ（各パイプ領域を介して転送されるデータのトータル
サイズ。ＩＲＰなどのデータ単位）が設定される。ま
た、自動トランザクションの開始指示（ホストコントロ
ーラに対する自動トランザクション処理の開始指示）が
設定される。また、自動コントロール転送モードの指示
（コントロール転送のセットアップステージ、データス
テージ、ステータスステージのトランザクションを自動
発生するモードの指示）が設定される。

【０１４６】ＰＣ（ＥＰ）用レジスタには、エンドポイ
ントイネーブル（エンドポイントのイネーブルやディス
エーブルの指示）、ハンドシェーク指定（各トランザク
ションで行われるハンドシェークの指定）が設定され
る。

【０１４７】パケットバッファ（ＦＩＦＯ）用の共用ア
クセス制御レジスタには、バッファ・Ｉ／Ｏポート（Ｃ
ＰＵによりＰＩＯ転送を行う場合のＩ／Ｏポート）が設
定される。また、バッファ・フル／エンプティ（各バッ
ファ領域のフル、エンプティの通知）、バッファ・残り
データサイズ（各バッファ領域の残りデータサイズ）が
設定される。

【０１４８】レジスタ部７０は、インタラプト系レジス
タ、ブロック系レジスタ、ＤＭＡ制御レジスタなども含
む。

【０１４９】インタラプト系レジスタは、割り込みのス
テータス（要因）をＣＰＵに対して示すためのインタラ
プト・ステータスレジスタ、割り込みのイネーブル、デ
ィスエーブル（非マスク、マスク）を設定するインタラ
プト・イネーブルレジスタを含む。なお、割り込みに
は、ＯＴＧコントローラ２０系、ホストコントローラ５
０系、ペリフェラルコントローラ６０系の割り込みがあ
る。

【０１５０】ブロック系レジスタは、ブロック間で共用
されるブロック間共用レジスタや、各ブロック（Ｘｃｖ
ｒ、ＯＴＧＣ、ＨＣ、ＰＣ）内で使用されるブロック用
レジスタを含む。

【０１５１】ブロック間共用レジスタには、各ブロック
のリセットを指示するレジスタなどがある。ブロック用
レジスタには、トランシーバ１０（Ｘｃｖｒ）を制御す
るためのレジスタや、ＯＴＧコントローラ２０（ＯＴＧ
Ｃ）のステートコマンドレジスタや、ホストコントロー
ラ５０（ＨＣ）のステートコマンドレジスタや、フレー
ム番号を設定するレジスタなどがある。

【０１５２】以上のように本実施形態では、ホスト動作
時とペリフェラル動作時で共用されるレジスタ（ＨＣ／
ＰＣ共用レジスタ、共用アクセス制御レジスタ）をレジ
スタ部７０に設けている。これにより、ホスト動作時用
のレジスタとペリフェラル動作時用のレジスタを全く別
個に設ける場合に比べて、レジスタ部７０を小規模化で
きる。また、ＣＰＵ上で動作するファームウェア（ドラ
イバ）から見た共用レジスタのアクセスアドレスを、ホ
スト動作時とペリフェラル動作時とで同一にできる。従
って、ファームウェアは、これらの共用レジスタを同一
アドレスで管理できるようになり、ファームウェア処理
を簡素化できる。

【０１５３】また、ＨＣ用レジスタや、ＰＣ用レジスタ
を設けることで、ホスト動作時（ＰＩＰＥ）の転送やペ
リフェラル動作時（ＥＰ）の転送に特有の転送条件を設
定できる。例えば、トークン発行周期を設定すること
で、ホスト動作時にインタラプト転送のトークンを所望
の周期で発行することが可能になる。また、連続実行回
数を設定することで、ホスト動作時にパイプ領域間の転
送比率を任意に設定できる。また、トータルサイズを設
定することで、ホスト動作時にパイプ領域を介して自動
転送されるデータのサイズを任意に設定できる。またフ
ァームウェアは、ホスト動作時に、自動トランザクショ
ンの開始を指示したり、自動コントロール転送モードの
オン／オフを指示できるようになる。

【０１５４】９．自動トランザクション 図１５に、ホストコントローラ５０の自動トランザクシ
ョン（ＩＮ、ＯＵＴ）処理時におけるファームウェア処
理のフローチャート例を示す。

【０１５５】まず、ファームウェア（処理部、ドライ
バ）は、図１４等で説明した転送条件レジスタに転送条
件情報（パイプ情報）を設定する（ステップＳ１）。よ
り具体的には、転送データのトータルサイズ、マックス
パケットサイズ（MaxPktSize）、ページ数（BufferPag
e）、転送方向（ＩＮ、ＯＵＴ又はＳＥＴＵＰ）、転送
種別（アイソクロナス、バルク、コントロール、インタ
ラプト）、エンドポイント番号、パイプ領域のトランザ
クションの連続実行回数（転送比率）、インタラプト転
送のトークン発行周期などを、転送条件レジスタに設定
する。

【０１５６】次に、外部のシステムメモリとパケットバ
ッファ１００の間に転送経路を設定する（ステップＳ
２）。即ち図４のＤＭＡハンドラ回路１１２を介したＤ
ＭＡ転送経路を設定する。

【０１５７】次に、ファームウェアは、ＤＭＡ転送の開
始指示を行う（ステップＳ３）。即ち、図１４のＤＭＡ
制御レジスタのＤＭＡ転送開始指示ビットをアクティブ
にする。なお、ＣＰＵによる転送では、図１４のバッフ
ァ・Ｉ／Ｏポートにアクセスすることで、パケットバッ
ファ１００にアクセスすることが可能になる。

【０１５８】次に、ファームウェアは、自動トランザク
ションの開始指示を行う（ステップＳ４）。即ち、図１
４のＨＣ用レジスタ（パイプレジスタ）の自動トランザ
クション開始指示ビットをアクティブにする。これによ
り、ホストコントローラ５０による、自動トランザクシ
ョン処理、パケット処理（パケットの生成、分解）、ス
ケジューリング処理が行われる。即ち、ホストコントロ
ーラ５０は、トータルサイズで指定されるデータを、マ
ックスパケットサイズのペイロードのパケットを用い
て、転送方向で指定される方向（ＩＮ、ＯＵＴ）で、自
動転送する。

【０１５９】なお、ステップＳ３、Ｓ４の処理の順序は
問わず、自動トランザクション開始指示の後にＤＭＡ転
送の開始指示を行ってもよい。

【０１６０】次に、ファームウェアは、パイプ転送の完
了を知らせる割り込みが発生するのを待つ（ステップＳ
５）。そして、割り込みが発生すると、ファームウェア
は、図１４のインタラプト系レジスタの割り込みステー
タス（要因）を調べる。そして、処理が正常完了又はエ
ラー終了する（ステップＳ６）。

【０１６１】このように本実施形態によれば、ファーム
ウェアは、各パイプ領域毎に転送条件情報を設定し（ス
テップＳ１）、ＤＭＡ転送開始の指示（ステップＳ３）
と自動トランザクション開始の指示（ステップＳ４）を
行うだけで、その後のデータ転送処理はホストコントロ
ーラ５０のハードウェア回路により自動的に行われるよ
うになる。従って、図３（Ａ）、（Ｂ）で説明したＯＨ
ＣＩ準拠の手法に比べて、ファームウェアの処理負荷が
軽減され、低性能のＣＰＵが組み込まれる携帯機器に最
適なデータ転送制御装置を提供できる。

【０１６２】１０．各ブロックの詳細な構成例 次に各ブロックの詳細な構成例について説明する。

【０１６３】１０．１ ＯＴＧコントローラ 図１６に、ＯＴＧコントローラ２０の構成例を示す。

【０１６４】ＯＴＧコントローラ２０は、ＯＴＧレジス
タ部２２を含む。このＯＴＧレジスタ部２２は、ＯＴＧ
コントローラ２０のモニタレジスタや制御レジスタを含
む。またファームウェア（ＣＰＵ）により書き込まれる
ＯＴＧステートコマンドをデコードする回路を含む。

【０１６５】またＯＴＧコントローラ２０はＯＴＧ制御
回路２３を含む。そして、このＯＴＧ制御回路２３は、
ＯＴＧステートの管理を行うＯＴＧ管理回路２４、ＩＤ
ピンの電圧レベルを検出するＩＤ検出回路２５、ＶＢＵ
Ｓの電圧レベルを検出するＶＢＵＳ検出回路２６、ＤＰ
及びＤＭのラインステートを検出するラインステート検
出回路２７を含む。

【０１６６】またＯＴＧコントローラ２０は、ＯＴＧス
テートの遷移判断条件の１つである時間を計測するタイ
マ２８を含む。

【０１６７】ＯＴＧステートを遷移させるために検出す
べき情報は、ＩＤ、ＶＢＵＳの電圧レベル、ＤＰ／ＤＭ
のラインステートである。本実施形態のＯＴＧコントロ
ーラ２０は、これらの情報を検出し、モニタレジスタを
介してファームウェア（ＣＰＵ）に伝える。

【０１６８】ファームウェアは、これらの検出情報に基
づいて自身のステートを遷移させると共に、次に遷移す
べきステートを、ＯＴＧステートコマンドを用いてＯＴ
Ｇコントローラ２０に伝える。

【０１６９】ＯＴＧコントローラ２０は、ＯＴＧステー
トコマンドをデコードし、そのデコード結果に基づい
て、ＶＢＵＳのドライブ制御、プルアップ／プルダウン
抵抗の接続制御等を行い、図２（Ａ）、（Ｂ）で説明し
たＳＲＰやＨＮＰを実現する。

【０１７０】このように本実施形態では、ステート毎の
ＯＴＧ制御はＯＴＧコントローラ２０が担当し、ファー
ムウェアはステートの遷移管理に専念できる。この結
果、全てのステート制御をファームウェアで実現する場
合に比べて、ファームウェア（ＣＰＵ）の処理負荷を軽
減できると共に、効率的なファームウェア開発が可能に
なる。

【０１７１】なお、ＯＴＧのステート遷移の判断を、フ
ァームウェアが行わずに、ハードウェア回路が行うよう
にしてもよい。或いは、ＯＴＧコントローラ２０のほと
んど全ての処理（例えばＶＢＵＳ制御、プルアップ／プ
ルダウン抵抗制御、ＩＤ検出、ＶＢＵＳ検出、ラインス
テート検出以外の処理）をファームウェア（ソフトウェ
ア）により実現してもよい。

【０１７２】１０．２ ホストコントローラ、ペリフェ
ラルコントローラ 図１７（Ａ）に、ホストコントローラ５０の構成例を示
す。

【０１７３】ホストコントローラ５０はＨＣシーケンス
管理回路５２を含む。このＨＣシーケンス管理回路５２
は、パイプ転送（パイプ領域を用いたデータ転送）の調
停、時間管理、パイプ転送のスケジューリング、再送管
理などを行う。

【０１７４】より具体的にはＨＣシーケンス管理回路５
２は、フレーム番号のカウントや、ＳＯＦ（Start-Of-F
rame）パケットの送信指示を行う。また、アイソクロナ
ス転送を各フレームの先頭で優先的に実行するための処
理を行ったり、インタラプト転送をアイソクロナス転送
の次に優先的に取り扱うための処理を行う。また、パイ
プ転送の順序に従って各パイプ転送を指示する処理を行
う。また、トランザクションの連続実行回数を管理した
り、残りフレーム時間の確認処理を行う。また、ペリフ
ェラルから返ってきたハンドシェークパケット（ＡＣ
Ｋ、ＮＡＫ）に対する処理を行う。また、トランザクシ
ョン実行時のエラー処理を行う。

【０１７５】ホストコントローラ５０はターゲットパイ
プ管理回路５４を含む。このターゲットパイプ管理回路
５４は、レジスタ部７０の転送条件レジスタに設定され
た転送条件情報のハンドリング処理などを行う。

【０１７６】より具体的にはターゲットパイプ管理回路
５４は、転送条件情報の選択処理や、割り込み信号の生
成処理を行う。また自動トランザクションの開始が指示
された場合に、そのパイプ領域の転送データのトータル
サイズをロードする。そして、残り転送データサイズの
カウント（デクリメント）処理を行う。また、バッファ
コントローラ８０へのデータの送受信の際にバッファ
（ＦＩＦＯ）領域の状態を確認する処理を行う。また、
トランザクション管理回路５６への転送指示を行う。ま
た、予期しないショートパケットの受信の判断処理や、
マックスパケットサイズ以上のパケットの受信の判断処
理を行う。また、零長パケットを自動転送するモードが
設定されている場合には、最後の零長パケットの送信を
トランザクション管理回路５６に指示する。また、自動
コントロール転送モードでのシーケンス管理を行う。

【０１７７】ホストコントローラ５０はトランザクショ
ン管理回路５６を含む。このトランザクション管理回路
５６は、転送パケットの種類や転送順序の管理（トラン
ザクションのシーケンス管理）を行う。また、タイムア
ウトの監視処理を行う。また、トランザクション終了の
通知処理を行う。

【０１７８】ホストコントローラ５０はパケットハンド
ラ回路５８を含む。このパケットハンドラ回路５８は、
パケットの生成、分解処理を行う。また、ＰＩＤのチェ
ックやＣＲＣのデコード、エンコードを行う。また、バ
ッファ領域のパケットのペイロードのリード、ライト処
理や、ＳＯＦパケットの送信処理を行う。また、送受信
データのカウント処理を行う。

【０１７９】図１７（Ｂ）にペリフェラルコントローラ
６０の構成例を示す。

【０１８０】ペリフェラルコントローラ６０は、トラン
ザクション管理回路６２、パケットハンドラ回路６４を
含む。これらのトランザクション管理回路６２、パケッ
トハンドラ回路６４は、ホストコントローラ５０のトラ
ンザクション管理回路５６、パケットハンドラ回路５８
とほぼ同様の処理を行う。

【０１８１】１０．３ バッファコントローラ 図１８にバッファコントローラ８０の構成例を示す。

【０１８２】バッファコントローラ８０は領域確保（al
location）回路８２を含む。この領域確保回路８２は、
パケットバッファ１００に、バッファ領域（ホスト動作
時にパイプ領域に設定され、ペリフェラル動作時にエン
ドポイント領域に設定される領域）を確保する回路であ
る。

【０１８３】領域確保回路８２は領域計算回路８３を含
む。この領域計算回路８３は、マックスパケットサイズ
（広義にはページサイズ）やページ数に基づいて、バッ
ファ領域の領域サイズ、スタートアドレス、エンドアド
レスなどを計算する回路である。

【０１８４】例えば図１９（Ａ）に示すバッファ領域Ｐ
ＩＰＥ０／ＥＰ０、ＰＩＰＥａ／ＥＰａ、ＰＩＰＥｂ／
ＥＰｂ、ＰＩＰＥｃ／ＥＰｃでは、マックスパケットサ
イズ（MaxPktSize）が、各々、３２、６４、６４、６４
バイトに設定され、ページ数（BufferPage）が、各々、
１、１、３、２ページに設定されている。領域計算回路
８３は、これらのマックスパケットサイズ、ページ数な
どに基づいて、バッファ領域ＰＩＰＥ０／ＥＰ０〜ＰＩ
ＰＥｃ／ＥＰｃの領域サイズ、スタートアドレス、エン
ドアドレスを計算する。例えば図１９（Ａ）において、
ＰＩＰＥ０／ＥＰ０、ＰＩＰＥａ／ＥＰａ、ＰＩＰＥｂ
／ＥＰｂ、ＰＩＰＥｃ／ＥＰｃの領域サイズは、各々、
３２（＝３２×１）、６４（＝６４×１）、１９２（＝
６４×３）、１２８（＝６４×２）バイトと計算される
ことになる。

【０１８５】ポインタ割り当て回路８４は、各バッファ
領域の書き込みポインタＷＰ（ＷＰ０、ＷＰａ、ＷＰ
ｂ、ＷＰｃ）、読み出しポインタＲＰ（ＲＰ０、ＲＰ
ａ、ＲＰｂ、ＲＰｃ）を、ＤＭＡ用ポインタ、ＣＰＵ用
ポインタ、ＵＳＢ用ポインタに割り当てる回路である。

【０１８６】例えば図１９（Ｂ）に示すように、データ
送信時（ＤＭＡ又はＣＰＵからパケットバッファ１００
を介してＵＳＢ側にデータが転送される時）であり、且
つ、ＤＭＡ転送使用時には、そのバッファ領域の書き込
みポインタＷＰはＤＭＡ（ＤＭＡアクセス）用のポイン
タに割り当てられ、読み出しポインタＲＰはＵＳＢ（Ｕ
ＳＢアクセス）用のポインタに割り当てられる。また、
データ送信時であり且つＣＰＵ（ＰＩＯ）転送使用時に
は、そのバッファ領域の書き込みポインタＷＰはＣＰＵ
（ＣＰＵアクセス）用のポインタに割り当てられ、読み
出しポインタＲＰはＵＳＢ用のポインタに割り当てられ
る。

【０１８７】一方、図１９（Ｃ）に示すように、データ
受信時（ＵＳＢからパケットバッファ１００を介してＤ
ＭＡ又はＣＰＵ側にデータが転送される時）であり、且
つ、ＤＭＡ転送使用時には、そのバッファ領域の書き込
みポインタＷＰはＵＳＢ用ポインタに割り当てられ、読
み出しポインタＲＰはＤＭＡ用ポインタに割り当てられ
る。また、データ受信時であり且つＣＰＵ転送使用時に
は、そのバッファ領域の書き込みポインタＷＰはＵＳＢ
用ポインタに割り当てられ、読み出しポインタＲＰはＣ
ＰＵ用ポインタに割り当てられる。

【０１８８】なお、各バッファ領域の書き込みポインタ
ＷＰ、読み出しポインタＲＰのポインタ情報（位置情
報）は、レジスタ部７０の各転送条件レジスタ（ＰＩＰ
Ｅ／ＥＰレジスタ）に保持される。

【０１８９】ポインタ管理回路８６は、ポインタの更新
を行いながら、パケットバッファ１００にアクセスする
ための実アドレスを生成する回路である。

【０１９０】ポインタ管理回路８６は、ＣＰＵ用アドレ
ス生成回路８７、ＤＭＡ用アドレス生成回路８８、ＵＳ
Ｂ用アドレス生成回路８９を含む。これらの生成回路８
７、８８、８９は、各々、ポインタ割り当て回路８４に
より割り当てられたＣＰＵ用ポインタ、ＤＭＡ用ポイン
タ、ＵＳＢ用ポインタに基づいて、ＣＰＵ用アドレス、
ＤＭＡ用アドレス、ＵＳＢ用アドレスを生成する。ま
た、ＣＰＵ（ＣＰＵインターフェース回路）、ＤＭＡ
（ＤＭＡハンドラ回路）からのアクセス毎に、或いはＵ
ＳＢ（ＨＣ又はＰＣ）のトランザクション終了（ＡＣ
Ｋ、ＮＡＫなどのハンドシェーク送受信）毎に、ポイン
タを更新する処理を行う。なお、更新後のポインタの情
報は、領域確保回路８２を介してレジスタ部７０の各転
送条件レジスタに書き戻される。

【０１９１】バッファ管理回路９０は、パケットバッフ
ァ１００へのアクセスを管理する回路である。

【０１９２】バッファ管理回路９０はバッファインター
フェース回路９２を含む。このバッファインターフェー
ス回路９２は、ポインタ管理回路８６からのＣＰＵ用ア
ドレス、ＤＭＡ用アドレス、ＵＳＢ用アドレスなどを受
け、パケットバッファ１００へのデータの入出力や、ア
ドレス、出力イネーブル、ライトイネーブル、リードイ
ネーブルなどの出力を行う。

【０１９３】バッファ管理回路９０は調停回路９３を含
む。この調停回路９３は、ＣＰＵ（ＣＰＵインターフェ
ース回路）、ＤＭＡ（ＤＭＡハンドラ回路）、ＵＳＢ
（ホストコントローラ又はペリフェラルコントローラ）
からのアクセスを調停する回路である。この調停結果に
基づいて、ＣＰＵ用アドレス、ＤＭＡ用アドレス、ＵＳ
Ｂ用アドレスのいずれかが、パケットバッファ１００の
アクセス・アドレスとして出力され、ＣＰＵ、ＤＭＡ又
はＵＳＢとパケットバッファ１００との間のデータ転送
経路が設定される。

【０１９４】ＨＣ／ＰＣセレクタ９４は、バッファ管理
回路９０（バッファコントローラ８０）とホストコント
ローラ５０（ＨＣ）又はペリフェラルコントローラ６０
（ＰＣ）との間の接続の切り替え制御を行う。例えばホ
スト動作時には、ホストコントローラ５０とバッファ管
理回路９０を接続し、ペリフェラル動作時には、ペリフ
ェラルコントローラ６０とバッファ管理回路９０を接続
する。なお、この接続の切り替え制御は、ＯＴＧコント
ローラ２０（ＯＴＧＣ）からのＨＣ／ＰＣイネーブル信
号に基づいて行う。

【０１９５】１１．電子機器 次に、本実施形態のデータ転送制御装置を含む電子機器
の例について説明する。

【０１９６】例えば図２０（Ａ）に電子機器の１つであ
るプリンタの内部ブロック図を示し、図２１（Ａ）にそ
の外観図を示す。ＣＰＵ５１０（処理部）はシステム全
体の制御などを行う。操作部５１１はプリンタをユーザ
が操作するためのものである。ＲＯＭ５１６には、制御
プログラム、フォントなどが格納され、ＲＡＭ５１７
（システムメモリ）はＣＰＵ５１０のワーク領域として
機能する。ＤＭＡＣ５１８は、ＣＰＵ５１０を介さずに
データ転送を行うためのＤＭＡコントローラである。表
示パネル５１９はプリンタの動作状態をユーザに知らせ
るためのものである。

【０１９７】ＵＳＢを介してパーソナルコンピュータ、
デジタルカメラ、デジタルビデオカメラなどの他の機器
から送られてきたシリアルの印刷データ（印字データ、
画像データ）は、データ転送制御装置５００によりパラ
レルの印刷データに変換される。そして、変換後のパラ
レル印刷データは、ＣＰＵ５１０又はＤＭＡＣ５１８に
より、印刷処理部（プリンタエンジン）５１２に送られ
る。そして、印刷処理部５１２においてパラレル印刷デ
ータに対して所与の処理が施され、プリントヘッダなど
からなる印刷部（データの出力処理を行う装置）５１４
により紙に印刷されて出力される。

【０１９８】図２０（Ｂ）に電子機器の１つであるデジ
タルカメラの内部ブロック図を示し、図２１（Ｂ）にそ
の外観図を示す。ＣＰＵ５２０はシステム全体の制御な
どを行う。操作部５２１（シャッターボタン、操作ボタ
ン等）はデジタルカメラをユーザが操作するためのもの
である。ＲＯＭ５２６には制御プログラムなどが格納さ
れ、ＲＡＭ５２７はＣＰＵ５２０のワーク領域として機
能する。ＤＭＡＣ５２８はＤＭＡコントローラである。

【０１９９】ＣＣＤ、レンズなどからなる撮像部（デー
タの取り込み処理を行う装置）５２２により画像が撮像
され、撮像された画像のデータは画像処理部５２４によ
り処理される。そして、処理後の画像データは、ＣＰＵ
５２０又はＤＭＡＣ５２８によりデータ転送制御装置５
００に送られる。データ転送制御装置５００は、このパ
ラレルの画像データをシリアルデータに変換し、ＵＳＢ
を介してプリンタ、ストレージ装置、パーソナルコンピ
ュータなどの他の機器に送信する。

【０２００】図２０（Ｃ）に電子機器の１つであるＣＤ
−ＲＷドライブ（ストレージ装置）の内部ブロック図を
示し、図２１（Ｃ）にその外観図を示す。ＣＰＵ５３０
はシステム全体の制御などを行う。操作部５３１はＣＤ
−ＲＷをユーザが操作するためのものである。ＲＯＭ５
３６には制御プログラムなどが格納され、ＲＡＭ５３７
はＣＰＵ５３０のワーク領域として機能する。ＤＭＡＣ
５３８はＤＭＡコントローラである。

【０２０１】レーザ、モータ、光学系などからなる読み
取り＆書き込み部（データの取り込み処理を行う装置又
はデータの記憶処理を行うための装置）５３３によりＣ
Ｄ−ＲＷ５３２から読み取られたデータは、信号処理部
５３４に入力され、エラー訂正処理などの所与の信号処
理が施される。そして、信号処理が施されたデータが、
ＣＰＵ５３０又はＤＭＡＣ５３８によりデータ転送制御
装置５００に送られる。データ転送制御装置５００は、
このパラレルのデータをシリアルデータに変換し、ＵＳ
Ｂを介して他の機器に送信する。

【０２０２】一方、ＵＳＢを介して他の機器から送られ
てきたシリアルのデータは、データ転送制御装置５００
によりパラレルのデータに変換される。そして、このパ
ラレルデータは、ＣＰＵ５３０又はＤＭＡＣ５３８によ
り信号処理部５３４に送られる。そして、信号処理部５
３４においてこのパラレルデータに対して所与の信号処
理が施され、読み取り＆書き込み部５３３によりＣＤ−
ＲＷ５３２に記憶される。

【０２０３】なお、図２０（Ａ）、（Ｂ）、（Ｃ）にお
いて、ＣＰＵ５１０、５２０、５３０の他に、データ転
送制御装置５００でのデータ転送制御のためのＣＰＵを
別に設けるようにしてもよい。

【０２０４】本実施形態のデータ転送制御装置を電子機
器に用いれば、ＯＴＧ機能を有する電子機器を実現でき
る。即ち、電子機器にホストとしての役割を持たせた
り、デバイスとしての役割を持たせることが可能にな
り、これまでに存在しなかったアプリケーションを創出
できる。

【０２０５】また本実施形態のデータ転送制御装置を電
子機器に用いれば、電子機器に組み込まれるＣＰＵ（処
理部）の処理負荷が軽減され、安価なＣＰＵを用いるこ
とが可能になる。また、ＣＰＵが、データ転送制御処理
以外の他の処理を余裕を持って行うことが可能になり、
電子機器の性能向上や低コスト化を図れる。また、ＣＰ
Ｕ上で動作するファームウェアのプログラムを簡素化で
き、電子機器の開発期間の短縮化を図れる。

【０２０６】なお本実施形態のデータ転送制御装置を適
用できる電子機器としては、上記以外にも例えば、種々
の光ディスクドライブ（ＣＤ−ＲＯＭ、ＤＶＤ）、光磁
気ディスクドライブ（ＭＯ）、ハードディスクドライ
ブ、デジタルビデオカメラ、携帯電話、スキャナ、Ｔ
Ｖ、ＶＴＲ、オーディオ機器、電話機、プロジェクタ、
パーソナルコンピュータ、電子手帳、或いはワードプロ
セッサなど種々のものを考えることができる。

【０２０７】なお、本発明は本実施形態に限定されず、
本発明の要旨の範囲内で種々の変形実施が可能である。

【０２０８】例えば、本発明のデータ転送制御装置の構
成は、図４等で説明した構成に限定されるものではな
く、種々の変形実施が可能である。

【０２０９】また、データ転送制御装置の各ブロック
（ＨＣ、ＰＣ、ＯＴＧＣ等）の構成も、本実施形態で説
明したものに限定されず、種々の変形実施が可能であ
る。

【０２１０】また、ＳＯＦパケットの周期転送を無効に
する回路も、図１０に示す構成に限定されず、種々の変
形実施が可能である。

【０２１１】また、本発明のＳＯＦパケットは、その名
称は問わず、ＳＯＦパケットと同等の機能を有するパケ
ット（フレーム開始を指示、管理するパケット）であれ
ばよい。

【０２１２】また、明細書中の記載において広義な用語
（非周期転送、周期転送、第１のモード、第２のモー
ド、ステートコントローラ、処理部、転送コントロー
ラ、バス、バッファ領域等）として引用された用語（バ
ルク転送、アイソクロナス転送、ＳＯＦ有りモード、Ｓ
ＯＦ無しモード、ＯＴＧコントローラ、ＣＰＵ・ファー
ムウェア、ホストコントローラ・ペリフェラルコントロ
ーラ、ＵＳＢ、パイプ領域・エンドポイント領域等）
は、明細書中の他の記載においても広義な用語に置き換
えることができる。

【０２１３】また、本発明のうち従属請求項に係る発明
においては、従属先の請求項の構成要件の一部を省略す
る構成とすることもできる。また、本発明の１の独立請
求項に係る発明の要部を、他の独立請求項に従属させる
こともできる。

【０２１４】また、本実施形態ではＵＳＢのＯＴＧ規格
への適用例を説明したが、本発明が適用されるのはＯＴ
Ｇ規格に限定されない。即ち、ＵＳＢのＯＴＧのみなら
ず、従来のＵＳＢ１．１、ＵＳＢ２．０や、これらの規
格を発展させた規格におけるデータ転送にも本発明は適
用できる。

【図面の簡単な説明】

【図１】図１（Ａ）、（Ｂ）、（Ｃ）は、ＵＳＢのＯＴ
Ｇ規格について説明するための図である。

【図２】図２（Ａ）、（Ｂ）は、ＳＲＰやＨＮＰの手順
について説明するための図である。

【図３】図３（Ａ）、（Ｂ）は、ＯＨＣＩのリスト構造
のディスクリプタなどについて説明するための図であ
る。

【図４】本実施形態のデータ転送制御装置の構成例を示
す図である。

【図５】図５（Ａ）、（Ｂ）は、パイプ領域、エンドポ
イント領域について説明するための図である。

【図６】図６（Ａ）、（Ｂ）は、ＳＯＦパケットについ
て説明するための図である。

【図７】ＳＯＦ有りモード（第１のモード）設定時の信
号波形例である。

【図８】ＳＯＦ無しモード（第２のモード）設定時の信
号波形例である。

【図９】ＳＯＦ無しモードに設定され、且つ、転送すべ
きデータが無い場合の信号波形例である。

【図１０】ＳＯＦパケットの周期転送を無効にする回路
の構成例である。

【図１１】図１１（Ａ）、（Ｂ）は、図１０の回路の動
作を説明するための真理値表である。

【図１２】データ転送制御装置のホスト時の動作につい
て説明するための図である。

【図１３】データ転送制御装置のペリフェラル時の動作
について説明するための図である。

【図１４】レジスタ部について説明するための図であ
る。

【図１５】ファームウェアの処理例を説明するためのフ
ローチャートである。

【図１６】ＯＴＧコントローラの詳細な構成例を示す図
である。

【図１７】図１７（Ａ）、（Ｂ）は、ホストコントロー
ラ、ペリフェラルコントローラの詳細な構成例を示す図
である。

【図１８】バッファコントローラの詳細な構成例を示す
図である。

【図１９】図１９（Ａ）、（Ｂ）、（Ｃ）は、領域確保
手法やポインタ割り当て手法について説明するための図
である。

【図２０】図２０（Ａ）、（Ｂ）、（Ｃ）は、種々の電
子機器の内部ブロック図の例である。

【図２１】図２１（Ａ）、（Ｂ）、（Ｃ）は、種々の電
子機器の外観図の例である。

【符号の説明】

ＰＩＰＥ０〜ＰＩＰＥｅ パイプ（バッファ）領域 ＥＰ０〜ＥＰｅ エンドポイント（バッファ）
領域 ＴＲＥＧ０〜ＴＲＥＧｅ 転送条件レジスタ（共用レジ
スタ） １０ トランシーバ １２ 物理層回路 ２０ ＯＴＧコントローラ（ステートコントローラ） ３０ ＨＣ／ＰＣ切り替え回路 ３２ ＨＣ／ＰＣセレクタ ３４ ラインステートコントローラ ４０ 転送コントローラ ５０ ホストコントローラ ６０ ペリフェラルコントローラ ７０ レジスタ部 ７２ 転送条件レジスタ部（共用レジスタ） ８０ バッファコントローラ １００ パケットバッファ（ＦＩＦＯ、ＲＡＭ） １１０ インターフェース回路 １１２ ＤＭＡハンドラ回路 １１４ ＣＰＵインターフェース回路 １２０ クロックコントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神原 義幸 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 松田 邦昭 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5B061 DD09 DD11 5K032 CC12 CD01 DB20 5K034 AA02 DD01 EE11 FF12 HH01 HH02 MM08 MM11

Claims (11)

【特許請求の範囲】
1. 【請求項１】 バスを介したデータ転送のためのデータ
   転送制御装置であって、 転送データを記憶するパケットバッファのアクセス制御
   を行うバッファコントローラと、 パケットバッファのデータの転送を制御する転送コント
   ローラとを含み、 前記転送コントローラが、 第１のモードが設定された場合には、ＳＯＦ（Start Of
   Frame）パケットをフレーム周期で転送しながらデータ
   転送を行い、第２のモードが設定され且つ非周期転送を
   行う場合には、ＳＯＦパケットの周期転送を無効にし
   て、非周期データの転送を行うことを特徴とするデータ
   転送制御装置。
2. 【請求項２】 請求項１において、 前記転送コントローラが、 転送すべき非周期データが無い場合には、第２のモード
   が設定された場合にも、ＳＯＦパケットをフレーム周期
   で転送することを特徴とするデータ転送制御装置。
3. 【請求項３】 請求項１又は２において、 ホストの役割として動作するホスト動作のステートと、
   ペリフェラルの役割として動作するペリフェラル動作の
   ステートを含む複数のステートの制御を行うステートコ
   ントローラを含み、 前記パケットバッファには、 各エンドポイントとの間で転送されるデータが各パイプ
   領域に記憶される複数のパイプ領域が確保され、 前記転送コントローラが、 ホスト動作時において、ホストとしてのデータ転送を行
   うホストコントローラと、 ペリフェラル動作時において、ペリフェラルとしてのデ
   ータ転送を行うペリフェラルコントローラとを含み、 前記ホストコントローラが、 エンドポイントに対するトランザクションを自動発生
   し、パイプ領域と、そのパイプ領域に対応するエンドポ
   イントとの間で、データを自動転送することを特徴とす
   るデータ転送制御装置。
4. 【請求項４】 請求項３において、 前記ホストコントローラが、 第２のモードが設定された場合には、パイプ領域とその
   パイプ領域に対応する非周期転送のエンドポイントとの
   間で、ＳＯＦパケットの周期転送を無効にしながら、非
   周期データを自動転送することを特徴とするデータ転送
   制御装置。
5. 【請求項５】 請求項３又は４において、 前記ホストコントローラが、 パイプ領域の自動転送指示信号が全て非アクティブの場
   合には、第２のモードが設定された場合にも、ＳＯＦパ
   ケットをフレーム周期で自動転送することを特徴とする
   データ転送制御装置。
6. 【請求項６】 請求項３乃至５のいずれかにおいて、 前記ホストコントローラが、 フレーム周期毎にＳＯＦ転送開始トリガをアクティブに
   し、ＳＯＦパケットの転送が完了した場合に前記ＳＯＦ
   転送開始トリガを非アクティブにするＳＯＦ転送開始ト
   リガ生成回路と、 パイプ領域の自動転送指示信号と、ステートコントロー
   ラからのステート情報信号と、第１又は第２のモードを
   指示する信号を受け、前記ＳＯＦ転送開始トリガを無効
   にする信号を生成するＳＯＦ無効信号生成回路とを含む
   ことを特徴とするデータ転送制御装置。
7. 【請求項７】 請求項３乃至６のいずれかにおいて、 ペリフェラル動作時には、 ホストとの間で転送されるデータが各エンドポイント領
   域に記憶される複数のエンドポイント領域が、パケット
   バッファに確保され、前記ペリフェラルコントローラ
   が、エンドポイント領域とホストとの間でデータを転送
   することを特徴とするデータ転送制御装置。
8. 【請求項８】 請求項１乃至７のいずれかにおいて、 前記非周期転送がＵＳＢ（Universal Serial Bus)規格
   のバルク転送又はコントロール転送であり、前記非周期
   データがバルクデータ又はコントロールデータであるこ
   とを特徴とするデータ転送制御装置。
9. 【請求項９】 請求項１乃至８のいずれかにおいて、 ＵＳＢ（Universal Serial Bus)のＯＴＧ（Ｏｎ−Ｔｈ
   ｅ−Ｇｏ）規格に準拠したデータ転送を行うことを特徴
   とするデータ転送制御装置。
10. 【請求項１０】 請求項１乃至９のいずれかのデータ転
    送制御装置と、 前記データ転送制御装置及びバスを介して転送されるデ
    ータの出力処理又は取り込み処理又は記憶処理を行う装
    置と、 前記データ転送制御装置のデータ転送を制御する処理部
    と、 を含むことを特徴とする電子機器。
11. 【請求項１１】 バスを介したデータ転送のためのデー
    タ転送制御方法であって、 転送データを記憶するパケットバッファのアクセス制御
    を行い、 パケットバッファのデータの転送を制御すると共に、 第１のモードが設定された場合には、ＳＯＦ（Start Of
    Frame）パケットをフレーム周期で転送しながらデータ
    転送を行い、第２のモードが設定され且つ非周期転送を
    行う場合には、ＳＯＦパケットの周期転送を無効にし
    て、非周期データの転送を行うことを特徴とするデータ
    転送制御方法。