JPS62133840A - 非同期方式デ−タ通信システム - Google Patents
非同期方式デ−タ通信システムInfo
- Publication number
- JPS62133840A JPS62133840A JP60273394A JP27339485A JPS62133840A JP S62133840 A JPS62133840 A JP S62133840A JP 60273394 A JP60273394 A JP 60273394A JP 27339485 A JP27339485 A JP 27339485A JP S62133840 A JPS62133840 A JP S62133840A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- input
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、非同期直列方式データ通信システムに関する
。
。
第4図は従来の非同期直列方式データ通信システムにお
けるデータ伝送速度と読取サンプリング基本クロックの
周波数か同一の場合のタイミング図である。
けるデータ伝送速度と読取サンプリング基本クロックの
周波数か同一の場合のタイミング図である。
同図(a)は正常動作のタイミング図で、伝送データが
安定している時にサンプリングクロックの読取立上りエ
ツジかきている。この場合は、読取誤動作は起らす、正
常な伝送かできる。しかし、一般に伝送データは任意に
伝送されてくるため、同図(b)に示すように、伝送デ
ータの変化とサンプリングクロ・ンクの読取エツジか同
時の場合、伝送データか確定していないため、” o
”か°′1°′のどちらかに判断されるかわからない。
安定している時にサンプリングクロックの読取立上りエ
ツジかきている。この場合は、読取誤動作は起らす、正
常な伝送かできる。しかし、一般に伝送データは任意に
伝送されてくるため、同図(b)に示すように、伝送デ
ータの変化とサンプリングクロ・ンクの読取エツジか同
時の場合、伝送データか確定していないため、” o
”か°′1°′のどちらかに判断されるかわからない。
このような伝送デー勺の変化とサシブリフグクロックの
読取エツジか同時のきわどいタイミングの場合の読取誤
動作の防止および伝送データ読取の確定牲確保のため、
従来は、データ伝送速度より高い周波数のサンプリング
クロックを使用していた。
読取エツジか同時のきわどいタイミングの場合の読取誤
動作の防止および伝送データ読取の確定牲確保のため、
従来は、データ伝送速度より高い周波数のサンプリング
クロックを使用していた。
第5図は、従来ての基本クロック周波数が伝送速度の8
倍の場合のタイミング時である。
倍の場合のタイミング時である。
伝送データの1ビツトデータ時間幅と基本クロック(周
期tw)を8分周したクロック周期は同一であり、正常
な場合は、8分周クロックの立上りエツジのサンプリン
グデータが(図中、丸で囲んだ数字)か伝送データとし
て読取られる。伝送データの変化と基本クロックの変化
が同時におこるようなきわどいタイミング時には、誤動
作防止対策として、前、後のどちらかの基本クロック立
上りエツジ時のデータを伝送データとして認識する。
期tw)を8分周したクロック周期は同一であり、正常
な場合は、8分周クロックの立上りエツジのサンプリン
グデータが(図中、丸で囲んだ数字)か伝送データとし
て読取られる。伝送データの変化と基本クロックの変化
が同時におこるようなきわどいタイミング時には、誤動
作防止対策として、前、後のどちらかの基本クロック立
上りエツジ時のデータを伝送データとして認識する。
上述した従来の方式では、データ伝送の高速性指向から
伝送速度か高くなる(データ1ビツトの時間幅か短くな
る)と、データ認識、誤動作防止に必要な8倍以上の基
本クロックの供給か高周波になりすぎで困難になる。
伝送速度か高くなる(データ1ビツトの時間幅か短くな
る)と、データ認識、誤動作防止に必要な8倍以上の基
本クロックの供給か高周波になりすぎで困難になる。
たとえば、lOMbpsのデータ伝送速度を寅現しよう
とすれば、80MHz以上の基本クロックを与えなけれ
ばならす、簡単な電子回路では笑現は無理である。
とすれば、80MHz以上の基本クロックを与えなけれ
ばならす、簡単な電子回路では笑現は無理である。
本発明の目的は、高周波の基本クロックを必要とせすに
、きわどいタイミング時の誤動作が防止され、確英なデ
ータの認識か可能な非同期直列方式通信システムを提供
することである。
、きわどいタイミング時の誤動作が防止され、確英なデ
ータの認識か可能な非同期直列方式通信システムを提供
することである。
本発明の非同期方式データ通信システムは、データ伝送
速度の2倍の周波数のクロックの、伝送データが変化し
てからの最初の立上りまたは立上りエツジのタイミング
と前記クロックの逆相クロックの、伝送データか変化し
てからの最初の立上りまたは立下り工・ンジのタイミン
グを検出するタイミング検出回路と、前者のタイミング
か早い場合には前記逆相クロックを選択し、後者のタイ
ミングが早い場合には前記クロックの同相クロックを選
択する選択回路と、選択回路で選択された前記逆相クロ
ックまたは前記同相クロックを2分周し、前記伝送デー
タをサンプリングするサンプリングクロックとして出力
する2分周回路を有することを特徴とする。
速度の2倍の周波数のクロックの、伝送データが変化し
てからの最初の立上りまたは立上りエツジのタイミング
と前記クロックの逆相クロックの、伝送データか変化し
てからの最初の立上りまたは立下り工・ンジのタイミン
グを検出するタイミング検出回路と、前者のタイミング
か早い場合には前記逆相クロックを選択し、後者のタイ
ミングが早い場合には前記クロックの同相クロックを選
択する選択回路と、選択回路で選択された前記逆相クロ
ックまたは前記同相クロックを2分周し、前記伝送デー
タをサンプリングするサンプリングクロックとして出力
する2分周回路を有することを特徴とする。
データ伝送速度の2倍の周波数のクロックと、その逆相
クロック(クロック)を使用することにより伝送データ
の1ビツト幅を4分割できる。つまり、2つのクロック
の立上りエツジが1ビツトの伝送データ内に計4個あり
、4度サンプリングできることになる。
クロック(クロック)を使用することにより伝送データ
の1ビツト幅を4分割できる。つまり、2つのクロック
の立上りエツジが1ビツトの伝送データ内に計4個あり
、4度サンプリングできることになる。
クロックの最初の立上り(立下り)エツジがクロックの
最初の立上り(立下り)より先にきた場合には、このエ
ツジはすてて次のクロックの立上り(立下り)をサンプ
リングクロックとし、以後クロックの1個とばし毎の立
上り(立下り)エツジで伝送データかサンプリグされる
。逆に、クロックの最初の立上り(立下り)エツジが先
にきた場合には、このエツジはすてて次のクロックの立
上り(立下り)をサンプリングクロックとして、以後の
クロックの1個とばし毎の立上り(立下り)エツジで伝
送データかサンプリングされる。
最初の立上り(立下り)より先にきた場合には、このエ
ツジはすてて次のクロックの立上り(立下り)をサンプ
リングクロックとし、以後クロックの1個とばし毎の立
上り(立下り)エツジで伝送データかサンプリグされる
。逆に、クロックの最初の立上り(立下り)エツジが先
にきた場合には、このエツジはすてて次のクロックの立
上り(立下り)をサンプリングクロックとして、以後の
クロックの1個とばし毎の立上り(立下り)エツジで伝
送データかサンプリングされる。
すなわち、1ビツト伝送データ内に4度ある立上り(立
下り)エツジの最初はすてて、次の立上り(立下り)エ
ツジからクロックまたクロックを2分周したクロックが
サンプリングクロックとなる。これにより、伝送データ
のO〜1/4の区間でサンプリングすることかなくなり
、常に174〜1/2の区間にサンプリング時期か確保
されるので、誤動作(誤読取)がおこるきわどいタイミ
ングか防止できる。
下り)エツジの最初はすてて、次の立上り(立下り)エ
ツジからクロックまたクロックを2分周したクロックが
サンプリングクロックとなる。これにより、伝送データ
のO〜1/4の区間でサンプリングすることかなくなり
、常に174〜1/2の区間にサンプリング時期か確保
されるので、誤動作(誤読取)がおこるきわどいタイミ
ングか防止できる。
なお、伝送データに1ビツト°°1′°が先行しなけれ
ばならないか、これはプロトコルの設定の仕方であり、
問題はない。
ばならないか、これはプロトコルの設定の仕方であり、
問題はない。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
菓1図は本発明の非同期方式データ通信システムの一実
施例の要部を示すブロック図、扼2図、第3図はそのタ
イムチャートである。
施例の要部を示すブロック図、扼2図、第3図はそのタ
イムチャートである。
Dフリップフロップ]は入力データ(伝送データ)13
をデータ人力D、データ伝送速度の2倍の周波数のクロ
ック11をクロ・ツク入力Cpとし、Dフリップフロッ
プ2は入力データ13をデータ入力D、クロック11の
逆相クロックであるクロック12をクロック人力C1と
する。日Sフリップフロップ3はDフリップフロップ1
の反転出力Qj&セット人力S、クリア入力15ヲリセ
ット入力日とし、反転比力dをDフリップフロップ2の
クリア入力01日とする。RSフリップフロップ4はD
2リップフロップ2の反転出力Quセット入力S、クリ
ア人力15をリセット入力日とし、反転出力Q%Dフリ
ップフロップ1のクリア人力CLRとする。Dフリップ
フロップ1とR3’ノリツブフロップ3はクロック11
の検出用であり、Dフリップフロップ2とRSフリップ
フロップ4はクロック12の検出用である。クロツウ選
択回路5はRSフリップフロップ4の非反転出力Qが°
゛1°゛になると、クロック12を選択し、RSSフラ
ップロツブ3の非反転出力Qか°′]゛′になるとクロ
ツク11ヲ選択する。2分周回路6はクロック選択回路
5て選択されたクロック11またはクロック12を2分
周し、データ伝送速度と合致したサンプリングクロック
14として出力する。
をデータ人力D、データ伝送速度の2倍の周波数のクロ
ック11をクロ・ツク入力Cpとし、Dフリップフロッ
プ2は入力データ13をデータ入力D、クロック11の
逆相クロックであるクロック12をクロック人力C1と
する。日Sフリップフロップ3はDフリップフロップ1
の反転出力Qj&セット人力S、クリア入力15ヲリセ
ット入力日とし、反転比力dをDフリップフロップ2の
クリア入力01日とする。RSフリップフロップ4はD
2リップフロップ2の反転出力Quセット入力S、クリ
ア人力15をリセット入力日とし、反転出力Q%Dフリ
ップフロップ1のクリア人力CLRとする。Dフリップ
フロップ1とR3’ノリツブフロップ3はクロック11
の検出用であり、Dフリップフロップ2とRSフリップ
フロップ4はクロック12の検出用である。クロツウ選
択回路5はRSフリップフロップ4の非反転出力Qが°
゛1°゛になると、クロック12を選択し、RSSフラ
ップロツブ3の非反転出力Qか°′]゛′になるとクロ
ツク11ヲ選択する。2分周回路6はクロック選択回路
5て選択されたクロック11またはクロック12を2分
周し、データ伝送速度と合致したサンプリングクロック
14として出力する。
なお、クリア人力15は所定のデータ伝送か終了した時
点で入力され、回路を初期状態にする。また、伝送デー
タの入力ラインは伝送データのない静止状態は°“Oo
“であり、伝送開始は必す1ビツト11111か先行す
る。
点で入力され、回路を初期状態にする。また、伝送デー
タの入力ラインは伝送データのない静止状態は°“Oo
“であり、伝送開始は必す1ビツト11111か先行す
る。
次に、本実施例の動作を菓2図、第3図のタイムチャー
トを参照しで説明する。
トを参照しで説明する。
(1)クロック11の最初の立上りエツジがクロック1
2の最初の立上りエツジよりも先行する場合(第2図)
。
2の最初の立上りエツジよりも先行する場合(第2図)
。
この場合、時刻tAの時点でDフリップフロップ1の反
転出力Qが“O”になる。次にR37リツプフロツブ3
がセットされ、クロック選択回路5てクロック12か選
択され、2分周回路6へ送られ、時刻tBに2分周クロ
ック(サンプリングクロック)14か生成される。この
ときの入力データ13の認識データは1”である。RS
フリップフロップ3がセットされると同時にDフッツブ
フロップ2はクリアされ、動作は禁止される。以後、時
刻i c、 t o、・・・に入力データ13がサンプ
リングされ、認識データ“111Z110°“、・・・
が得られる。
転出力Qが“O”になる。次にR37リツプフロツブ3
がセットされ、クロック選択回路5てクロック12か選
択され、2分周回路6へ送られ、時刻tBに2分周クロ
ック(サンプリングクロック)14か生成される。この
ときの入力データ13の認識データは1”である。RS
フリップフロップ3がセットされると同時にDフッツブ
フロップ2はクリアされ、動作は禁止される。以後、時
刻i c、 t o、・・・に入力データ13がサンプ
リングされ、認識データ“111Z110°“、・・・
が得られる。
(2)クロック12の最初の立上りエツジがクロック1
1の最初の立上りエツジよりも先行する場合(第3図)
。
1の最初の立上りエツジよりも先行する場合(第3図)
。
この場合、時刻111の時点でDフリップフロップ2の
反転出力Qが°“0°°になる。次に、BSフリップフ
ロップ4がセットされ、クロック選択回路5でクロック
11か選択され、2分周回路6へ送Q t’l oa
tll + −1,−0仝rKIh口*++f−r (
++−tf1)−1fiウロツク)14か生成される。
反転出力Qが°“0°°になる。次に、BSフリップフ
ロップ4がセットされ、クロック選択回路5でクロック
11か選択され、2分周回路6へ送Q t’l oa
tll + −1,−0仝rKIh口*++f−r (
++−tf1)−1fiウロツク)14か生成される。
このときの入力データ13の認識データは“]°゛であ
る。RSフリップフロップ4かセットされると同時にD
フリップフロップ1はクリアされ、動作は禁止される。
る。RSフリップフロップ4かセットされると同時にD
フリップフロップ1はクリアされ、動作は禁止される。
以後、時刻j c、 j o、・・・に入力データ13
がサンプリングされ、認識データ“1”、”○”、・・
・が得られる。
がサンプリングされ、認識データ“1”、”○”、・・
・が得られる。
以上説明したように本発明は、データ伝送速度の2倍の
周波数のクロックとその逆相クロックを用い、これらク
ロ・ツクの最初の立上り(立下り)エツジはすて、以後
、最初の立上り(立下り)エツジが遅い方のクロックま
たは逆相クロックを2分周して、これをサンプリングク
ロックとすることにより、高周波のクロックを必要とせ
すに、きわどいタイミングでの誤動作が防止てき、確実
なデータ伝送か可能となる効果かある。
周波数のクロックとその逆相クロックを用い、これらク
ロ・ツクの最初の立上り(立下り)エツジはすて、以後
、最初の立上り(立下り)エツジが遅い方のクロックま
たは逆相クロックを2分周して、これをサンプリングク
ロックとすることにより、高周波のクロックを必要とせ
すに、きわどいタイミングでの誤動作が防止てき、確実
なデータ伝送か可能となる効果かある。
第1図は本発明の非同期方式データ通信システムの一実
施例の要部を示すブロック図、第2図、寛3図は第1図
の回路のタイムチャート、第4図は従来の非同期方式デ
ータ通信システムにおいてデータ伝送速度と読取サンプ
リング基本クロックの周波数か同し場合のタイムチャー
ト、M5図は読取サンプlリング基本クロックの周波数
が伝送速度の8倍の場合のタイムチャートである。 ]、2・・・Dフリップフロップ、 3.4・・・RSノリツブフロ・ンプ、5・・・・・・
・・・クロック選択回路、6・・・・・・・・・2分周
回路、 11・・・・・・・・・クロック、 12・・・・・・・・−クロック、 13・・・・・・・・・入力データ、 14・・・・・・・・・2分周クロック(サンプリング
クロック)。
施例の要部を示すブロック図、第2図、寛3図は第1図
の回路のタイムチャート、第4図は従来の非同期方式デ
ータ通信システムにおいてデータ伝送速度と読取サンプ
リング基本クロックの周波数か同し場合のタイムチャー
ト、M5図は読取サンプlリング基本クロックの周波数
が伝送速度の8倍の場合のタイムチャートである。 ]、2・・・Dフリップフロップ、 3.4・・・RSノリツブフロ・ンプ、5・・・・・・
・・・クロック選択回路、6・・・・・・・・・2分周
回路、 11・・・・・・・・・クロック、 12・・・・・・・・−クロック、 13・・・・・・・・・入力データ、 14・・・・・・・・・2分周クロック(サンプリング
クロック)。
Claims (1)
- 【特許請求の範囲】 非同期直列方式データ通信システムにおい て、 データ伝送速度の2倍の周波数のクロックの、伝送デー
タが変化してからの最初の立上りまたは立下りエッジの
タイミングと前記クロックの逆相クロックの、伝送デー
タが変化してからの最初の立上りまたは立下りエッジの
タイミングを検出するタイミング検出回路と、 前者のタイミングが早い場合には前記逆相クロックを選
択し、後者のタイミングが早い場合には前記クロックの
同相クロックを選択する選択回路と、 選択回路で選択された前記逆相クロックまたは前記同相
クロックを2分周し、前記伝送データをサンプリングす
るサンプリングクロックとして出力する2分周回路を有
することを特徴とする非同期直列方式データ通信システ
ム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60273394A JPS62133840A (ja) | 1985-12-06 | 1985-12-06 | 非同期方式デ−タ通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60273394A JPS62133840A (ja) | 1985-12-06 | 1985-12-06 | 非同期方式デ−タ通信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62133840A true JPS62133840A (ja) | 1987-06-17 |
Family
ID=17527286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60273394A Pending JPS62133840A (ja) | 1985-12-06 | 1985-12-06 | 非同期方式デ−タ通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62133840A (ja) |
-
1985
- 1985-12-06 JP JP60273394A patent/JPS62133840A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6172540B1 (en) | Apparatus for fast logic transfer of data across asynchronous clock domains | |
US5233638A (en) | Timer input control circuit and counter control circuit | |
JPS62245814A (ja) | パルス回路 | |
JP2641276B2 (ja) | 2段式同期装置 | |
US3935475A (en) | Two-phase MOS synchronizer | |
JP2876071B2 (ja) | 同期パルス用クロック発生回路 | |
JPS62133840A (ja) | 非同期方式デ−タ通信システム | |
KR20010034344A (ko) | 펄스 에지 검출기 | |
JP2948245B2 (ja) | 通信ネットワーク局のための送受信同期化装置 | |
JPS62133841A (ja) | 非同期直列方式デ−タ通信システム | |
US5469153A (en) | Method of serially processing binary characters asynchronously received by an electrical energy meter | |
US4809303A (en) | Dynamic speed shifter for fiber optic work station | |
JP2556918Y2 (ja) | Ic試験装置の波形制御回路 | |
JPH0219869Y2 (ja) | ||
JPH0370314A (ja) | クロック断検出回路 | |
KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
JP2555723B2 (ja) | ビット・バッファ回路 | |
JP2869981B2 (ja) | ビットバッファ回路 | |
JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
JP2864779B2 (ja) | パルス入力回路 | |
JP2575221B2 (ja) | Pll回路 | |
JPH0322113B2 (ja) | ||
JP2973613B2 (ja) | プログラマブルカウンタ | |
JPH0511817B2 (ja) | ||
JPS61202379A (ja) | 信号の識別装置 |