JPS62133542A - バツクアツプメモリ制御方式 - Google Patents
バツクアツプメモリ制御方式Info
- Publication number
- JPS62133542A JPS62133542A JP60273977A JP27397785A JPS62133542A JP S62133542 A JPS62133542 A JP S62133542A JP 60273977 A JP60273977 A JP 60273977A JP 27397785 A JP27397785 A JP 27397785A JP S62133542 A JPS62133542 A JP S62133542A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- transfer
- memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はバックアップメモリ制御方式に関し、特に蓄積
プログラム制御システムのファイルメ[りの揮発性保護
回路メモリを具備しlcバックアップファイルメモリの
バックアップメモリ制御方式従来、蓄積プログラムメモ
リ装置のシステムに使用され、プログラムやデータなど
を格納している主記憶装置は主として高速読み/壽き動
作が可能’j RAM(ランダムアクセスメモリ)集積
回路により構成されている。しかし、RへMは電源断し
た時に内容がすべて消滅してしまう性質、すなわち揮発
性をもっているため、プログラムやデータを常にファイ
ルメモリ装置にセーブして43 <必要があるが、ファ
イルメモリ装置が同様に揮発性メモリを使用しているた
め、ファイルメモリ装置のバックアップメモリ用として
固定ディスクに常に書込む動作が必要である。
プログラム制御システムのファイルメ[りの揮発性保護
回路メモリを具備しlcバックアップファイルメモリの
バックアップメモリ制御方式従来、蓄積プログラムメモ
リ装置のシステムに使用され、プログラムやデータなど
を格納している主記憶装置は主として高速読み/壽き動
作が可能’j RAM(ランダムアクセスメモリ)集積
回路により構成されている。しかし、RへMは電源断し
た時に内容がすべて消滅してしまう性質、すなわち揮発
性をもっているため、プログラムやデータを常にファイ
ルメモリ装置にセーブして43 <必要があるが、ファ
イルメモリ装置が同様に揮発性メモリを使用しているた
め、ファイルメモリ装置のバックアップメモリ用として
固定ディスクに常に書込む動作が必要である。
このような装置では、ファイルメ゛tり装置から固定デ
ィスク装置への書込みは固定ディスク装置の転送動作が
低速であるため、書込み動作が終了するまで次アクセス
は侍ら合せられ、侍ら合U中に電源断になったりすると
持ら合けられていたデータ(、L書込められず、最新情
報が11られないという欠点がある。
ィスク装置への書込みは固定ディスク装置の転送動作が
低速であるため、書込み動作が終了するまで次アクセス
は侍ら合せられ、侍ら合U中に電源断になったりすると
持ら合けられていたデータ(、L書込められず、最新情
報が11られないという欠点がある。
発明の目的
本発明は上記のよう4丁従来のものの欠点を除去すべく
なされたもので、バッファ回路を2面以上持たせること
により一方のバッファ回路が転送中ぐも他方により最新
データの占込み読出しができるバツクアツプメ−しり制
御方式を提供す゛ることを目的としている。
なされたもので、バッファ回路を2面以上持たせること
により一方のバッファ回路が転送中ぐも他方により最新
データの占込み読出しができるバツクアツプメ−しり制
御方式を提供す゛ることを目的としている。
発明の構成
本発明によるバックアップメモリ制御方式は、揮発性メ
モリのメモリ内容をディスク装■に書込むことによって
メモリバックアップをなすようにしlζバックアップメ
モリ制御方式であって、複数のバッファを設け、前記揮
発性メモリの内容を順次読出して前記バッファの各々へ
占込み、前記バッファの各々に泪込まれた内容を前記デ
ィスク装置へ順次書込み制御するようにしたことを特徴
とする。
モリのメモリ内容をディスク装■に書込むことによって
メモリバックアップをなすようにしlζバックアップメ
モリ制御方式であって、複数のバッファを設け、前記揮
発性メモリの内容を順次読出して前記バッファの各々へ
占込み、前記バッファの各々に泪込まれた内容を前記デ
ィスク装置へ順次書込み制御するようにしたことを特徴
とする。
実施例
次に本発明の実施例を示した図面を参照して、本発明を
より詳細に説明する。
より詳細に説明する。
第1図は本発明によるバックアップメモリ制御方式の一
実施例を示すブロック図である。ホストシステム1は本
システムのプロセッサを示し、揮発性メ℃す2は本シス
テムの主記憶i置で書込制御回路3よりホストシステム
1の指示によりデータを蓄える。アンドゲート回路4及
びアンドゲート回路5はバッフ2回路6及びバッファ回
路7への入力ゲートである。アンドゲート回路8及びア
ントゲ−1−回路9はバッファ回路6及びバッファ回路
7の出力ゲートである。バッファ回路6及びバッファ回
路7は揮発性メモリ2よりのデータを一担蓄えるバッフ
ァ回路である。、Aアゲート回路16は両出力ゲート8
及び9の出力を2人力とするゲートである。固定ディス
ク10は揮発性メモリのバックアップ用メモリである。
実施例を示すブロック図である。ホストシステム1は本
システムのプロセッサを示し、揮発性メ℃す2は本シス
テムの主記憶i置で書込制御回路3よりホストシステム
1の指示によりデータを蓄える。アンドゲート回路4及
びアンドゲート回路5はバッフ2回路6及びバッファ回
路7への入力ゲートである。アンドゲート回路8及びア
ントゲ−1−回路9はバッファ回路6及びバッファ回路
7の出力ゲートである。バッファ回路6及びバッファ回
路7は揮発性メモリ2よりのデータを一担蓄えるバッフ
ァ回路である。、Aアゲート回路16は両出力ゲート8
及び9の出力を2人力とするゲートである。固定ディス
ク10は揮発性メモリのバックアップ用メモリである。
入力ゲート信号11はゲート回路4及びゲート回路50
選択信号である。出力ブート信号12はグー1〜回路8
及びゲート回路9の選択信号である。
選択信号である。出力ブート信号12はグー1〜回路8
及びゲート回路9の選択信号である。
転送完了信号13は揮発性メモリ2.バッファ回路6.
バッファ回路7及び固定ディスク10への転送が完了し
に時用る信号である。書込指示信号14は揮発性メモリ
2.バッファ回路6.バッファ回路7及び固定ディスク
10への書込指示を与える信号である。データ信@15
は揮発性メモリ2へのデータである。
バッファ回路7及び固定ディスク10への転送が完了し
に時用る信号である。書込指示信号14は揮発性メモリ
2.バッファ回路6.バッファ回路7及び固定ディスク
10への書込指示を与える信号である。データ信@15
は揮発性メモリ2へのデータである。
ホス1〜システム1より書込制御回路3に書込指示信号
14を送出すると、データ信号15よりI込制御回路3
を経由して揮発性メモリ2にデータを転送する。転送終
了により書込t、lI御回路3より転送完了信号13を
ホス1へシステム1へ送出すると、■込制御回路3はゲ
ート回路4の入力ゲート信号11を有効にし揮発性メE
す2よりデータをバッファ回路6へ書込み、転送が終了
しだら書込制御回路3より転送完了信号13をホストシ
ステム1へ返送するど共に書込制御回路3より固定ディ
スク10のゲート回路8の出力ゲート信号12をイ1効
にし〔、固定ディスク10ヘデータ転送を行い、転送が
終了した侵、書込制御回路3よりホストシステム1に転
送完了信号13を返送する。
14を送出すると、データ信号15よりI込制御回路3
を経由して揮発性メモリ2にデータを転送する。転送終
了により書込t、lI御回路3より転送完了信号13を
ホス1へシステム1へ送出すると、■込制御回路3はゲ
ート回路4の入力ゲート信号11を有効にし揮発性メE
す2よりデータをバッファ回路6へ書込み、転送が終了
しだら書込制御回路3より転送完了信号13をホストシ
ステム1へ返送するど共に書込制御回路3より固定ディ
スク10のゲート回路8の出力ゲート信号12をイ1効
にし〔、固定ディスク10ヘデータ転送を行い、転送が
終了した侵、書込制御回路3よりホストシステム1に転
送完了信号13を返送する。
次に新しいデータを占込む時(よ前記同様、ホストシス
テム1より書込制御回路3に書込指示信号1/Iを送出
すると、データ信号15より書込制御3を経由して揮発
性メモリ2ヘデータ転送を行い、データの転送が終了す
ると転送完了信号13をホストシステム1へ返送し、書
込制御回路3はバッファ回路6ど固定ディスク10との
間が転送中であるか判断する。転送41であればバッフ
ァ回路7のゲート回路5の入力ゲート信号11を有効に
し、揮発性メモリ2のデータをバッファ回路7へ転送を
行い、転送が終了すれば書込制御回路3よりホス1〜シ
ステム1へ転送完了信号13を返送する。
テム1より書込制御回路3に書込指示信号1/Iを送出
すると、データ信号15より書込制御3を経由して揮発
性メモリ2ヘデータ転送を行い、データの転送が終了す
ると転送完了信号13をホストシステム1へ返送し、書
込制御回路3はバッファ回路6ど固定ディスク10との
間が転送中であるか判断する。転送41であればバッフ
ァ回路7のゲート回路5の入力ゲート信号11を有効に
し、揮発性メモリ2のデータをバッファ回路7へ転送を
行い、転送が終了すれば書込制御回路3よりホス1〜シ
ステム1へ転送完了信号13を返送する。
書込1dl IE回路3はゲート回路9の出力ゲート信
号12を有効にして固定ディスク10にデータ転)スを
行い、転送が終了した時点で転送完了信号13をホス1
−システム1に返送を行う。ここでバッファ回路6ど固
定ディスク10の間が転送中で4jりれば同一ゲート回
路4を選択し、バッファ回路6を使用して固定ディスク
10へ転送づ゛る。
号12を有効にして固定ディスク10にデータ転)スを
行い、転送が終了した時点で転送完了信号13をホス1
−システム1に返送を行う。ここでバッファ回路6ど固
定ディスク10の間が転送中で4jりれば同一ゲート回
路4を選択し、バッファ回路6を使用して固定ディスク
10へ転送づ゛る。
従来方式では、バッファが11iに一面のみであったの
で、このバッファと固定ディスクとの間のデ−夕転送が
完了するまでは、ホストシステムは揮発性メモリに対し
てのデータアクセスができず待つ必要があったが、本発
明の如く、2面以上のバッファを設()ることにより、
1つのバッファが固定ディスクとデータの転送中であっ
ても、ボス1へシステム【、L揮発性メモリに対しCデ
ータアクセスを11って伯のバッファへ当該データを転
送可能となる。よって、ホストシステムはデータアクセ
スを何等侍ら合けることなく続行可能となって、固定デ
ィスクへは常に最新データが書込み可能どなるのである
。
で、このバッファと固定ディスクとの間のデ−夕転送が
完了するまでは、ホストシステムは揮発性メモリに対し
てのデータアクセスができず待つ必要があったが、本発
明の如く、2面以上のバッファを設()ることにより、
1つのバッファが固定ディスクとデータの転送中であっ
ても、ボス1へシステム【、L揮発性メモリに対しCデ
ータアクセスを11って伯のバッファへ当該データを転
送可能となる。よって、ホストシステムはデータアクセ
スを何等侍ら合けることなく続行可能となって、固定デ
ィスクへは常に最新データが書込み可能どなるのである
。
発明の詳細
な説明したように、本発明によれば、バッファ回路を2
面以上待たせることにより一方のバッファ回路が転送中
でも他方のバッファ回路に’F −タを予め転送してお
くことにより、ホストシステムからのアクヒスを何等侍
ら合せることなく、最新データを常に固定ディスク上に
書込めるという効果がある。
面以上待たせることにより一方のバッファ回路が転送中
でも他方のバッファ回路に’F −タを予め転送してお
くことにより、ホストシステムからのアクヒスを何等侍
ら合せることなく、最新データを常に固定ディスク上に
書込めるという効果がある。
111図は本発明のブロック図である。
主要部分の符号の説明
1・・・・・・ホス1−システム
2・・・・・・揮発性メモリ
3・・・・・・丙込制伶0回路
6.7・・・・・・バッファ回路
10・・・・・・固定ディスク
Claims (1)
- 揮発性メモリのメモリ内容をディスク装置に書込むこと
によってメモリバックアップをなすようにしたバックア
ップメモリ制御方式であって、複数のバッファを設け、
前記揮発性メモリの内容を順次読出して前記バッファの
各々へ書込み、前記バッファの各々に書込まれた内容を
前記ディスク装置へ順次書込み制御するようにしたこと
を特徴とするバックアップメモリ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60273977A JPS62133542A (ja) | 1985-12-05 | 1985-12-05 | バツクアツプメモリ制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60273977A JPS62133542A (ja) | 1985-12-05 | 1985-12-05 | バツクアツプメモリ制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62133542A true JPS62133542A (ja) | 1987-06-16 |
Family
ID=17535210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60273977A Pending JPS62133542A (ja) | 1985-12-05 | 1985-12-05 | バツクアツプメモリ制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62133542A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736788A (ja) * | 1993-07-19 | 1995-02-07 | Nec Corp | 主記憶ファイルシステム |
-
1985
- 1985-12-05 JP JP60273977A patent/JPS62133542A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736788A (ja) * | 1993-07-19 | 1995-02-07 | Nec Corp | 主記憶ファイルシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20090028518A (ko) | 고속 비휘발성 메모리 장치 및 방법, 컴퓨터 판독가능 매체 | |
US5524203A (en) | Disk cache data maintenance system | |
JPS59135563A (ja) | デイスク・キヤツシユ装置を有する計算機システム | |
JPH0877074A (ja) | フラッシュメモリを用いた記憶装置システム | |
JPS62133542A (ja) | バツクアツプメモリ制御方式 | |
JPH1153123A (ja) | バックアップ方式 | |
JPH04111113A (ja) | ハードディスクエミュレータ | |
JPH04311219A (ja) | データバックアップ方式 | |
JPH01303547A (ja) | 情報記憶制御システム | |
JPS6331806B2 (ja) | ||
JPH0793101A (ja) | データバックアップ装置 | |
JPH0573413A (ja) | キヤツシユメモリ・データ制御装置 | |
US20160357479A1 (en) | Storage control apparatus | |
US8782366B2 (en) | Executing host data transfer operations during setup of copy services operations | |
JPH0235537A (ja) | 多重化ボリューム更新制御方式 | |
KR20180082232A (ko) | 비휘발성 메모리를 이용하는 영속적 dram 스토리지 및 그 작동 방법 | |
JP2636470B2 (ja) | データ転送パス選択方法 | |
JP2554761B2 (ja) | データ転送パス制御方式 | |
US5594909A (en) | File I/O control device writing blocks to faster device first and canceling exclusive lock as each block is written | |
JPH10340215A (ja) | データバックアップ方式 | |
JPS63140357A (ja) | デイスク入出力制御方式 | |
JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
JPH10254781A (ja) | 補助記憶装置 | |
JPS61276040A (ja) | 論理フアイルアクセス方式 | |
JPH0431130B2 (ja) |