JPS621321A - 無調整化電圧制御発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、シリコンウェハ上などに形成するモノリシッ
クＩＣ内に、電圧制御発振器を集積化する場合に、抵抗
値および容量値のばらつきを自己補正し、その発振中心
周波数および電圧−周波数変換利得の調整を不要ならし
めた無調整化電圧制御発振器に関するものである。

〔発明の背景〕

本発明による電圧制御発振器を適用する事で特に効果の
あるＶＴＲ（ビデオテープレコーダ）を例にとり、本発
明の詳細な説明する。まず、ＶＴＲの記録および再生シ
ステムを、「ホームビデオ技術」　（昭和５５年４月２
０日　日本放送出版協会　Ｐ９４）等に基づき以下、説
明する。

第２図は、ＶＴＲの記録信号処理回路を示すブロック図
である。

同図において、端子１より入力されたカラー映像信号は
ＡＧＣ回路２で振幅が制御される。そしてＬＰＦ　（ロ
ーパスフィルタ）３を通過した輝度信号はＦＭ変調回路
４によりＦＭ変調された後、１（ＰＦ　（バイパスフィ
ルタ）５を通過し、加算回路１１へ供給される。

一方、搬送色信号はＢＰＦ　（バンドパスフィルタ）６
で分離され、ＡＣＣ回路７で振幅が制御された後、バー
スト信号増幅回路８により、バースト信号のみが約−６
ｄＢ増幅される。

この信号は周波数変換回路９に加えられ、ＢＰＦ２３か
らのキャリア信号ｆｃにより周波数変換されＬＰＦＩＯ
の出力に４０ｆｏ（ｆｎは水平走査周波数）の低域周波
数の色信号が得られる。この信号は、加算回路１１によ
り、ＨＰＦ５からのＦＭ変調された輝度信号と混合され
、記録増幅回路１２．磁気ヘッド１３を介して磁気テー
プ（図示せず）に記録される。

キャリア信号ｆｃは以下のように作成される。

第２図において、電圧制御発振器（以下ＶＣＯと略す）
１９９位相比較回路（以下ｐ、ｃと略す）１８、分周回
路２０はＡＦＣループを形成し、ＶＣＯ１９は同期信号
分離回路１４より得られる水平同期信号の周波数ｆ、の
１６０倍の発振周波数で発振している。

このＶＣＯ１９の出力は、分周回路２１に入力され、１
７４分周され４０ｆＨの信号にすると同時に水平走査期
間ごとに９０度ずつ位相をまわしている。

他方ＶＣＯ１７，Ｐ、Ｃ１６はＡＰＣループを形成し、
バースト信号（３，５８ＭＨｚ）に同期した周波数３．
５８ＭＨｚの信号ｆ、を周波数変換回路２２に供給する
。

周波数変換回路２２には分周回路２１からの４０ｆｎの
信号とｆ、が供給され、周波数変換されて、ＢＰＦ２３
により和周波数成分を選択して、キャリア信号ｆｃ　＝
４０　ｆＨ＋ｆｓを作成している。従って、このキャリ
ア信号ｆｃ　”４０ｆＨ＋ｆ、とバースト信号増幅回路
８からの搬送色信号ｆ、とを周波数変換回路９で周波数
変換し、その差成分をＬＰＦＩＯで選択すれば４０ｆＨ
の低域周波数に変換された色信号が得られる。

ここでバースト信号増幅回路８とＰ、Ｃ１６は同期信号
分離回路１４からの水平同期信号をパーストゲートパル
ス発生回路１５によってバースト信号のタイミングと時
間的にほぼ一致するように遅延して得たパルスでもって
制御する。すなわち、バースト信号増幅回路８ではバー
スト信号のみ６ｄＢ増幅させ、Ｐ、Ｃ１６ではバースト
信号に位相同期させた信号ｆ、を発生させる。

第３図は、第２図に示す記録回路で記録した信号を元の
映像信号に再現するための再生信号処理回路を示す。

同図において、磁気テープ（図示せず）に記録された信
号は磁気ヘッド１３で検出され、前置増幅器２４で増幅
された後、ＦＭ変調された輝度信号はキャリア周波数近
傍をピーキングするピーキング回路２５を介し、ＦＭ復
調器２６とＬＰＦ３により、元の輝度信号に復調される
。

一方低域周波数に変換された色信号は、ＬＰＦ２７で抽
出され、周波数変換回路２８に加えられる。

周波数変換回路２８には、キャリア信号ｆｃ′が入力さ
れているため、ＢＰＦ６で差周波数成分を取り出し、Ａ
ＣＣ回路３０でもって信号レベルが制御される。この信
号はバースト信号低減回路３１によりバースト信号のみ
６ｄＢ減少させることにより、元の搬送色信号に戻して
いる。さらに、信号のＳ／Ｎを改善するためくし形フィ
ルタ３２を通し、輝度信号と加算回路３３にて混合して
出力端子３４に元の映像信号が再現される。

ここでカラー信号の時間軸変動の補正を行なうためのキ
ャリア信号ｆｃ′を作成する信号処理回路について説明
する。

ＶＣＯＩ９は、くし形フィルタ３２の出力からの再生信
号の中のバースト信号と、３．５８ＭＨｚで発振する水
晶発振器３６の出力信号どをＰ、Ｃ３’５で位相比較し
て得られた誤差電圧でもって制御され、その発振周波数
は、１６０ｆＨを中心に上記誤差電圧に応じた周波数１
６０　ｆＨ±Δｆ′となる。

ＶＣＯＩ９の出力信号は、分周回路３７で１７４分周さ
れ、周波数変換回路３８に入力される。そして水晶発振
器３６からの信号ｆ、でもって周波数変換され、その和
周波数成分がＢ　Ｐ−Ｆ　３９より取り出され、周波数
変換回路２８に加えられるべきキャリア信号ｆ、′が得
られる。

今、磁気ヘッド１３から再生され、ＬＰＦ２７を通過さ
せた色信号が時間軸変動を持ち、その周波数が（４０ｆ
Ｈ＋Δｆ）であるとすると、周波数変換回路２日に加え
られるキャリア信号がｆ、′＝４０ｆＨ＋Δｆ＋ｆ、で
あれば、ＢＰＦ６に出力さ゛れる搬送色信号はｆｓとな
り時間軸変動成分Δｆが除去されることになる。

キャリア信号ｆｃ′がｆｃ′＝４ｏｆ）Ｉ＋Δｆ＋ｆ３
になるためには、ＶＣＯＩ９の発振周波数は４（４０ｆ
Ｈ＋Δｆ）になるように制御されればよい（４Δｆ＝Δ
ｆ　’）、、：（７）ＶＣＯＩ　９は水晶発振器３６の
出力ｆ、α３．５８ＭＨｚの基準信号と、再生搬送色信
号のバースト信号をパーストゲート回路１５で取り出し
たバースト信号とをＰ、Ｃ３５で位相比較し、その誤差
信号によって制御される。

ここでバースト信号低減回路３１とＰ：Ｃ３５は同期信
号分離回路１４からの水平同期信号とパーストゲートパ
ルス発生回路１５によってバースト信号のタイミングと
時間的にほぼ一致するように遅延して得たパルスでもっ
て制御する。

以上に述べたＶＴＲの記録および再生信号処理回路にお
いて、ＶＣＯＩ９は記録時にＡＦＣループのＶＣＯとし
て働らき、再生時にはＡＰＣループのＶＣＯとして働ら
いている。ＶＣＯ１９の性能はＡＦＣとＡＰＣの性能を
決定する上で非常に重要である。特にループを開いた時
の発振周波数である発振中心周波数と電圧に対する周波
数変換の利得である発振周波数感度は重要なパラメータ
である。

本発明は、このような意味でＶＴＲなどにおいて特に意
義のある電圧制御発振器の改良に関するものである。

次に第２図におけるＶＣＯＩ９として用いられる如き、
電圧制御発振器の従来例について、第４図を参照して説
明する。

第４図には、第２図におけるＰ、Ｃ１８とＶＣＯＩ９の
具体的ｒｃ化例を示しである。第４図上半分に示したＰ
、Ｃ１８は良く知られたマルチプライヤで入力端子４０
　（４０ａ、　　４０　ｂ）と４１　（４１ａ、４１ｂ
）の各入力信号を乗算することにより位相差を検出し、
トランジスタ４２のコレクタに乗算信号（位相差信号）
を出力する。なお、ＧはＩＣ化回路基板の縁を示してい
る。

トランジスタ４２のコレクタは、基準電位Ｅ０から負荷
抵抗４６を介して電位が与えられている。

さらにＩＣビン４３を介して、抵抗４４と容量４５から
構成される外付はフィルタにより高周波数成分を除去し
、トランジスタ５７のベースに制―信号が印加される。

次に第４図下半分に示したリングオシレータ型ＶＣＯ１
９の動作を説明する。トランジスタ５０と５１．トラン
ジスタ５２と５３．トランジスタ５４と５５はそれぞれ
インバータを構成する。トランジスタ５０．５２．５４
のコレクタ電流■はこれらトランジスタとカレントミラ
ー関係のトランジスタ５６のコレクタ電流■に等しい。

ここでＩＣの外付は抵抗５９の抵抗値をＲとすれば、次
式の関係が得られる。

Ｅｏ　−Ｖａｔ ■＝□　　　　　　　　　・・・・・・（１）なおＶｍ
Ｋはトランジスタ５７のベース−エミッタ間電圧で約０
．７Ｖ、　Ｅ、はこの場合、トランジスタ５７のベース
電位Ｅである。

容量６１．６２．６３はそれぞれ容量値Ｃで、これらの
容量はトランジスタ５０〜５５により充放電されるため
、一定の時間遅れが生じる。インバータは奇数段である
から１・巡した時インバータでの遅れ時間のため、正帰
還となり、発振する。

第５図にインバータａ、ｂ、ｃ点の波形を示す。

トランジスタ５１，５２．５３がＯＦＦからＯＮに転じ
るに要する時間ｔ０は、容量６１，６２゜６３に電荷が
充電されるに要する時間に注目すると、 ■ 発振出力の周期Ｔ（発振周波数ｆ）とすると、Ｔ”３ｔ
ｏ　　　　　　　　　　　　　　　・・・・・・（３）
式（１）、　（２）、　（３）より となる。

ＩＣピン４３の、位相検波出力信号を±ΔＥとすると、
トランジスタ５７のベース電位Ｅは、Ｅ＝Ｅ、±ΔＥ　
　　　　　　　　　　・・・・・・（５）となる。

ａＥ　　　３ＣＲＶＩＥ となる。

ところで・容量６１・　６２．６３の各容量値Ｃの絶対
値は±（１０〜１５）％ばらつく事が知られている。そ
こで、外付は抵抗５９の抵抗値Ｒを調整して、トランジ
スタ５７のベース電位ＥがＥ。

の場合の発振中心周波数ｆｃを調整する。

ここで注目すべき点は発振中心周波数ｆ、と発い。これ
は、第４図に示すように、ＶＣＯ１９の制御入力は、Ｉ
Ｃピン４３を介して外付はフィルタと接続しており、Ｉ
Ｃピン４３に重畳されたノイズの影響を小さくするため
である。発振周波数１９の出力が変調される。その結果
記録時には入力のバースト信号との同期が充分にとれず
、再生時には時間軸補正が充分に行なえないという欠点
がある。

すなわち、従来のリングオシレータ型の回路では次のよ
うな欠点があった。

（１）発振中心周波数を調整するために、外付けの抵抗
によって調整する必要がある。

（２）発振周波数感度が自由に選択出来ない。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点をなくし、Ｉ
Ｃ化容量、ＩＣ化抵抗のばらつきを自己補正し発振中心
周波数の無調整化が可能であると同時に、発振周波数感
度を発振中心周波数とは独立に自由に選択出来るように
した無調整化電圧制御発振器を提供する事にある。

〔発明の概要〕

上記目的を達成するため、本発明では、発振中心周波数
と発振周波数感度を独立に選定出来ると同時に、これら
の値を決めるＩＣ内の抵抗値と容量値のばらつきを自動
的に補正するシステムにより、発振中心周波数と発振周
波数感度の無調整化が可能な集積化電圧制御発振器を実
現した。

〔、発明の実施例〕

次に本発明の詳細な説明するわけであるが、その前に、
第６図〜第８図を参照して、本発明において用いる無調
整システム、すなわち■９０の発振周波数を決める容量
値と抵抗値の積ＣＲ積の絶対値ばらつきを自動的に補正
する無調整システムについて説明しておく。

第６図は、本発明において用いる無調整システムを示す
ブロック図である。

同図において、基準発振器７０１位相検波器７１、ＬＰ
Ｆ７２．ＶＣＯ７３より成るＰｈａｓｅ−Ｌｏｃｋｅｄ
　Ｌ　ｏｏｐ　　（以下ＰＬＬと略す）により構成され
る自己補正信号発生ブロック７４と、これに制御される
ＶＣＯ７５より構成されるものとして無調整システムが
示されている。

ここでＶＣＯ７３とＶＣＯ７５は抵抗値ｒ１と容量値Ｃ
５の積Ｃ，ｒ、の関数により発振周波数が定まる回路構
成とする。

すなわち、ＶＣＯ７３（７）発振周波数ｆｔ、ＶＣＯ７
５の発振周波数Ｆ、に、、　　Ｋｚは定数とじた場合、 Ｋ。

Ｃ１ｒ。

の関係になるようにする。

ここで特に注目すべき点は、ＶＣＯ７３とＶＣＯ７５の
容量値Ｃ８は、容量として可変容量ダイオードを用い可
変出来る事である。これは自己補正信号７６をＶＣＯ７
３とＶＣＯ７５の可変容量ダイオードに印加する事で、
容量値を変化させる。

以下に動作を説明する。基準発振器７０よりある一定の
基準周波数ｆ０の信号が位相検波器７１に入力される。

位相検波器７１は基準周波数ｆ０とＶＣＯ７３の発振周
波数゛ｆ、の信号間の位相差を比較により求める。そし
て、この位相差によって生じる位相検波器７１の出力は
ＬＰＦ７２で平滑され、ＶＣＯ７３の発振周波数ｆ、を
基準周波数ｆ０に一致させる作用、すなわちＰＬＬの役
目を果たす。

その結果、ＶＣＯ７３の可変容量ダイオードには一定の
電圧が印加され、容量値はある値になる。

すなわち、ＶＣＯ７３の発振周波数ｆ１を決めるＣ、ｒ
、のばらつきが容量値Ｃ８を自己補正する事で吸収され
る。

同−ＩＣチップ内のＩＣ化素子は比精度よく構成できる
ので、式（６１，（７）のＣ１ｒｌばらつきは同じ程度
になる。したがって、ＶＣＯ７３の可変容量を制御する
自己補正信号７６をＶＣＯ７５に印加する事で、ＶＣＯ
７５のＣ１ｒ、ばらつきを自動的に吸収できることとな
る。

このシステムを実現する回路形式として、ＶＣＯ７３と
ＶＣＯ７５はエミッタ結合形マルチバイブレークが使用
されている。以下第７図を用いて、その動作原理を説明
する。

第７図は第６図におけるＶＣＯの具体的回路例を示す回
路図である。

なお、第７図の回路動作波形を第８図に示す。

第８図（Ａ）、　（Ｂ）、　（Ｃ）、　（Ｄ）はそれぞ
れ第７図”ａ　＋　　ｖｂ　＋　　ＶＣＩ　　ｖ（１の
発振波形である。

第７図において、可変容量ダイオード８４および８５の
アノード側を共通とし、カソード側をトランジスタ８９
のコレクタおよびトランジスタ９０のコレクタにそれぞ
れ接続する。抵抗８７と８８の値は等しく、Ｒ１である
。この時、抵抗８７゜８８に流れる電流値は等しく、こ
れを１１とする。

また容量８４と８５の容量値を２　Ｃ＋　とすれば、こ
の回路の発振周期Ｔは、 発振周波数ｆは Ｔ　　　　４　Ｃ＋（Ｖｃｃ　　Ｖａ　）と表わされる
。また周波数制御端子８２に加えられた電圧をＥとすれ
ば、 Ｅ−Ｖ、Ｅ １１−□　　　　　　　　・旧・・（１ｏ）Ｒ。

なおＶａＥはトランジスタ８９と９０のベース−エミッ
タ間電圧である。

式（９１，（１０）より 式（１１）より第７図の発振器の発振周波数ｆはＣ，Ｒ
１積に逆比例することがわかる。

ａ　Ｅ　　　　４　Ｃｒ　Ｒ＋（Ｖｃｃ　　Ｖａ　）と
なる。

上記のエミッタ結合形マルチバイブレークをＶＣＯ７３
とＶＣＯ７５のそれぞれに使用する事で発振中心周波数
を調整する必要がなくなる。しかし、先に述べたように
、発振周波数感度が自由に選択出来ないという問題点は
、依然残る。本発明は、要するにこの問題点を解決した
ものと云うことができる。

以上で、本発明において用いる無調整システムが理解で
きたと思われるめで、以下、本発明の詳細な説明する。

第１図は本発明の一実施例を示す回路図である。

これまで説明した所と同じ機能を有する部分には同一番
号を付しである。すなわち、第６図に示した自己補正信
号発生ブロック７４を構成する要素回路としてのＶＣＯ
７３（他の要素回路は図示せず）、コれに制御されるＶ
ＣＯ７５，Ｐ、Ｃ１８゜外付はフィルタ用のｒｃピン４
３、゛基準電ｊ立発生回路９１から成るものとして本発
明の一実施例を示しである。

基準電位発生回路９１の中で、抵抗９４は抵抗値Ｒ＆、
抵抗９５は抵抗値Ｒ７である。電源電圧を■。６．トラ
ンジスタ９６と９７のベースとエミッタ間電圧を■１と
すれば、基準電位Ｅ０は下記のようになる。

またＶＣＯ７３とＶＣＯ７５は、抵抗１２１と抵抗１２
２の抵抗値Ｒ０と抵抗１０７と抵抗１０８の抵抗値Ｒ１
と抵抗１０９と抵抗１１０の抵抗値Ｒ２が異なるのみで
他の回路構成素子は、同一形式かつ同一値とする。

第９図は、便宜上、第１図におけるＶＣＯ７５を特に取
り゛出し拡大して示した回路図である。

第９図に示したｖＣＯは従来例として第７図に示したエ
ミッタ結合型のマルチバイブレークから成るＶＣＯと基
本的には同様の動作を行なう。しかし、回路の工夫によ
り、発振中心周波数ｆｃとだ点が従来と異なっている。

以下に動作を説明する。電源電圧をＶＣＣ、トランジス
タ１００のエミッタ電位をＶ、、）ランジスタ１０１の
エミッタ電位およびトランジスタ１０２のエミッタ電位
を■２、可変容量ダイオード１１１と１１２の容量値を
Ｃ、トランジスタ１０３のコレクタ電流およびトランジ
スタ１０４のコレクタ電流を■いトランジスタ１０５の
コレクタ電流およびトランジスタ１０６のコレクタ電流
をＩｚ、発振周波数をＦとすると、次式が成立する。

また抵抗１０７および抵抗１０８の抵抗値をＲ８、抵抗
１０９および抵抗１１０の抵抗値をＲ２、抵抗１１３の
抵抗値をＲ３、抵抗１１４の抵抗値をＲａ、抵抗１１５
の抵抗値をＲ３、端子１１６および端子１１７のから次
式らが得られる。

１　＋　＝　ｋｏ　Ｖｃｃ／　Ｒ＋　　　　　　　　　
−−（１５）Ｉ　ｚ　＝　ｋｏ　Ｖｃｃ／’Ｒｚ　　　
　’　　　　　−−（１６）Ｖ＋　＝に＋　ＶＣＣＶＩ
Ｅ　　　　　　　　・・・・・・（エフ）Ｖｚ　＝　ｋ
ｚ　Ｖｃｃ　　ＶＩＥ　　　　　　　　・”−（１８）
なお ｋｏ　＝Ｒｔ　／ＣＲｂ　＋　Ｒｙ）　　　　　　・・
・・・・（２０）ｋ＋　＝ＣＲａ　＋　Ｒｓ）／（Ｒｉ
　＋　Ｒ４＋　Ｒ５）・・・（２１）ｋｚ　”Ｒｓ　／
（’Ｒ２＋Ｒ４＋Ｒｓ）　　　・・・・・・・（２２）
式（１９）　、　（２０）　、　（２１）　、　（２２
）より判るように、発振周波数Ｆは、抵抗比に、、に、
、ｋｔと容量および抵抗の積ＣＲ（Ｒ＝　Ｒ＋　／／Ｒ
ｔ　）により定まる。

他方、ＶＣＯ７３の発振周波数ｆは、抵抗１２１と１２
２の抵抗値をＲｏとした場合、上記と同様の解析により
次式となる。

２（ｋｉ　−ｋｚ）ｃ　−ＲＯ よって、前述の自己補正システムによって、■Ｃ０７３
の発振周波数ｆは基準周波数ｆ０と等し値をＶＣＯ７３
ではＣ１ＶＣＯ７５ではＣ′と異の比によって発振周波
数を決める事も可能である。

その場合には、以下に述べる問題が生じる。ＩＣ化され
た可変容量ダイオードの構造を第１０図に示す。基本的
構成については、良く知られているのでここでは説明し
ないが、ｐｎ接合ダイオードｃＪ、ｃ、′、ｃ、が形成
されるため、第１１図に示す等価回路となる。Ｃ３は端
子Ａとアースされた基板との間に生じる寄生容量である
。この値は、Ｃ１，ｃｊ”と必ずしも対応がとれず、可
変容量ダイオードを設計する場合に、その値の見積りは
非常に困難である。

第９図においては、この寄生容量は１１１　ａ　、１１
２ａで示され、容量１１１と１１２の容量値を見かけ上
、変化させる。以上の事から、ＶＣＯ７３とＶＣ○７５
で使用する容量値を同じにする事で、ＶＣＯ７３の寄生
容量による影響とＶＣＯ７５の寄生容量による影響を打
消す事が可能となるため、ＶＣ０７３とＶＣＯ７５の容
量値は等しい方が望ましい。

第１図のＩＣピン４３では、Ｐ、Ｃ１８により検波され
た信号を外付は抵抗４４と容量４５により構成されたフ
ィルタにより高周波成分を除去する。

この信号ΔＥは、抵抗４６を介して、基準電位発生回路
９１に接続しているため、トランジスタ１０６゜１０５
の各ベース電位Ｅは Ｅ＝Ｅ、±ΔＥ　　　　　　　　　　・・・・・・（２
４）と表わされる。

したがって、第９図の端子１１７に式（２４）で示さ抵
抗比ｋ。、に＋　、ｋｚと容量および抵抗の積ＣＲ２に
より定まる。このＣＲ２のばらつきは、前述の自己補正
システムを使用する事で、補正可能である。

以上述べたように、本発明では、抵抗値Ｒ１とＲ２を適
当に選ぶ事で、発振周波数ｆ３発振周波次に第１２図に
本発明の別の実施例を示す。第１２図に示した実施例が
第１図に示したそれと異なる点はブロック９９が追加さ
れている点である。

ブロック９９は基準電位発生回路とスイッチ回路より構
成される。ブロック９９を拡大して示した第１３図にお
いて抵抗１２４は抵抗値Ｒ６，抵抗１２５は抵抗値Ｒ７
＋電源電圧をＶｃｃ、　　Ｉ”ランジスタ１２６と１２
７のベースとエミッタ間電圧をＶ１１４とすれば、基準
電位Ｅ０は前記（１３）式と同じように表わされる。

第１３図において、トランジスタ１３５は端子１３６に
電圧（０，７Ｖ以上）を印加すると、ＯＮ状態になり、
電圧を印加しない場合はＯＦＦ状態である。

トランジスタ１３１と１３２のヘース点ｖ、の電位はト
ランジスタ１３５のＯ’Ｎ、ＯＦＦにより変化する。

抵抗１３３の抵抗値Ｒ８，抵抗１３４の抵抗（ｉｉ　Ｒ
９とすると、端子１３６に電圧を印加した場合、ｖ３の
電位をＶ３とすると Ｖ３　＝Ｖｃｃ−Ｒ９／　（Ｒ８＋Ｒ９）ここで （Ｅ、　−Ｖ３　）　＜　０．７ であれば、トランジスタ１３１と１３２はＯＦＦ状態で
ある。したがって基準電圧Ｅ０ば抵抗４Ｇに印加されな
い。

次に端子１３６に電圧を印加しない場合のｖ３の電位を
ｖ４とすると Ｖ４　＝ＥＯ＋　０．７ よって、トランジスタ１３１　と１３２のベースには、
次式の電流ｉ、が流れる。

ｉｓ　＝　（Ｖ（ＣＶ４　）　／　２　・Ｒ５１ｌｌは
トランジスタ１２６と１２７に流れ込むため、Ｅｏは変
化し、Ｅ０′となる。したがって、トランジスタ１３５
のＯＮ、ＯＦＦに応じて、基準電圧が、ＥｏとＥ０′に
変化する。

したがって、この基準電圧をＶＣＯ７３とＶＣ０７５の
定電源バイアスライン１００にすると、トランジスタ１
３５のＯＮ、ＯＦＦに応じて、ｖｃ。

７５とＶＣＯｌｏｏの発振周波数が変動する。もちろん
自己補正回路により、ＶＣＯ７５とＶ　ＣＯ１００の発
振周波数が所望値に収束するが、過渡時には発振周波数
が変動する事があり、好ましくない。

そこで第１２図に示すように、定電源バイアスライン１
００を基準電位発生回路９１より供給し、抵抗４６のみ
基準電位発生回路９９より供給する。

なお本発明では、自己補正信号発生ブロックの基準発振
器７０として、記録時にはバースト信号に同期したＶＣ
Ｏ１７の出力信号を使用し、再生時には水晶発振器３６
の出力信号を使用している。

また第１３図において、端子１３６にはパーストゲート
パルスを反転させた信号を供給し、パーストゲートパル
ス期間のみ抵抗４６に基準電圧が供給されるように動作
させている。

以上の説明はＶＴＲで使用するＶｃＯについて述べたが
、本発明は、ＶＴＲに限る事なく、一般的なＶＣＯすべ
てに利用出来る技術である事は言うまでもない。

〔発明の効果〕

以上、本発明によれば、発振中心周波数と周波数変換利
得をそれぞれ独立に最適値に選べると同時に、それぞれ
の無調整化が可能となり、ｖｃ。

の低コスト化に大きく寄与出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は普通
のＶＴＲの記録信号処理回路を示すブロック図、第３図
は普通のＶＴＲの再生信号処理回路を示すブロック図、
第４図は従来のＶＣＯの一例を示す回路図、第５図は第
４図の回路動作を説明するタイミング図、第６図は本発
明において用いる無調整システムのブロック図、第７図
は第６図におけるＶＣＯの具体的回路例を示す回路図、
第８図は第７図に示すＶＣＯの動作を説明するタイミン
グ図、第９図は第１図におけるＶＣＯ７５を便宜上、取
出して拡大して示した回路図、第１０図は本発明におい
て用いる可変容量ダイオードの構造を示す断面図、第１
１図は第１０図に示した可変容量ダイオードの等価回路
図、第１２図は本発明の別の実施例を示す回路図、第１
３図は第１２図における要部を拡大して示した回路図、
である。 符号説明 ７３．７５・・・電圧制御発振器、９１・・・基準電位
発注回路、１８・・・位相比較回路 第１ｓ 第５図 第６図 第　７８ ８８図 ＣＣ ５ｇ１０図 第１１図 ｉ

Claims (1)

1. 【特許請求の範囲】 １）第１の集積化抵抗の抵抗値ｒ＿１と第１の集積化容
   量の容量値Ｃ＿１の積ｒ＿１・Ｃ＿１により発振周波数
   が決まり、かつ第１の集積化容量を可変容量ダイオード
   にて構成してなる第１の電圧制御発振器と、前記第１の
   電圧制御発振器の出力信号と基準信号発生器の出力信号
   との間の位相差を検波する検波器と、検波された前記位
   相差信号を入力され低域ろ波し補正信号として前記第１
   の電圧制御発振器に供給しその発振周波数を前記基準信
   号発生器のそれに一致させる低域通過フィルタとから成
   るフェース・ロックド・ループ回路があり、前記第１の
   電圧制御発振器のそれと同一のチップ内で前記第１の集
   積化抵抗と比精度よく構成した第２の集積化抵抗の抵抗
   値ｒ＿２と前記第１の集積化容量と比精度よく構成した
   可変容量ダイオードから成る第２の集積化容量値Ｃ＿２
   の積ｒ＿２・Ｃ＿２により発振周波数が決まる第２の電
   圧制御発振器であって、 前記フェース・ロックド・ループ回路における低域通過
   フィルタからの補正信号を分与されてその発振周波数を
   自動的に補正される無調整化された前記第２の電圧制御
   発振器（以下、無調整化電圧制御発振器という）におい
   て、 前記第１の電圧制御発振器が、互いのコレクタ反転出力
   を相手のベース入力とする一対のトランジスタからなる
   第１のトランジスタ対と、該第１のトランジスタ対の各
   エミッタに接続された一対の定電流回路からなる第１の
   定電流回路対と、前記第１の集積化容量の対と、を含む
   のに対し、前記無調整化電圧制御発振器を、前記第１の
   トランジスタ対と比精度よく構成した第２のトランジス
   タ対と、前記第１の集積化容量の対と比精度よく構成し
   た第２の集積化容量の対と、前記第１の定電流回路対と
   比精度よく構成した第２および第３の各定電流回路対を
   含む如く構成し、前記第１および第２の各定電流回路対
   を構成する各トランジスタのベース電位を共通化して第
   １のベース電位を付与するとともに、前記第３の定電流
   回路対を構成する各トランジスタのベース電位を共通化
   し、前記第１のベース電位を中心に変化する第２のベー
   ス電位を印加するようにして、その発振周波数および発
   振周波数感度を別々に自由に選択可能にしたことを特徴
   とする無調整化電圧制御発振器。