JPS62131339A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の動作に影曽を及ばずレジスタの
誤操作を保護する機能を備えた情報処理装置に関する。

〔従来の技術〕

一般に情報処理装置は、プログラムメモリ、データメモ
リ、演算装置やその他の制御装置から構成されておシ、
プログラムメモリに記憶されているプログラムに従って
データメモリ上のデータを演算装置で演算し、その結果
をデータメモリに記憶させる様な動作を行ない所望のデ
ータ処理を行なっている。

また情報処理装置は常に演算動作を行なっているのでは
なく、演算処理のタスクが起動されて初めてデータ処理
を行なう構成になっており、タスク要求が発生していな
い状態では情報処理装置は停止する構成となっている。

タスク要求が複数個おシ、１つのタスク要求が発生する
と他のタスク要求を禁止し、受は付けたタスクを実行す
る。

タスク実行が終了すると他のタスク要求を許可する構成
をとる。

この様な情報処理装置の動作の起動、停止のための動作
シーケンス制御装置を備えている。

さらに、前記プログラムが正常に実行される事を監視す
る監視装置も備えておシ、プログラム実行中の所定時間
毎に監視装置に対し正常動作のステータスを出力するプ
ログラム構成にする。監視装置はステータスが出力され
ている間は正常動作と判断するが、プログラムが何らか
の原因で異常動作を行なり死時正常なステータスが出力
されないため、異常動作と判断しプログラム実行を中止
し、初期状態に戻す動作を行なう。前記情報処理装置の
動作シーケンス制御やステータスの出力等の動作は制御
レジスタに制御データを書込むことによシ実現されてい
る。

従来、前記制御レジスタはメモリ空間の一部に配置され
ており、通常の転送命令等、制御レジスタを操作する命
令の実行において書き換える構成であったため、制御レ
ジスタの書き換えに対し何ら保護機能は備えられていな
かった。したがって、情報処理の使用環境が厳しく制御
線やメモリにデータを書き込む命令実行時において、ア
ドレスバス上のレジスタ指定アドレス値が周囲の雑音の
影譬を受け、前記制御レジスタを誤って書き換えてしま
う場合（ハードウェアによる要因）や、プログラム実行
中にあらかじめ想定していない状態が発生した場合、プ
ログラムが暴走し想定していない状態での制御レジスタ
操作や、他の命令コードやデータの組合せで偶然に制御
レジスタ操作命令が構成され実行されて、誤って制御レ
ジスタに対し書き換え動作が実行される場合（ソフトウ
ェアによる要因）が存在する。

〔発明が解決しようとする問題点〕

タスク要求に対するプログラム実行中に誤って制御レジ
スタが書き換えられるとすべてのタスク要求を禁止した
状態で情報処理装置が停止する事がある。またプログラ
ムが暴走した場合に偶然制御レジスタが書き換えられ誤
動作ステータが出力され、プログラムが暴走しているに
もかかわらず監視装置が異常動作を検出できないことが
考えられる。

以上の様に制御レジスタの誤書き込みにょシ情報処理装
置の各機能の目的が達成されないばかりか、制御不能と
なシ情報処理装置が応用されているシステムに悪影響を
及ぼす。ゆえに従来の様に制御レジスタの操作に対し何
の保護機能も備えられていない情報処理装置では上記の
様な重大な欠点があった。

したがって本発明は制御レジスタ操作命令実行の過程に
おいて情報処理装置自身が命令語の正当性を判定した後
、制御レジスタの内容を操作する手段を備え、制御レジ
スタの誤操作を防止できる情報処理装置を提供する事を
目的としている。

〔問題点を解決するための手段〕

本発明の情報処理装置は命令にょシ構成されたプログラ
ムを記憶するプログラムメモリと、命令を解読し制御信
号を発生する命令制御装置と、データを記憶するデータ
メモリと、前記命令制御装置の制御に従い複数のデータ
の演算を行なう演算装置と、内容が書き換え可能なレジ
スタと、前記演算装置により演算された複数のデータの
演算結果を記憶する記憶装置と、該記憶装置の内容が命
令制御装置の指定する条件を満足している時前記レジス
タの内容を書換える書込み信号を発生する書き換え制御
装置と、演算装置が演算する複数データを備え、前記演
算装置、前記記憶装置及び書き換え制御装置を動作させ
るレジスタ書き換え命令を有している。

〔実施例〕

次に本発明の一実施例を図面を参照して説明する。

第１図は情報処理装置の構成図で実行すべき命令語を格
納するメモリ１（以後ＲＯＭと称す）。

ＲＯＭ１を指定するためのプログラムカウンタ２（以後
ＰＣと称す）、ｐｏ２で指定されたＲ　ＯＭｌの命令語
を出力、あるいはアドレス、データを伝達するデータバ
ス３．データバス３のチータラ命令語として取シ込む命
令レジスタ４（以後ＩＲと称す）、ＩＲ４の内容を解読
し制御信号を出ヵするだめの制御装置５．処理データ、
アドレスポインタを格納するメモリ６（以後Ｒ，ＡＭと
称す）。

算術論理演算を実行するための算術論理演算部７（以後
ＡＬＵと称す）、ＡＬＵ７において演算すヘキテータを
保持しておくテンポラリレジスタＡ８（以後ＴＭＰＡと
称す）とテンポラリレジスタＢ９（以後ＴＭＰＢと称す
）により情報処理装置が構成されている。ＡＬＵ７は加
減算の算術演算。

ＡＮＤ、　０にＸＯＲ，の論理演算を行なう他にＴＭＰ
Ａ８゜ＴＭＰＢ９の各々の否定（以後Ｎ０ＴＡ、Ｎ０Ｔ
Ｂと称す）。

ＴＭＰＡ８．ＴＭＰＢ９の各々の内容をＡＬＵ７を介し
てデータバス３へ出力する（以後１’Ａｓ５Ａ、　ＰＡ
Ｂ８Ｂと称す）基本機能を備えている。

ＡＬＵ７は演算実行された後、キャリイ、ゼロ等の演算
結果ステータスを受は保持する７リツプフロツプに（以
後制御Ｆ／Ｆと称す）を備えており演算結果ステータス
を制御装ｆＩＩｔ５に送シそのステータスを保持する。

さらに情報処理装置の動作を指定制御する制御レジスタ
１０．制御レジスタ１０のステータスに基づき、制御装
置５の動作クロックタイミングを制御するクロックタイ
ミング制御回路１１（以後タイミング回路と称す）、タ
イミング制御回路１１は情報処理装置の動作タイミング
の発生制御を行なうもので、制御レジスタ１０からのス
テータスを受けそのステータスが停止でちったならば動
作クロックを停止させ、情報処理装置の動作を停止させ
る。また前記制御Ｆ／Ｆ１２への書込みを制御する制御
Ｆ／Ｐｉ込み信号１３（以後制御Ｐ／Ｆ信号と称す）を
備えており、制御Ｆ／Ｆ　１２の出力ステータスと処理
データリードライトステータス１４とがアンドゲート１
５に入力され論理積がとられ、制御レジスタ１０への書
込み制御が行なわれる。

ここで情報処理装置の基本動作を説明する。

ＰＯ２で指定された几ＯＭＩの命令語はデータバス３を
介してＩＲ４に取シ込まれ制御装置５で前記命令語が解
読され対応する制御信号に基づき前述の各演算を実行す
る。たとえば２つのデータの演算処理命令の実行は制御
装置５によシ指定されたアドレス情報に基づき、データ
がＲＡＭ６からデータバス３を介してＴＭＰＡ８に書込
まれ次に他の演算数がデータバス３を介してＴＭＰＢ９
に書込まれる。その後、ＡＬＵ７によシ演算が行われ演
算結果がデータバス３を介してＬＬＡＭ６へ書込まれる
。タイミング制御回路は上記命令の実行中制御レジスタ
のステータスをもとに動作クロックを発生している。

第２図に、制御レジスタ１０にデータを書込み、タイミ
ング制御回路１１を制御し、情報処理装置の動作を指定
する命令（以後Ｃｏｎｔｒｏｌｅ　ＲｅｇｉｓｔｅｒＷ
ｒｉｔｅ命令、ＣＲＷ命令と称す）のフォーマットを示
す。本命令は例えば３語長の命令から成り、第１語は命
令コードでＣＲＷ命令であることを示し、第２飴は制御
レジスタ１０に格納すべきデータの補数値（１の補数値
）を第３語は制御レジスタ１０に書込むべきデータを設
定する。この様にＣＲＷ−令を誉込むべきデータとその
データの補数とを備える様にすることでプログラムが暴
走した場合でも、他のデータ、命令語の組合せで偶然に
Ｃ几Ｗ命令が構成されることが少なくなるような命令フ
ォーマットに設計されている。

第３図はＣＲＷ命令の動作シーケンスを示したものであ
る。情報処理装置はＩＲ４へ書込まれた命令語が前記Ｃ
ＲＷ命令であることを判定するとシーケンス３０１では
ＴＭＰＢ９へ第２語の補数データが、データバス３を介
して書込まれ、シーケンス３０２でＴＭＰ人８に第３語
の書込みデータが書込まれる。シーケンス３０３ではＴ
ＭＰＢ９の内容をＡＬＵ７に取シ込みＮ０ＴＢ演算が実
行される。シーケンス３０４では演算結果により得られ
た否定値はデータバス３を介して再び１ＭＰＨ９へ書込
まれる。シーケンス３０５ではＴＭＰＡ８゜ＴＭＰＢ９
の排他的論理和演算が実行されＺ６、ステータスが制御
装置５と制御Ｆ／Ｆ１ｚｉＣ伝達される。ＣＲ，Ｗ命令
でおるとき制御装置５は制御ｂす゛信号１３をアクティ
ヴ状態にし、制御Ｆ／Ｆ　１２に、演算結果のｚｏ。ス
テータスを保持する。Ｚｅｒ。

ステータスの論理値が１′″、つまセ書込むべきデータ
とその補数データの否定値が一致した場合は制御Ｆ／Ｆ
１２の出力を′１′とし、シーケンス３０６に移行する
。

次にＡＬＬＪ７でＰＡＳＳＡの演算が実行されＴ　Ｍ　
ｌ）　Ａのデータがデータバス３に出力され、同時に処
理データライト信号１４が出力されるためアンドゲート
１５により論理積がとられγノドゲート１５の出力が論
理値“１”となシ制御レジスタ１０にデータを曹込む。

他方ｚ６、ステータスが論理値“Ｏ″の場合、つまシ書
込みデータと補数データの否定値が一致しなかった場合
シーケンス３０７に移行し制御Ｆ／ｌ’１２の出力が論
理値“０パとなって制御レジスタ１０への誉込みが糸上
され、制御レジスタ１０の内容は変化しない。

第１図の実施例の情報処理装置では、２．７ステータス
を記憶するＦ　／　Ｆの内容により制御レジスタへの書
込みを許可するものであったが、制御部で２．、ステー
タスを判別して処理データ省き込み指令を発生させる処
理シーケンスの修飾を行っても良い。

また、本実施の情報処理装置では、書込みデータとその
補数データを使用しているが書込みデータとその２倍さ
れた値あるいは１／２された値等の何らかの関数関係に
あるデータとの算術論理演算処理によるｚ、ｒｏステー
タスの判別、あるいは。

Ｚｅｒｏステータスだけではな（、ＡＬＵの演算による
キャリイステータスなどの他の演算結果のステータスに
よる判別などの展開も可能である。

〔発明の効果〕

したがりて本発明によれば、情報処理装置に対し次の効
果が得られる。

ＡＬＵのステータス情報を記憶し、その値によシ制御レ
ジスタの書込み指令を許可するゲートなど最少隅のハー
ドウェアを設けるだけで、通常のデータ処理に！！求さ
れるＡＬＵ、テンポラリレジスタ等を有効に活用してハ
ードウェア、ソフトウェアのいずれかまたは両要因によ
υプログラムの実行において異常動作が発生しても容易
に情報処理装置を制御する制御レジスタが書き換わらな
いので情報処理装置の暴走を確実に防止できる。

【図面の簡単な説明】

第１図は本発明の一実施例の情報処理装置のブロック図
である。 １・・・・・・命令語、データを格納するメモリ（ＲＯ
Ｍ）、２・・・・・・プログラムカウンタ、３・・・・
・・アドレス、データを伝達するデータバス、４・・・
・・・命令レジスタ、５・・・・・・制御装置、６・・
・・・・処理データ、アドレスポインタを格納するメモ
リ（几ＡＭ）、７・・・・・・算術演算装置、８・・・
・・・テンポラリレジスタＡ、９・曲・テンポラリレジ
スタＢ、１０・・・・・・制御レジスタ、１１・・・・
・・クロックタイミング制御回路、１２・・・・・・制
御Ｆ／Ｆ、１３・・・−・・制御Ｆ７Ｆ書込み信号、１
４・・・・−・処理データリードライトステータス、１
５・・・・・・アンドゲート。 第２図は制御レジスタ書込み命令の命令フォーマット図
である。 第３図は制御シーケンスを示すフローチャートである。 筒４２　図　制４！ＰＬシ′ズク書ｔｋ人４シンみ−マ
Ｉγト；１￥　３　　回

Claims (1)

【特許請求の範囲】
1. 命令により構成されたプログラムを記憶するプログラム
   メモリと、命令を解読し、対応した制御信号を発生する
   命令制御装置と、データを記憶するデータメモリと、前
   記命令制御装置の制御に従い複数データの演算を行なう
   演算装置と、内容が書き換え可能なレジスタと、前記演
   算装置により演算された複数のデータの演算結果を記憶
   する記憶装置と、該記憶装置の内容が命令制御装置の指
   定する条件を満足していることを判別し、前記レジスタ
   の内容を書換える書込み信号を発生する書き換え制御装
   置とを有し、書き替え制御装置をレジスタ書き換え命令
   で制御することを特徴とする情報処理装置。