JPS62130547A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62130547A
JPS62130547A JP60271059A JP27105985A JPS62130547A JP S62130547 A JPS62130547 A JP S62130547A JP 60271059 A JP60271059 A JP 60271059A JP 27105985 A JP27105985 A JP 27105985A JP S62130547 A JPS62130547 A JP S62130547A
Authority
JP
Japan
Prior art keywords
printed circuit
thermal resistance
semiconductor device
plates
cooling fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60271059A
Other languages
English (en)
Inventor
Sukehisa Noda
祐久 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60271059A priority Critical patent/JPS62130547A/ja
Publication of JPS62130547A publication Critical patent/JPS62130547A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の改良に関し、さらに詳しくは、
半導体装置の放熱部構成の改良に係るものである。
〔従来の技術〕
従来例によるこの種の放熱部構成をもつ半導体装置の概
要を第5図ないし第7図に示す。すなわち、第5図は同
上装置の断面図、第6図はその底面図、第7図はプリン
ト基板の組立て正面図であり、これらの各図において、
符号lは種々の半導体素子とか抵抗、その他の半導体基
板を基体とする電子部品、こ−ではトライアック2とそ
のケース2a、およびホトカップラ3などを搭載したプ
リント基板、4は外部回路との接続用端子、5は複数個
のプリント基板lを、個々に独立させた状態で定位置に
収納する収納ボックス、6はこの収納ボックス5の底面
に固定された着を兼ねる冷却フィン、7は各プリント基
板lを固定し、かつ搭載された電子部品からの発生熱を
伝達する充填材である。
また第8図はこの従来例装置を適用したソリッドステー
トリレー回路の結線図である。
この第8図回路構成において、端子4aから端子4bに
直流信号が印加されると、ホトカップラ3内のホトダイ
オード3aに電流が流れて発光すると共に、その光をホ
トトライアック3bが受光して導通状態になる。そして
このホトトライアック3bの導通により、トライアック
2の点弧ゲートに慨弧電流が流れて導通し、端子4c 
、 4d間に接続されるところの1例えば電源、負荷回
路に電流を流し続ける。また端子4a、端子4b間の直
流信号がなくなると、前記とは反対の動作でt流が断た
れることになる。
しかして、このソリッドステートリレー回路が動作状態
にあるとき、半導体素子、つまりご覧ではトライアック
2が導通状態のときには、自身を流れる電流によって発
熱し、この発熱は周辺の放熱体を通して放熱されるが、
このときの熱抵抗と発熱量との積が素子自体の上昇温度
となる。
第9図には、前記従来例での装置構成の1半導体7も子
のみの場合の、簡略化された熱等価回路を示しである。
こ−でも同図中、符号↑」は半導体素子の接合部温度、
Taは周囲温度を表わしており、またRth(j−c)
はトライアック2とケース2a間の熱抵抗、Rth(c
−z)はケース2aとプリント基板1間の熱抵抗、Rt
h(z−z)はケース2aに接するプリント基板1部と
冷却フィン6に接する部分との熱抵抗、Rth(z−f
)はプリント基板1と冷却フィン6間の熱抵抗、Rth
(f−a)は冷却フィン6と周囲空気間の熱抵抗、Rt
h(c−a)はケース2aから充填材7.冷却フィン6
と周囲空気間の熱抵抗である。
そしてこの第9図においては、半導体素子からの発熱が
、熱抵抗Rth(j−c)を通り、一方では熱抵抗Rt
h(c−z) 、Rth(z−z) 、Rth(z−f
)、Rth(f−a)を、他方では熱抵抗Rth(c−
a)をそれぞれに経て、外部に放熱されることを等測的
に表わしていて、またこの場合、プリント基板lは一般
に絶縁体からなるために、その熱抵抗Rth(z−z)
は比較的大きな値をとる。
〔発明が解決しようとする問題点〕
このように従来例によるこの種の半導体装置では、それ
ぞれに半導体素子を搭載した複数個のプリント基板1を
、個々に独立させた状態で、単に収納ボックス5内の定
位置に収納保持させたCけの構成であって、熱抵抗が比
較的高く、それぞれの半導体素子の温度上昇が大きくな
るため、各半導体素子自体の′i¥流容量を下げて使用
するとか、収納ポ・ンクス5内での各プリント基板lの
収納間隔を大きくとるなどの配慮が必要であり、装置収
納ボックスの大型化を招き、ないしは装置の収納ボック
ス内への収納個数が制限されるなどの問題【飄を有する
ものであった。
この発明は従来のこのような実情に鑑み、装置構成の熱
抵抗を下げることによって、装置全体の小型化を図った
半導体装置を得ようとするものである。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、収納ボックスに装r1さ
れるところの、蓋を兼ねる冷却フィンに対して、複数の
取付は板を一体、もしくは一体的に突設させ、これらの
各取付は板に各プリント基板を取付けるようにしたもの
である。
〔作   用〕
従ってこの発明装置においては、冷却フィンに一体的に
突設された複数の取付は板に、それぞれの各プリンl−
店板奢取付けるようにしたので、各プリントノN板に搭
載された半導体素子からの発熱は、執抵抗の小さい取付
は板を通して冷却フィンに伝熱され、効率的な放熱作用
が果されて、同半導体素子の温度、上昇を抑制できるの
であり、このため結果的には、収納ボックスの単位内容
積邑りのプリント基板の収納個数を増すこと、ひいては
装置全体の小型化を達成し得るのである。
〔実 施 例〕
以下この発明に係る半導体装置の一実施例につき、第1
図ないし第4図を参照して詳細に説明する。
第1図はこの発明の一実施例を適用した半導体装置の概
要構成を、前記第5図に対応して表わした断面図、第2
図(a)、(b)は同上冷却フィンの一実施例を取出し
て示す正面図、底面図である。この第1図実施例におい
て前記第5図従来例と同一符号は同一または相*部分を
示しており、この実施例においては、第2図(a)、(
b)からも明らかなように、前記収納ポンクス5の底部
に装置されるところの、蓋を兼ねる冷却フィン6に対応
して。
同様な冷却フィン8に対して、複数の取付は板8aを一
体に突設させ、これらの各取付は板8aに、各プリント
基板1を適宜公知手段で取付は接合させたものである。
またこの第2図(a)、(b)実施例では、冷却フィン
8に複数の取付は板8aを一体に突設させるようにして
いるが、第3図に示す他の実施例でのように、冷却フィ
ン8と複数の取付は板8bとを各別に形成し、これらの
両者を接着あるいは溶接などによって、接合部8cの熱
抵抗が小ざくなるように一体的に接合させても良い。
しかしてこれらの各実施例構成においても、装置の作動
は前記従来例構成の場合と全く同様になされるが、冷却
フィン8に対して、一体に突設された各取付は板8a、
もしくは一体的に突設された各数句は板8bに、各プリ
ント基板1を取付は接合させであるために、熱抵抗が効
果的、かつ十分に改善されることになり、これらの各プ
リント基板1に搭載された半導体素子、こ\ではトライ
アック2からの発熱を5それぞれにこれらの各取付は板
8a 、 8bを通し、より一層良好、かつ速やかに伝
熱させて外部へ放熱できるのである。
そして第4図には、この実施例による装置構成の、 +
i?j記第9同第9図させた熱等価回路を示しである。
こ−でもこれらの各図中、同一符号は同一または相当部
分を示しており、Rth(C−2)はケース2aとプリ
ント7、H板1間の熱抵抗、Rth(z−f)はプリン
ト基板lと冷却フィン8間の熱抵抗、Rth(f−a)
は冷却フィン6と周囲空気間の熱抵抗であって、またこ
の場合、各取付は板8aあるいは8bから冷却フィン8
までの熱抵抗については、これらを熱伝導率の高い材質
で形成させることにより、これを殆んど無視できる。
そしてこの第4図においては、半導体素子からの発熱が
、熱抵抗Rth(j−c)を通り、一方では熱抵抗Rt
h(c−z) 、Rth(z−f)、Rth(f−a)
を、他方では熱抵抗Rth(c−a)をそれぞれに経て
、外部に放熱されることになるが、実際的には、その発
熱の殆んど全てが、より熱抵抗の小さい前者ラインを通
して放熱され、結果的に装置全体の熱抵抗を小さくし得
るのである。
なお、前記各実施例においては、ソリッドステートリレ
ー回路を構成する半導体装置について述へたが、その他
の動作発生熱を伴なう半導体素子をプリント基板上に搭
載する半導体装置であっても、また1つのプリントg板
上に動作発生熱を伴なう複数の半導体素子を搭載した場
合にも、この発明を同様に適用できて、同様な作用、効
果を得られることは勿論であるや 〔発明の効果〕 以上詳述したようにこの発明装置によれば、装置を構成
している収納ボックスに装着されるところの、蓋を兼ね
る冷却フィンに一体、もしくは一体的に突設された複数
の取付は板に対し、それぞれの各プリント基板を取付は
接合させて、放熱作用を得るようにしたので、各プリン
ト基板に搭載された半導体素子からの発熱が、熱抵抗の
小さい取付は板を通して冷却フィンに良好に伝熱される
ことになり、こ\に高効率的な放熱作用が果されて、各
半導体素子の温度上昇を抑制でき、かつこのために各半
導体素子を電流容量一杯で使用できると共に、結果的に
は、収納ボックスへのプリント基板の収納個数増加が可
能になり、ひいては装置全体の小型化を達成し得られ、
しかも構造自体も筒中で容易に実施できるなどの優れた
特長を有するものである。
【図面の簡単な説明】
第1図はこの発明の一実施例を適用した半導体装置の概
要構成を示す断面図、第2図(a)、(b)および第3
図は同上冷却フィンの一実施例を示す正面図、底面図お
よび他の実施例を示す正面図、第4図は同F熱等価回路
を示す説明図であり、また第5図、第6図は同上従来例
による半導体装置の概髪構成を示す断面図、底面図、第
7図は同上プリント基板の正面図、第8図は同上従来例
装置を適用したソリッドステートリレー回路の結線図、
第9図は同七熱等価回路を示す説明図である。 1・・・・プリント基板、2・・・・トライアック、3
・・・・ホトカンプラ、4・・・・外部回路との接続用
端子、5・・・・収納ボックス、6および8・・・・収
納ボックスの蓋を兼ねる冷却フィン、8a、8b・・・
・冷却フィンに一体、または一体的に設けられた取付は
板、7・・・・充填材。 代理人  大  岩  増  雄 8b :;+即フイ/l:−イ埠ζjt11;多丈グ>
オXれ―可芝イす゛Lネ2〔第4図 第6図     第7図 第8図 h 第9図 昭f11 硬 翁9  日 持許庁長宮殿 1、事件の表示   特願昭 60−271059号2
、発明の名称 半導体装置 3、補正をする者 代表者 志 岐 守 哉 4、代理人 5、補正の対象 (1)  明細書の発明の詳細な説明の欄6、補正の内
容 (1)明細書3頁19行のrRth(Z−Z)JをrR
th (Z−Z ’)Jと補正する。 (2)同書4頁7行のrRth(Z−Z)JをrRth
。 (Z−Z’)Jと補正する。 (3)同書4頁11行のrRth(Z−Z)Jを[Rt
h(Z−Z’)Jと補正する。 (4)同書10頁9〜10行の「正面図」を「正面断面
図」と補正する。 (5)同書lO頁lO行の「正面図」を「正面断面図」
と補正する。 (6)図面の第2図、第3図、第4図および第9図を別
紙のとおり補正する。 以上 第1−図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を含む電子部品を搭載したプリント基板と、
    このプリント基板の複数個を収納する収納ボックス、お
    よび蓋を兼ねる冷却フィンとを有し、充填物の充填によ
    つて各プリント基板を保持させた半導体装置において、
    前記冷却フィンには複数の取付け板を一体的に突設させ
    、これらの各取付け板に前記各プリント基板を取付けて
    構成したことを特徴とする半導体装置。
JP60271059A 1985-12-02 1985-12-02 半導体装置 Pending JPS62130547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60271059A JPS62130547A (ja) 1985-12-02 1985-12-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60271059A JPS62130547A (ja) 1985-12-02 1985-12-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS62130547A true JPS62130547A (ja) 1987-06-12

Family

ID=17494827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60271059A Pending JPS62130547A (ja) 1985-12-02 1985-12-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS62130547A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239199A (en) * 1991-01-14 1993-08-24 Texas Instruments Incorporated Vertical lead-on-chip package
US7476966B2 (en) 2005-03-09 2009-01-13 Mitsubushi Denki Kabushiki Kaisha Semiconductor module
JP2013058809A (ja) * 2012-12-26 2013-03-28 Mitsubishi Electric Corp 半導体装置モジュール
US8610263B2 (en) 2010-01-27 2013-12-17 Mitsubishi Electric Corporation Semiconductor device module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239199A (en) * 1991-01-14 1993-08-24 Texas Instruments Incorporated Vertical lead-on-chip package
US7476966B2 (en) 2005-03-09 2009-01-13 Mitsubushi Denki Kabushiki Kaisha Semiconductor module
US8610263B2 (en) 2010-01-27 2013-12-17 Mitsubishi Electric Corporation Semiconductor device module
JP2013058809A (ja) * 2012-12-26 2013-03-28 Mitsubishi Electric Corp 半導体装置モジュール

Similar Documents

Publication Publication Date Title
JP2008130684A (ja) 電子回路装置
JPH06169189A (ja) チップ形発熱部品及びその実装方法
JP2008177324A (ja) 半導体ブロック
JP2001144403A (ja) 電気部品の放熱実装構造及び電気部品の実装方法
JPS62130547A (ja) 半導体装置
JP2007019125A (ja) 電力変換装置
JP6424839B2 (ja) 電子制御ユニット、および、これを用いた電動パワーステアリング装置
JP2002171087A (ja) 電子機器
JPWO2019116880A1 (ja) 回路構成体及び電気接続箱
JP2004363192A (ja) 配線ブロックの収納構造及び配線ブロックの収納方法
JP2009017624A (ja) モータ制御装置
JP2002217574A (ja) 電力変換装置
WO2020080248A1 (ja) 回路構造体及び電気接続箱
US11342734B2 (en) Circuit assembly and electrical junction box
WO2019216238A1 (ja) 回路構成体、及び電気接続箱
JP2008042052A (ja) 回路基板
JP2003046211A (ja) 電子部品の実装構造
JPS63250900A (ja) パワ−モジユ−ルの実装構造
JP2008060184A (ja) 電子回路装置
JP2006286465A (ja) スイッチングユニット
JP2006041199A (ja) 電子装置
JP2008147253A (ja) プリント基板装置
JPH11354696A (ja) 発熱電子部品の放熱構造
JPH062246Y2 (ja) 高圧抵抗回路ユニット
JP2006288117A (ja) スイッチングユニット