JPS62128674A - フイ−ドバツク型クランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば映像信号のシンクチップ区間を所定
電圧にクランプするフィードバンク型クランプ回路に関
する。

〔発明の概要〕

この発明は、映像信号等を所定電圧にクランプするフィ
ードバック型クランプ回路において、レベルシフト回路
を制御するクランプコンデンサを介して取り出されるエ
ラー電圧をバイパスフィルタに供給して所定の周波数よ
り高い周波数の成分を取り出し、このバイパスフィルタ
の出力を比較回路の入力段に供給してノイズによる変動
分を相殺したエラー電圧を得るようにし、クランプコン
デンサの小容量化を可能とし、ＩＣ内蔵化を実現するも
のである。

〔従来の技術〕

従来、ＶＴＲ等に用いられるフィードバック型クランプ
回路は、例えば第５図に示す構成とされている。映像信
号が人力信号として入力端子４１からレベルシフト回路
４２に供給される。レベルシフト回路４２は、バッファ
回路４５から供給されるエラー電圧を制御信号として映
像信号のシンクチップ区間のレベルが基準レベルとなる
ように制御して出力する。レベルシフト回路４２の出力
が出力端子４６を介して取り出されると共に、比較回路
４３の一方の入力端子に供給される。

比較回路４３の他方の入力端子には基準電圧源４７が接
読されており、出力信号レベルと基準レベルとが端子４
８から供給されるクランプパルスがハイレベルとなる期
間においてのみ比較され、差に応じた出力が比較回路４
３に発生する。この比較回路４３の出力によりクランプ
コンデンサ４４が充放電し、クランプコンデンサ４４を
介して取り出されたエラー電圧がバッファ回路４５を介
してレベルシフト回路４２の制御端子に供給される。レ
ベルシフト回路４２において、エラー電圧に応じてシン
クチップレベルが基準レベルとなるようにシフトされる
。クランプパルスがローレベルとなる期間においてもエ
ラー電圧が保持されることにより、次のクランプパルス
がハイレベルとなるまで、入力信号が常に一定量しベル
シフトされ、１水平周期にわたって全体的にレベルシフ
トされる。

〔発明が解決しようとする問題点〕

前述した従来のフィードバック型クランプ回路に用いら
れるクランプコンデンサ４４の容量は例えば０．２２μ
Ｆとされ、クランプコンデンサ４４の充放電電流は、例
えば２００μＡとされ、クランプパルスのハイレベルと
なる期間、即ちクランプパルス幅は、例えば、４μｓの
値とされている。

このフィードバック型クランプ回路をＩＣ内蔵化するた
めには、大容量のクランプコンデンサ４４を小容量とし
、例えば、５０μＦ程度に下げなげれば実現が不可能で
ある。

しかし、クランプコンデンサ４４の容量を５０ｐＦとし
、同様な比率で充放電電流を下げると０．０５μＡとな
り、４μｓのパルス幅のクランプパルスでは正常なスイ
ッチング動作が困難となりクランプが正常に行われない
問題が生ずる。また、クランプパルス幅を１μｓとした
場合においても、充放電電流が０．２μＡとされ、同様
にクランプが正常に行われない。

そこで、クランプパルス幅を１μｓとし、充放電電流を
１μＡとすることでスイッチング動作を正常に行わせる
ことが考えられるが、この場合にはアタックタイムが速
くなり弱電界等のノイズの多い入力信号に対してノイズ
に応答して誤動作し、出力信号がゆれ、１水平周期毎に
段差を持つ出力が発生される問題が生ずる。

従って、この発明の目的は、クランプコンデンサをＩＣ
内蔵化可能な程度の小容量とした場合においてもノイズ
に誤動作することなく正常にクランプできるフィードバ
ック型クランプ回路を提供することにある。

〔問題点を解決するための手段〕

この発明は、クランプパルスの期間でレベルシフト回路
２の出力及び基準電圧を比較してエラー電圧を発往する
比較回Ｉｉ！８３と、エラー電圧によりレベルシフト回
路２が制御されるフィードバック型クランプ回路におい
て、 エラー電圧の所定の周波数より高い周波数の成分を取り
出すフィルタ６を設けて、フィルタ６の出力により比較
回路３の入力段に供給し、エラー電圧中の高い周波数の
成分を相殺することを特徴とするフィードバンク型クラ
ンプ回路である。

Ｃ作用〕 エラー電圧のノイズによる変動分を検出する例えば、カ
ットオフ周波数が５０Ｈｚ程度とされたバイパスフィル
タ６が設けられ、エラー電圧がバイパスフィルタ６に供
給されると共に、レベルシフト回路２に供給される。バ
イパスフィルタ６の出力が比較回路３の入力側例えば、
基準電圧源の出力が供給される加算器７に供給され、基
準電圧源の出力にノイズによる変動分が加算され、この
加算出力が比較回路３の基準レベルとされ、見かけ上ノ
イズによる変動分が相殺されたエラー電圧が発生される
。

〔実施例〕

以下、この発明の一実施例を図面を参照して説明する。

第１図はこの発明の一実施例を示すもので第１図におい
て１で示されるのが入力端子である。

入力端子１から例えば映像信号が入力信号としてレベル
シフト回路２に供給される。レベルシフト回路２ばバッ
ファ回路５から供給されるエラー電圧を制御信号として
映像信号のシンクチップ区間のレベルが基準レベルとな
るように制御して出力する。レベルシフト回路２の出力
が出力端子８から取り出されると共に、比較回路３の一
方の入力端子に供給される。

比較回路３の他方の入力端子には、基準電圧源９が接続
された加算器７が接続されている。比較回路３に端子１
０から水平周期のクランプパルスが供給され、クランプ
パルスがハイレベルとなる期間においてのみレベルシフ
ト回路２の出力信号レベルと加算器７からの基準レベル
とが比較され、差に応じた出力が比較回路３に発生する
。

この比較回路３の出力によりクランプコンデンサ４が充
放電し、クランプコンデンサ４を介して取り出されたエ
ラー電圧がバッファ回路５を介してレベルシフト回路２
の制御端子に供給されると共に、例えばカットオフ周波
数が５０１１ｚ程度とされたバイパスフィルタ６に供給
される。

バイパスフィルタ６において、バッファ回路５からのエ
ラー電圧中の５０Ｈｚ以上の周波数の成分、即ち、ノイ
ズによる変動分が取り出され、バイパスフィルタ６の出
力が加算器７に供給される。

加算器７において、基準電圧源９の出力とバイパスフィ
ルタ６の出力とが加算され、この加算出力が比較回路３
の基準レベルとされ、バッファ回路５から出力されるエ
ラー電圧中に含まれるノイズによる変動分が相殺される
。

エラー電圧がレベルシフト回路２に供給され、レベルシ
フト回路２において、エラー電圧に応してシンクチップ
レベルが基準レベルとなるようにシフトされる。クラン
プパルスがローレベルとなる期間においてもエラー電圧
が保持されることにより、次のクランプパルスがハイレ
ベルとなるまで、映像信号が常に一定量レベルシフトさ
れ、１水平周期にわたって全体的にレベルシフトされる
。

第２図はこの発明の一実施例の具体回路を示すもので、
第２図を参照して更に詳しく説明する。

第２図において２０，２２．２３で示されるのがＮＰＮ
形トランジスタであり、２４で示されるのがＰＮＰ形ト
ランジスタであり、この４個のトランジスタ２０，２２
，２３．２４により電流源形のレベルシフト回路２が構
成される。また、第２図において、３０．’３２で示さ
れるのがＮＰＮ形トランジスタであり、３１．３３で示
されるのがＰＮＰ形トランジスタであり、この４個のト
ランジスタ３０，３１．３２．３３により差動アンプが
構成され、比較回路３とされている。尚、第１図に対応
する部分に関しては同一の符号が付されている。

トランジスタ２０のコレクタが電源端子１１に接続され
、トランジスタ２０のベースから入力端子１が導出され
る。トランジスタ２０のエミッタが抵抗２１を介してト
ランジスタ２２のコレクタに接続され、トランジスタ２
２のエミッタが接地される。トランジスタ２２のベース
とトランジスタ２３のベースとが共通接続され、この共
通接続点とトランジスタ２３のコレクタが接続される。

抵抗２１とトランジスタ２２のコレクタとの接続点がト
ランジスタ２４のベースに接続され、トランジスタ２４
のエミッタが電源端子１１に接続された定電流源２５に
接続されると共に、比較回路３の一方の入力端子となる
トランジスタ３０のベースに接続される。また、トラン
ジスタ２４のコレクタが接地される。このトランジスタ
２４のエミッタとトランジスタ３０のベースとの接続点
から出力端子８が導出される。

比較回路３のトランジスタ３１及びトランジスタ３３の
エミッタが電源端子１１に接続される。

トランジスタ３１及びトランジスタ３３のベースが共通
接続され、トランジスタ３０のコレクタとトランジスタ
３１のコレクタとが共通接続され、この共通接続点にト
ランジスタ３１及びトランジスタ３３のベースの共通接
続点が接続される。トランジスタ３３のコレクタとトラ
ンジスタ３２のコレクタとが共通接続され、トランジス
タ３０及びトランジスタ３２のエミッタが共通接続され
る。

トランジスタ３０及びトランジスタ３２のエミッタの共
通接続点に定電流源３５を介して接地されたスイッチ回
路３４が接続される。スイッチ回路３４は、端子１０か
ら供給されるクランプパルスにより制御され、クランプ
パルスがハイレベルとなる期間、オンする構成とされる
。

比較回路３の他方の入力端子となるトランジスタ３２の
ベースが抵抗３７を介して基準電圧源９に接続される。

比較回路３の出力端子となるトランジスタ３３とトラン
ジスタ３２のコレクタの共通接続点が例えば、小容量の
５０ｐＦ程度とされたクランプコンデンサ４を介して接
地されると共に、バッファ回路５の入力端子に接続され
る。

バッファ回路５の出力端子が例えば、カットオフ周波数
が５０Ｈｚ程度とされたバイパスフィルタ６の入力端子
に接続されると共に、抵抗２６を介してレベルシフト回
路２のトランジスタ２３のエミッタに接続される。バイ
パスフィルタ６の出力端子に抵抗３６の一端が接続され
、この抵抗３６の他端がトランジスタ３２のベースと抵
抗３７との接続点に接続され、抵抗３７及び抵抗３６に
より加算器７が構成される。

入力端子１に例えば、第３図Ａに示すような映像信号が
入力され、端子１０に例えば、第３図Ｂに示すような映
像信号のシンクチップ区間においてハイレベルとなるパ
ルス幅１μｓとされた水平周期のクランプパルスが供給
された場合について説明する。

クランプパルスがハイレベルとなる期間において、スイ
ッチ回路３４がオンとされ、１個前のクランプパルスに
より保持されたエラー電圧に応じてレベルシフトされた
映像信号のジンクチップ区間のレベルと基準レベルとが
比較される。例えば、このレベルシフトされたシンクチ
ンプレベルが基準レベル以上の場合には、比較回路３の
出力端子にクランプコンデンサ４に対する充電電流が発
生する。また、レベルシフトされたシンクチップレベル
が基準レベル以下の場合は、比較回路３の出力端子にク
ランプコンデンサ４に対する放電電流が発生する。クラ
ンプコンデンサ４を介して取り出されたエラー電圧がバ
ッファ回路５を介して出力される。このエラー電圧に応
じてトランジスタ２２のベースの電圧が可変とされ、ト
ランジスタ２２に流れる電流によりシンクチップレベル
がレベルシフトされ、トランジスタ２４のエミッタから
の出力即ち、レベルシフト回路２の出力が基準レベルと
なるように制御される。

第３図Ａに示すようにシンクチップ区間にノイズが混入
している１水平周期の区間においては、クランプコンデ
ンサ４が小容量のため、ノイズレベルに応答し、本来、
比較すべきシンクチップレベルと基準レベルの比較動作
がなされず、ノイズレベルと基準レベルとの比較動作が
なされる。ノイズレベルと基準レベルとの差に応じたエ
ラー電圧がバッファ回路５から出力され、このエラー電
圧がバイパスフィルタ６に供給され、エラー電圧中の５
０Ｈｚ以上の周波数成分がバイパスフィルタ６により取
り出されることにより、ノイズによる変動分が検出され
、バイパスフィルタ６の出力が加算器７に供給される。

加算器７において、基準電圧源９の出力とバイパスフィ
ルタ６の出力とが加算され、この加算出力が比較回路３
の基準レベルとされる。見かけ上ノイズによる変動分が
相殺された第３図Ｃに示すエラー電圧がバッファ回路５
から出力され、このエラー電圧に応じて入力信号がレベ
ルシフトされて出力端子８から出力される。

尚、第４図は、この発明の他の実施例を示すもので、第
４図に示すように比較回路３のレベルシフト回路２の出
力が供給される入力段に加算器７を設けて、バイパスフ
ィルタ６の出力を反転させて供給してノイズによる変動
分を相殺する構成としても良い。

〔発明の効果〕

この発明では、エラー電圧のノイズによる変動分を検出
する例えば、カットオフ周波数が５０Ｈｚ程度とされた
バイパスフィルタが設けられ、エラ一電圧がバイパスフ
ィルタに供給されると共に、レベルシフト回路に供給さ
れる。バイパスフィルタの出力が比較回路の入力側、例
えば、基準電圧源の出力が供給される加算器に供給され
、基準電圧源の出力にノイズによる変動分が加算され、
この加算出力が比較回路の基準レベルとされ、見かけ上
ノイズの変動分が相殺されたエラー電圧が発生される。

従って、この発明に依ればクランプコンデンサを小容量
とした場合においても弱電界等のノイズの多い入力信号
に対して正確に基準レベルにクランプすることができる
。このためフィードバック型クランプ回路のＩＣ内蔵化
が可能とされ、従来必要とされた外付けのクランプコン
デンサが不要となり、ＩＣのピン数を減少させると共に
面積を小とすることができ、またローコスト化を図るこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の具体回路を示す接続図、第３図はこ
の発明の一実施例の動作説明に用いる波形図、第４図は
この発明の他の実施例を示すブロック図、第５図は従来
のフィードバック型クランプ回路の説明に用いるブロッ
ク図である。 図面における主要な符号の説明 １：入力端子、　　２：レベルシフト回路。 ３：比較回路、　　４：クランプコンデンサ。 ５：バッファ回路、　　６：バイパスフィルタ。 ７：加算器、　　８：出力端子。 代理人　　　弁理士　杉　浦　正　知 −芙弛イ到り臭体回ｙ割 イ巴の実演Ｅイタ１］のブ′ロック１沼第４図

Claims (1)

1. 【特許請求の範囲】 クランプパルスの期間でレベルシフト回路の出力及び基
   準電圧を比較してエラー電圧を発生する比較回路と、上
   記エラー電圧によりレベルシフト回路が制御されるフィ
   ードバック型クランプ回路において、 上記エラー電圧の所定の周波数より高い周波数の成分を
   取り出すフィルタを設けて、上記フィルタの出力により
   上記比較回路の入力段に供給し、上記エラー電圧中の高
   い周波数の成分を相殺することを特徴とするフィードバ
   ック型クランプ回路。