JPS596120B2 - 直流電圧検出回路 - Google Patents

Description

【発明の詳細な説明】 本発明は直流電圧検出回路に関し、特にオーディオ用Ｏ
ＣＬ （ｏｕｔｐｕｔ ｃａｐａｃｉｔａｎｃｅｌｅｓ
ｓ ）パワー増幅回路の出力における直流電圧を検出す
る直流電圧検出回路に関する。

負荷としての例えばスピーカを駆動するパワー増幅回路
においては、スピーカに直流電流を流さないためにその
出力端とスピーカとの間にコンデ゛ンサを挿入して直流
電流を遮断している。

このコンデンサは回路のインピーダンスが低いために非
常に犬なる容量が要求され、この値が小さいと増幅回路
の周波数特性、特に低音部の不足ば生じる。

しかし乍ら、大容量のコンデンサはスペース的に好まし
くないうえ、過渡特性にも問題が残る。

このため、プッシュプル方式の２つの例えばパワートラ
ンジスタを用い、直流成分を２つのパワートランジスタ
に正と負電流を同じように流し、互いに打ち消し合って
５零とし、スピーカには直流分を流さずに交流の出力信
号だけ取り出せるように構成されたＯＣＬパワー増幅回
路が用いられていることは良く知られている。

かかるＯＣＬパワー増幅回路においては、通常の動作時
には上述した如く中点電位が零に維持されるが、パーツ
の不良等の不慮の事故により中点電位が大きく変動した
場合にはその直流電圧がスピーカに印加されるためにス
ピーカを損傷してしまう。

従って、中点の直流電圧を検出する直流電圧検出回路及
びこの検出回路の出力に応じて作動して例えばパワー増
幅回路の出力端とスピーカとを切り離す保護回路を設け
て不慮の事故が発生した時でもスピーカの保護を図って
いる。

従来、直流電圧検出回路としては種々の構成のものが採
用されているが、いずれも入力電圧により動作速度が変
化するなどの欠点を有し好ましいものではなかった。

特に、集積回路化されたものにおいては単なる一段のロ
ーパスフィルタを用いているのみであるため同様の欠点
があり、又機種ごとに定数を設定しなければ・ぼらない
という欠点があった。

本発明の目的は、上記した欠点を解消した直流電圧検出
回路を提供することである。

以下、本発明を図面を参照して詳細に説明する。

第１図は本発明による直流電圧検出回路の一実施例の回
路図である。

図において、入力端子１は図示せぬプッシュプル増幅回
路の出力端に接続されており、このプッシュプル増幅回
路からのオーディオ信号は入力端子１を介して比較回路
２に入力される。

比較回路２はベースが共通接続されその共通接続点が抵
抗Ｒ１を介して入力端子１に接続されかつ抵抗Ｒ２を介
して接地されたＮＰＮ形トランジスタメタ及びＰＮＰ形
トランジスタメタを有している。

トランジスタＱ１及びＱ２はその各エミッタが共通接続
されて接地されて２す、又トランジスタＱ１ のコレク
タが抵抗Ｒ３を介して正電源子Ｂに、トランジスタＱ２
のコレクタがダイオードＤ１及び抵抗Ｒ４を介して負電
源−Ｂにそれぞれ接地されている。

トランジスタＱ１ のコレクタとエミッタ間には図示の
如き極性でダイオードＤ２が接続されている。

トランジスタＱ２のコレクタにベースが接続されたＮＰ
Ｎ形トランジースタメタはコレクタがトランジスタＱ１
のコレクタに接続されかつエミッタが抵抗Ｒ５を介して
負電源−Ｂに接続されている。

トランジスタＱ１のコレクタにはツェナーダイオードＺ
Ｄ１のカソードが接続され、このツェナーダイオードＺ
Ｄ１のアノードが比較回路２の出力端きなる。

比較回路２の出力端すなわちツェナーダイオードＺＤ１
のアノードには時定数回路３を構成するＮＰＮ形トラン
ジスタメタのベースが接続されている。

このトランジスタＱ４はエミッタが接地され、コレクタ
が正電源子Ｂと接地間に直列接続された抵抗Ｒ６及びコ
ンデンサＣとの共通接続点に接続されている。

この共通接続点には動作レベル設定回路４を構成するツ
ェナーダイオードＺＤ２のカソードが接続されており、
このツェナーダイオードＺＤ２のアノードは抵抗Ｒ７を
介して接地されると共に出力端子５に接続されている。

時定数回路３において、トランジスタＱ４のオン時には
コンデンサＣの充電電荷が瞬時に放電され、トランジス
タＱ４のオフ時には抵抗Ｒ６及びコンデンサＣで定まり
かつ所定交流入力信号の周波数をｆとするとき１／２π
ｆに対して大きい充電時定数でコンデンサＣの充電が行
われるっ出力端子５は例えばパワー増幅回路の出力端と
スピーカとを切り離す保護回路の入力端に接続される。

かかる構成において、第２図のタイミング波形図に基づ
いて動作を説明する。

第２図において、ａは通常状態すなわち交流信号の入力
の場合、ｂは異常状態すなわち直流信号の入力の場合を
それぞれ示している。

まず、交流信号Ａが入力端子１に入力されることにより
トランジスタＱ１及びＱ２のスレッショールドレベル＋
Ｖｓ及び−Ｖｓ（約０．６Ｖ）に応じてオン・オフ動作
を繰り返し、更にトランジスタＱ３がトランジスタＱ２
のコレクタ電位に応じてオン・オフするためにトランジ
スタＱ１のコレクタ出力ＢはツェナーダイオードＺＤ１
のツェナー電圧■ｚ１とトランジスタＱ４のベース・エ
ミッタ間電圧０．６ｖとの和に応じたパルス信号となる
。

すなわち、比較回路２は＋Ｖｓ及び−Ｖｓを基準レベル
とし、＋■ｓ及び−Ｖｓの範囲内において出力を発生す
るウィンド・コンパレータを構成している。

時定数回路３におけるトランジスタＱ４はトランジスタ
Ｑ１ のコレクタ出力Ｂが低レベルの時オフ状態となっ
てコンデンサＣを抵抗Ｒ６及びコンデンサＣにより定ま
る時定数で充電し、又高レベルの時オン状態となってコ
ンデンサＣの充電電荷を放電するためトランジスタＱ４
のコレクタ出力Ｃは図示の如く変動する。

入力信号Ａの周波数が所定周波数以下の低周波の時には
トランジスタＱ４のコレクタ出力Ｃが動作レベル設定回
路４におけるツェナーダイオードＺＤ２のツェナー電圧
Ｖｚ２より犬となるために動作レベル設定回路４は出力
りを発生する。

入力信号Ａが上記所定周波数以上の時には時定数回路３
の出力Ｃがツェナー電圧Ｖｚ２より小であるために動作
レベル設定回路４は出力を発生しない。

一方、図すにおいて、パーツの不良等の不慮の事故によ
りプッシュプル増幅回路の中点電位が変動して入力端子
１に例えば正の直流電圧Ａが入力されることによりトラ
ンジスタＱ１ がオン状態となるため高レベルにあった
コレクタ出力Ｂは低レベルとなる。

なお、負の直流電圧が入力された場合にはトランジスタ
Ｑ２がオン状態となるためトランジスタＱ１のコレクタ
出力Ｂは同様に低いレベルとなる。

時定数回路３におけるトランジスタＱ４はトランジスタ
Ｑ１のコレクタ出力Ｂが高レベルの時にはオン状態とな
ってコンデンサＣを短絡し、コレクタ出力Ｂが低レベル
となることによりオフ状態となってコンデンサＣを充電
する。

そして、時定数回路３の出力Ｃが動作レベル設定回路４
におけるツェナーダイオードＺＤ２のツェナー電圧Ｖｚ
２に達するこさにより動作レベル設定回路４は出力りを
発生する。

この出力りは出力端子５を介して例えばパワー増幅回路
の出力端とスピーカとの間に接点が挿入されたりリレー
を駆動し、スピーカへの直流電圧を遮断してスピーカを
保護する。

なお、抵抗Ｒ２の抵抗値の選定によりスレッショールド
レベルを上げる事かり能であり、又トランジスタＱ１．
Ｑ２のエミッタにバイアス電圧全印加してスレッショー
ルドレベルを±０，６Ｖ以下にすることも可能である。

以上詳述した如く、本発明による直流電圧検出回路によ
れば、入力電圧に関係なく動作速度が一定であり、無調
整で各機種に適用できる。

また、集積回路化が容易であり、集積回路化した場合の
外付部品が少ない。

【図面の簡単な説明】

第１図は本発明による直流電圧検出回路の一実施例の回
路図、第２図は第１図の動作を説明するためのタイミン
グ波形図である。 主要部分の符号の説明、２・・・・・・比較回路、３・
・・・・・時定数回路、４・・・・・・動作レベル設定
回路、Ｑ１〜Ｑ、・・・・・・トランジスタ、ＺＤｌ
、ＺＤ２・・・・・・ツェナーダイオード。

Claims (1)

1. 【特許請求の範囲】 １０ＣＬプッシュプル増幅回路の出力端における直流電
   圧を検出する直流電圧検出回路であって、前記プッシュ
   プル増幅回路の出力信号のレベルが所定絶対値レベルよ
   り小なるとき出力を発生する比較回路さ、前記比較回路
   の出力に応じて所定時定数にて放電しかつ前記所定時定
   数よりも犬なる時定数にて充電される時定数回路と、前
   記時定数回路の充電電圧が所定基準レベルより犬なる時
   出力を発生する動作レベル設定回路とからなり、前記時
   定数回路の充電時定数は所定交流入力信号の周波数をｆ
   とするとき１／２πｆに対して大きいことを特徴とする
   直流電圧検出回路。 ２ 前記比較回路がウィンド・コンパレータからなるこ
   とを特徴とする特許請求の範囲第１項記載の直流電圧検
   出回路。