JPS62128154A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62128154A JPS62128154A JP60268728A JP26872885A JPS62128154A JP S62128154 A JPS62128154 A JP S62128154A JP 60268728 A JP60268728 A JP 60268728A JP 26872885 A JP26872885 A JP 26872885A JP S62128154 A JPS62128154 A JP S62128154A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- wiring
- bump
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置のパンケージの絶縁シートに形成した配線膜
と半導体チップを接続する場合に用いるハンプ形成用金
属膜と、半導体チップのアルミニウム（ＡΩ）の配線膜
との間にバリア金属となる窒化チタン（ＴｉＮ）膜を介
在させる。そしてＴｉＮ膜よりなるバリア金属膜上にバ
ンプ用金属膜を形成することで、バンプを溶融してパッ
ケージの配線と接続する際のバンプの加熱時に、バンプ
内に半導体チップの配線膜を構成するアルミニウム（削
）原子が拡散１Ｂ遇するのを防止した半導体装置。
と半導体チップを接続する場合に用いるハンプ形成用金
属膜と、半導体チップのアルミニウム（ＡΩ）の配線膜
との間にバリア金属となる窒化チタン（ＴｉＮ）膜を介
在させる。そしてＴｉＮ膜よりなるバリア金属膜上にバ
ンプ用金属膜を形成することで、バンプを溶融してパッ
ケージの配線と接続する際のバンプの加熱時に、バンプ
内に半導体チップの配線膜を構成するアルミニウム（削
）原子が拡散１Ｂ遇するのを防止した半導体装置。
本発明は半導体装置に係り、特に半導体チップとこの半
導体チップを収容するパッケージの絶縁シートの配線膜
とを接続する際に、半導体チップに設けたバンプと半導
体チップの〜の配線膜の間にＴｉＮ膜を形成して、バン
プ加熱時の際に半導体チップの配線膜のＭ原子がバンプ
を形成する金属に拡散１ξ透しないようにした構造の半
導体装置に関する。
導体チップを収容するパッケージの絶縁シートの配線膜
とを接続する際に、半導体チップに設けたバンプと半導
体チップの〜の配線膜の間にＴｉＮ膜を形成して、バン
プ加熱時の際に半導体チップの配線膜のＭ原子がバンプ
を形成する金属に拡散１ξ透しないようにした構造の半
導体装置に関する。
ＩＣ，ＬＳＩ等の半導体装置は、益々高密度化、高集禎
化が要望されるようになっており、そのため半導体チッ
プとこのチップを収容するパンケージ間を接続する接続
配線の密度も益々高密度化を要求されるように成ってい
る。
化が要望されるようになっており、そのため半導体チッ
プとこのチップを収容するパンケージ間を接続する接続
配線の密度も益々高密度化を要求されるように成ってい
る。
そのため、従来の半導体チップの周囲に配線用のボンデ
ィングバンドを設け、このボンディングパノドとパンケ
ージに設けた配線膜とを金線等を用いてワイヤボンディ
ングによって接続する代わりに、半導体チップとパッケ
ージに設置する絶縁シートの配線膜と接続をとるべく半
導体チップに設けた電極上に低融点の半田よりなるバン
プ金属を設ける。そしてバンプ金属膜と絶縁性シートに
設けた配線膜とを接触させた後、バンプを加熱熔融して
絶縁性シートに設けた配線膜とバンプとを接続した後、
この絶縁性シートをパッケージに固着してチップと外部
回路との配線接続を形成している。
ィングバンドを設け、このボンディングパノドとパンケ
ージに設けた配線膜とを金線等を用いてワイヤボンディ
ングによって接続する代わりに、半導体チップとパッケ
ージに設置する絶縁シートの配線膜と接続をとるべく半
導体チップに設けた電極上に低融点の半田よりなるバン
プ金属を設ける。そしてバンプ金属膜と絶縁性シートに
設けた配線膜とを接触させた後、バンプを加熱熔融して
絶縁性シートに設けた配線膜とバンプとを接続した後、
この絶縁性シートをパッケージに固着してチップと外部
回路との配線接続を形成している。
従来のこのような半導体装置について第３図の要部断面
図を用いて説明する。
図を用いて説明する。
第３図は従来の半導体装置のハンプ形成領域の近傍を示
す断面図で、図示するようにシリコン（Ｓｉ）よりなる
半導体チップｌには、第１層の〜よりなる配線膜２が形
成され、その上には保護膜として配線接続形成領域を窓
開きした燐珪酸ガラス（ＰＳＧ）膜３が形成され、この
配線接続形成領域に於いて第１層の配線膜２と接続する
第２層の配線膜４が形成され、この上にはバンプ形成領
域を窓開きした第２層のＰＳＧよりなる保護膜５が形成
されている。
す断面図で、図示するようにシリコン（Ｓｉ）よりなる
半導体チップｌには、第１層の〜よりなる配線膜２が形
成され、その上には保護膜として配線接続形成領域を窓
開きした燐珪酸ガラス（ＰＳＧ）膜３が形成され、この
配線接続形成領域に於いて第１層の配線膜２と接続する
第２層の配線膜４が形成され、この上にはバンプ形成領
域を窓開きした第２層のＰＳＧよりなる保護膜５が形成
されている。
更に第２層の配線１！ｔｉ４と接触するようにしてチタ
ン（Ｔｉ）よりなり、後の工程で形成されるバンプ金属
に、下の通の配線膜４からの〜原子が滲透拡散するのを
防ぐバリアとなるバリア金属膜６がスパッタ法等を用い
て所定のパターンに形成されている。更にその上には所
定のパターンの（Ｃｕ）の金属膜７、およびニッケル（
Ｎｉ）の金属膜８がスパッタ法により二層構造で形成さ
れている。更にその上には鉛（Ｐｂ）と錫（Ｓｎ）より
なる半田のバンプ金属１１１１９がメッキ法、およびホ
トリソグラフィ法等を用いて所定のパターンに形成され
ている。
ン（Ｔｉ）よりなり、後の工程で形成されるバンプ金属
に、下の通の配線膜４からの〜原子が滲透拡散するのを
防ぐバリアとなるバリア金属膜６がスパッタ法等を用い
て所定のパターンに形成されている。更にその上には所
定のパターンの（Ｃｕ）の金属膜７、およびニッケル（
Ｎｉ）の金属膜８がスパッタ法により二層構造で形成さ
れている。更にその上には鉛（Ｐｂ）と錫（Ｓｎ）より
なる半田のバンプ金属１１１１９がメッキ法、およびホ
トリソグラフィ法等を用いて所定のパターンに形成され
ている。
然し、従来のこのような半導体装置に於いては、バリア
金属膜６がＴｉの金属膜を用いて形成されており、この
Ｔｉの金属膜は、バンプ金属膜９を加熱溶融して、パッ
ケージに固着する絶縁性シートに設けた配線膜と接続を
取る工程に於いて、このバンプ金属膜９に下の〜の配線
膜から〜の原子が拡散滲透するを防ぐには充分でない。
金属膜６がＴｉの金属膜を用いて形成されており、この
Ｔｉの金属膜は、バンプ金属膜９を加熱溶融して、パッ
ケージに固着する絶縁性シートに設けた配線膜と接続を
取る工程に於いて、このバンプ金属膜９に下の〜の配線
膜から〜の原子が拡散滲透するを防ぐには充分でない。
そのため、バンプ金属膜９にバリアとなるべきＴｉ金屈
膜６を介して配線膜４からの〜原子が拡散１ξ遇するよ
うになり、バンブ金ｆｆ１１９か低温で加熱溶融されず
、バンプ金属膜９とｉ：・ｊ性シートの配線膜が充分接
続されない問題、、）、 Ｌ−生じていた。
膜６を介して配線膜４からの〜原子が拡散１ξ遇するよ
うになり、バンブ金ｆｆ１１９か低温で加熱溶融されず
、バンプ金属膜９とｉ：・ｊ性シートの配線膜が充分接
続されない問題、、）、 Ｌ−生じていた。
本発明は上記した問題点を解決し、バンプ金属膜を加熱
熔融する際、下の〜の配線膜中の〜原子がバンプ金属膜
内に拡散１Ｂ透するのを、確実に防止できる半導体装置
の提供を目的とする。
熔融する際、下の〜の配線膜中の〜原子がバンプ金属膜
内に拡散１Ｂ透するのを、確実に防止できる半導体装置
の提供を目的とする。
本発明の半導体装置は、へΩ配線膜４上に窒化チタン（
ＴｉＮ）膜１１がバリア金属膜として形成され、その上
にバリア金属膜と密着性の良い金属膜７，８を介してバ
ンプ金属膜９が形成され、このＴｉＮ膜１１が、バンプ
金属膜９が所定のパターンに形成される以前に予めエツ
チング形成されるようにする。
ＴｉＮ）膜１１がバリア金属膜として形成され、その上
にバリア金属膜と密着性の良い金属膜７，８を介してバ
ンプ金属膜９が形成され、このＴｉＮ膜１１が、バンプ
金属膜９が所定のパターンに形成される以前に予めエツ
チング形成されるようにする。
本発明の半導体装置は、従来の半導体装置に於いてバリ
ア金属膜として用いていたＴｉ膜の代わりにＴｉＮ膜１
１を用いることで、〜配線膜４の〜原子のバンプ金属膜
９へのｉξ透拡散を防止するのを確実にするとともに、
このＴｉＮ膜１１を形成後、バンプ金属膜９を所定のパ
ターンにエツチング形成する以前に先立って予めエツチ
ング形成することで、ＴｉＮ膜１１のエツチングの際に
バンプ金属膜９の表面が酸化されるのを防止するように
する。
ア金属膜として用いていたＴｉ膜の代わりにＴｉＮ膜１
１を用いることで、〜配線膜４の〜原子のバンプ金属膜
９へのｉξ透拡散を防止するのを確実にするとともに、
このＴｉＮ膜１１を形成後、バンプ金属膜９を所定のパ
ターンにエツチング形成する以前に先立って予めエツチ
ング形成することで、ＴｉＮ膜１１のエツチングの際に
バンプ金属膜９の表面が酸化されるのを防止するように
する。
以下、図面を用いて本発明の一実施例につき詳細に説明
する。
する。
第１図は本発明の半導体装置のバンプ形成領域の近傍の
状態を示す要部断面図で、Ｓｉよりなる半導体チップ１
には、第１層の触の配線膜２が所定のパターンにエンチ
ング形成され、その上には表面保護膜としてのＰＳＧ膜
３が配線接続領域を窓開きした状態で形成されている。
状態を示す要部断面図で、Ｓｉよりなる半導体チップ１
には、第１層の触の配線膜２が所定のパターンにエンチ
ング形成され、その上には表面保護膜としてのＰＳＧ膜
３が配線接続領域を窓開きした状態で形成されている。
更に第１Ｎの八Ωの配線膜２上の配線接続領域上には第
２層のＡＱ配線１１’Ｊ４が所定のパターンに積層形成
され、その上にはバンプ形成用金属膜９の接続領域を窓
開きしたＰＳＧ保護膜５が形成されている。
２層のＡＱ配線１１’Ｊ４が所定のパターンに積層形成
され、その上にはバンプ形成用金属膜９の接続領域を窓
開きしたＰＳＧ保護膜５が形成されている。
更に第２層のＡＱの配線膜４のバンプ金属膜接続領域に
はＴｉＮ膜よりなるバリア金属膜１１がスパッタ法を用
いて成膜された後、ホトリソグラフィ法を用いて硝酸（
ＨＮＯａ）を主体するエツチング液を用いて所定パター
ンにエツチング形成されている。更にバリア金属膜１１
上には、Ｃｕの金属ｌ１Ｎ７およびＮｉの金属膜８がス
パッタ法により形成される。
はＴｉＮ膜よりなるバリア金属膜１１がスパッタ法を用
いて成膜された後、ホトリソグラフィ法を用いて硝酸（
ＨＮＯａ）を主体するエツチング液を用いて所定パター
ンにエツチング形成されている。更にバリア金属膜１１
上には、Ｃｕの金属ｌ１Ｎ７およびＮｉの金属膜８がス
パッタ法により形成される。
このようにＣｕの金属膜７、およびＮｉの金属膜を二層
構造に積層形成するのは、Ｃｕの金属膜７でチップに流
れる電流容量を稼ぐ。またＮ１ＩＩ９ｉは、バリア金属
膜となるＴｉＮ膜１１に直接バンプ金属膜９を被覆させ
ようとすると、ＴｉＮ １ｕｌｌとｐｂとＳｎの合金よ
りなるバンプ金属膜９とが、なじみが悪いので容易に両
者間の金属膜が接触せず、両者の間で剥がれやすくなる
ので、それを防止するために形成する。また両者の金属
膜の間の熱膨張係数も異なるので、バンプの加熱溶融時
に剥がれ易くなるからである。
構造に積層形成するのは、Ｃｕの金属膜７でチップに流
れる電流容量を稼ぐ。またＮ１ＩＩ９ｉは、バリア金属
膜となるＴｉＮ膜１１に直接バンプ金属膜９を被覆させ
ようとすると、ＴｉＮ １ｕｌｌとｐｂとＳｎの合金よ
りなるバンプ金属膜９とが、なじみが悪いので容易に両
者間の金属膜が接触せず、両者の間で剥がれやすくなる
ので、それを防止するために形成する。また両者の金属
膜の間の熱膨張係数も異なるので、バンプの加熱溶融時
に剥がれ易くなるからである。
更に上記した二層構造の金属膜上にｐｂとＳｎの合金よ
りなるバンプ金属膜９がメッキ法、ホトリソグラフィ法
を用いて所定のパターンに形成されている。
りなるバンプ金属膜９がメッキ法、ホトリソグラフィ法
を用いて所定のパターンに形成されている。
このような本発明の半導体装置によれば、バンプ金属膜
９を加熱溶融する加熱時に於いて、〜配線膜４からの〜
原子のバンプ金属膜９への拡散滲透を充分防止すること
ができるので、バンプ金属膜９が低温で溶融でき、パッ
ケージに固着する絶縁性シートの配線膜と充分接続でき
るので、配線が外れたりするような事故がなくなり、高
信頼度の半導体装置が得られる。
９を加熱溶融する加熱時に於いて、〜配線膜４からの〜
原子のバンプ金属膜９への拡散滲透を充分防止すること
ができるので、バンプ金属膜９が低温で溶融でき、パッ
ケージに固着する絶縁性シートの配線膜と充分接続でき
るので、配線が外れたりするような事故がなくなり、高
信頼度の半導体装置が得られる。
このような本発明の半導体装置を形成する製造方法につ
いて第２図を用いて説明する。
いて第２図を用いて説明する。
Ｓｉよりなる半導体チップ１に蒸着、およびホトリソグ
ラフィ法を用いて所定のパターンの第１層の〜配線膜２
を形成する。次いでこの基板上にＰＳＧ膜３をＣＶＤ法
、およびホトリソグラフィ法を用いて所定のパターンに
形成する。
ラフィ法を用いて所定のパターンの第１層の〜配線膜２
を形成する。次いでこの基板上にＰＳＧ膜３をＣＶＤ法
、およびホトリソグラフィ法を用いて所定のパターンに
形成する。
更に第２層の〜配線膜４を所定のパターンに蒸着、およ
びホトリソグラフィを用いて形成する。
びホトリソグラフィを用いて形成する。
更にその上に第２層のＰＳＧ膜５をＣＶＤ法、およびホ
トリソグラフィ法を用いて所定のパターンに形成する。
トリソグラフィ法を用いて所定のパターンに形成する。
更にこの上にＴｉをターゲットとし、窒素ガスをスパッ
タ用ガスとして用いて、スパッタ法によりＴｉＮ ＦＪ
ＩＩを成膜後、この成膜したＴｉＮ膜１１をホトリソグ
ラフィ法を用いて硝酸を主体とするエツチング液を用い
て予め所定のパターンにエツチング形成する。
タ用ガスとして用いて、スパッタ法によりＴｉＮ ＦＪ
ＩＩを成膜後、この成膜したＴｉＮ膜１１をホトリソグ
ラフィ法を用いて硝酸を主体とするエツチング液を用い
て予め所定のパターンにエツチング形成する。
更に所定パターンに形成したＴｉＮ膜１膜上１上Ｃｕの
金属膜７、およびＮｉの金属膜８をスパッタ法により基
板上に全面に形成した後、ホトレジスト膜１２を形成し
、このホトレジスト膜１２を所定パターンに窓開き後、
その上にこのホトレジスト膜１２をマスクとしてメッキ
法によりｐｂとＳｎの合金の半田よりなるバンプ形成用
金属膜９を形成後、この金属膜を所定パターンにホトリ
ソグラフィ法を用いて硝酸を主体とするエツチング液を
用いてエツチングして所定パターンのバンプ金属膜９を
形成する。
金属膜７、およびＮｉの金属膜８をスパッタ法により基
板上に全面に形成した後、ホトレジスト膜１２を形成し
、このホトレジスト膜１２を所定パターンに窓開き後、
その上にこのホトレジスト膜１２をマスクとしてメッキ
法によりｐｂとＳｎの合金の半田よりなるバンプ形成用
金属膜９を形成後、この金属膜を所定パターンにホトリ
ソグラフィ法を用いて硝酸を主体とするエツチング液を
用いてエツチングして所定パターンのバンプ金属膜９を
形成する。
次いでこのホトレジスト膜１２をホトレジスト膜除去液
にてエツチングして第１図に示した構造の半導体装置を
形成する。
にてエツチングして第１図に示した構造の半導体装置を
形成する。
このようにすれば、従来の半導体装置では、前記したバ
ンプ金属膜を所定のパターンに形成してから、このパタ
ーン形成されたバンプ金属膜９をマスクとして用いて、
硝酸を主体とせるエッチンダ液を用いて下のＮｉの金属
膜８、およびＣｕの金属膜７をエツチングする際に生じ
るバンプ金属膜９が酸化するといった不都合も生じずに
、高信頼度の半導体装置が得られる。
ンプ金属膜を所定のパターンに形成してから、このパタ
ーン形成されたバンプ金属膜９をマスクとして用いて、
硝酸を主体とせるエッチンダ液を用いて下のＮｉの金属
膜８、およびＣｕの金属膜７をエツチングする際に生じ
るバンプ金属膜９が酸化するといった不都合も生じずに
、高信頼度の半導体装置が得られる。
尚、その他の実施例として第３図に示すようにＴｉＮの
バリヤ金属膜１１上に、この金属膜１１と密着性の良い
パラジウム（Ｐｄ）膜、或いはクロム（Ｃｒ）膜の良い
金属膜１３を蒸着、或いはスパッタ法で形成後、その上
にメッキ法を用いて金（Ａｕ）よりなるバンプ金属膜１
４を形成しても良い。
バリヤ金属膜１１上に、この金属膜１１と密着性の良い
パラジウム（Ｐｄ）膜、或いはクロム（Ｃｒ）膜の良い
金属膜１３を蒸着、或いはスパッタ法で形成後、その上
にメッキ法を用いて金（Ａｕ）よりなるバンプ金属膜１
４を形成しても良い。
以上述べたように、本発明の半導体装置によれば、へΩ
原子の拡散ｉ参遇するのを防止するＴｉＮ膜がバンプ金
属膜と〜配線膜との間に介在して形成されているので、
バンプ金属膜を加熱熔融する際に下部の成配線膜より〜
原子がバンプ金属膜に拡散滲透する現象が避けられ、バ
ンプ金属膜が低温で充分溶融するので、パッケージに形
成された配線膜とバンプ金属膜との接続が充分安定して
行われ、後で配線が断線するような事故が発生しない高
信頼度の半導体装置が得られる効果がある。
原子の拡散ｉ参遇するのを防止するＴｉＮ膜がバンプ金
属膜と〜配線膜との間に介在して形成されているので、
バンプ金属膜を加熱熔融する際に下部の成配線膜より〜
原子がバンプ金属膜に拡散滲透する現象が避けられ、バ
ンプ金属膜が低温で充分溶融するので、パッケージに形
成された配線膜とバンプ金属膜との接続が充分安定して
行われ、後で配線が断線するような事故が発生しない高
信頼度の半導体装置が得られる効果がある。
また本発明の装置よれば、バンプ金属膜の酸化も防がれ
、後の工程でこのバンプ金属膜を加熱処理して溶融して
球状とする工程が確実に行い得る効果がある。
、後の工程でこのバンプ金属膜を加熱処理して溶融して
球状とする工程が確実に行い得る効果がある。
また本発明の半導体装置はＭＯ３型半導体装置、或いは
バイポーラ型半導体装置の何れにも適用できる。
バイポーラ型半導体装置の何れにも適用できる。
第１図は本発明の半導体装置の要部を示す断面図、
第２図は本発明の半導体装置を形成する際の工程を説明
するための断面図、 第３図は本発明の半導体装置の他の実施例の要部を示す
断面図、 第４図は従来の半導体装置の断面図である。 図に於いて、 １は半導体チップ、２，４は〜配線膜、３，５はＰＳＧ
膜、７はＣｕ金属膜、８はＮｉ金属膜、９はバンプ金属
膜、１１はＴｉＮ金属膜、１２はホトレジスト膜、１３
はＰｄ、或いはＣｒの金属膜、１４は金のバンプ金属１
串９詳録句Ｔ艷甘酢面目 ｆｓ １ 図 第２図
するための断面図、 第３図は本発明の半導体装置の他の実施例の要部を示す
断面図、 第４図は従来の半導体装置の断面図である。 図に於いて、 １は半導体チップ、２，４は〜配線膜、３，５はＰＳＧ
膜、７はＣｕ金属膜、８はＮｉ金属膜、９はバンプ金属
膜、１１はＴｉＮ金属膜、１２はホトレジスト膜、１３
はＰｄ、或いはＣｒの金属膜、１４は金のバンプ金属１
串９詳録句Ｔ艷甘酢面目 ｆｓ １ 図 第２図
Claims (2)
- （１）半導体チップ（１）に形成された配線膜（４）上
に成膜された窒化チタン（ＴｉＮ）膜（１１）が所定の
パターンにエッチング形成され、該パターン形成された
ＴｉＮ膜（１１）上に、該ＴｉＮ膜（１１）と密着性の
良い金属膜（７、８、１３）が積層形成され、該積層さ
れた金属膜（７、８、１３）上にバンプ形成用金属膜（
９、１５）が所定のパターンに積層形成されてなること
を特徴とする半導体装置。 - （２）前記ＴｉＮ膜（１１）を成膜後、バンプ形成用金
属膜（９、１５）が所定パターンにエッチング形成され
る以前に予めエッチング形成されていることを特徴とす
る特許請求の範囲第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268728A JPH0821585B2 (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268728A JPH0821585B2 (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62128154A true JPS62128154A (ja) | 1987-06-10 |
| JPH0821585B2 JPH0821585B2 (ja) | 1996-03-04 |
Family
ID=17462520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60268728A Expired - Lifetime JPH0821585B2 (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821585B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046161A (en) * | 1988-02-23 | 1991-09-03 | Nec Corporation | Flip chip type semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119755A (ja) * | 1983-12-01 | 1985-06-27 | Nec Corp | 多層配線半導体集積回路装置 |
-
1985
- 1985-11-28 JP JP60268728A patent/JPH0821585B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119755A (ja) * | 1983-12-01 | 1985-06-27 | Nec Corp | 多層配線半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046161A (en) * | 1988-02-23 | 1991-09-03 | Nec Corporation | Flip chip type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821585B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742023A (en) | Method for producing a semiconductor device | |
| US7665652B2 (en) | Electronic devices including metallurgy structures for wire and solder bonding | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US5734200A (en) | Polycide bonding pad structure | |
| US5698465A (en) | Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| EP0398485B1 (en) | A method of making a Flip Chip Solder bond structure for devices with gold based metallisation | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JPH0145976B2 (ja) | ||
| CA2095058A1 (en) | Semiconductor device with bumps | |
| JPH0621062A (ja) | メタライゼーション複合体および半導体デバイス | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JPH07297540A (ja) | バンプｉｃパッケージ用薄膜回路金属システム | |
| JP3015436B2 (ja) | 半導体装置およびその接続方法 | |
| JPS62128154A (ja) | 半導体装置の製造方法 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPS6322464B2 (ja) | ||
| JP3526420B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002190490A (ja) | バンプを有する電子部品 | |
| JP2000228486A (ja) | 半導体チップおよびチップ・オン・チップ構造の半導体装置 | |
| JPH07263555A (ja) | 半導体装置の製造方法 |