JPS62127897A

JPS62127897A - Ａｄｐｃｍ多チヤネル合成装置

Info

Publication number: JPS62127897A
Application number: JP60269067A
Authority: JP
Inventors: 竹内　正男
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-11-29
Filing date: 1985-11-29
Publication date: 1987-06-10
Also published as: JPH0582960B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明はＡＤ　ＰＣＭ再生器における多チヤネル合成
装置に関する。

（従来の技術）人の発声する音声、楽器の音、その他種々の音を合成す
る技術が開発され実用化さｉている。

第２図は、従来提案されたＡＤＰＣＭ多チャネル合成装
置の一例を示すブロック図である。

この発明の理解を容易にするため、この従来装置につき
説明する。

第２図において、５ｏ、５１．５２．５３は送られてく
るＡＤ　ＰＣＭ符号の入力端子で、５０は極性ビット、
５１はＡＤＰＣＭ符号の振幅ビットのうちで最上位桁ビ
ットの、５２は２番目の、５３は最下位桁ビットの入力
端子である。５４はレジスタ５８のシリアル人力である
。５５．５６．５７．５８はＡＤＰＣＭ符号を格納して
おくための１ビツトのレジスタである。レジスタ５６〜
５８はシフト機能を有する。５９はリートオンリーメモ
リ（以下ＲＯＭという）て、レジスタ５６の出力をアド
レスの最上位、レジスタ５７の出力を２番目のアドレス
、レジスタ５８の出力を３番目のアドレス（アドレスの
最下位）とし、ポインタ移動量り。を出力する。６０は
出力ＩＯビットのポインタてＲＯＭ５９の出力Ｄｎによ
って、出力Ｐ。を変化させる。６１はポインタリミッタ
で、ポインタ６０の出力Ｐ。を特定の範囲に限定してＱ
。を出力する。６２はＲＯＭで、ポインタリミッタ６１
の出力Ｑ。をアドレスとして、１６ビツトのデータＸを
出力する。このＸは量子化ステップサイズに対応した量
であり、この例では振幅ビットの最上位桁ビットの復調
量に対応した基準値である。６３は１６ビツトのシフト
レジスタで、ＲＯＭ６２の出力を格納し、かつ、シフト
ダウンする機能を有する。６４は１６個のＥ、−ＯＲゲ
ートによって構成され、それぞれのＥ、−０−Ｒゲート
の一人力は、共通にレジスタ５５の出力と接続している
。

従って、レジスタ５５の出力が１の場合、Ｅ、−ＯＲゲ
ート６４はシフトレジスタ６３の出力ビットを反転させ
、加算器６５に出力する。シフトレジスタ５５の出力か
Ｏの場合には、ＥＸ−ＯＲゲート６４はシフトレジスタ
６３の出力ビットをそのまま加算器６５に出力する。６
５は１６ビツトの加算器で、ＥＸ−ＯＲゲート６４の出
力とレジスタ６６との出力とを加算する。レジスタ５６
の出力が１のときのみ、レジスタ６６に結果を格納する
。６６は１６ビツトのレジスダである。６７は１６ビツ
トのレジスタである。６８はレジスタ６７の出力端子で
ある。７０はレジスタ６６に初期ロード値をセットする
ための初期値入力端子、７１はポインタ６０にポインタ
初期値をセットするためのポインタ初期値入力端子であ
る。

次に動作を説明する。各レジスタに格納されたデータの
うち、初期ロード値は端子７０から人力されてレジスタ
６６にセットされる。また、ポインタ初期値（６ビツト
）は端子°７１から入力されてポインタ６０にセットさ
れる。ポインタ６０ではポインタ初期値に対して上位４
ビツトを付加する符号拡張を行い出力１０ビツトにする
。

次に、メモリから読み出されるＡＤＰＣＭ符号は入力端
子５０．５１．５２．５３に入力される。入力端子５０
．５１．５２．５３からの４ビツトのＡＤ　ＰＣＭ符号
はそれぞれレジスタ５５、レジスタ５６、レジスタ５７
、レジスタ５８に格納される。芥レジスタのパターンと
り。の関係を第１表に示す。これらのデータが格納され
ると同時に、ＲＯＭ６２の出力Ｘはシフトレジスタ６３
に格納される。レジスタ５５、レジスタ５６、レジスタ
５７、レジスタ５８の出力ビツトパターンにより、第１
表で示される演算を加算器６５で行なう。ただし、第１
表において＊は演算面のレジスタ６６の値を示す。また
〔・〕はその中の数を越えない最大の整数（一般にガウ
ス記号と呼ばれている）を表わす。

次に、 △ｎ＋１＝△ｎ’Ｍｎ　　・・・・・・・・・　（１）
の演算を乗算を行なうことなく実行する原理を説明する
。（１）式においてＭ。、△０をそれぞれ次のように変
形する。

Ｍｎ＝ＡＯＮ　・・・・・・・・・・・・　（２）△０
　：へ、、。　・ＡＰｏ　　・　・　・　・　・　・　
・　・　（３）たたし、Ａ、Δｍａｎは正の定数、Ｄｏ
、Ｐ、は整数とする。すると（１）式により △ｎｉ１　”Δｗｉｎ　”　Ａｐｎ”ｎ　・・・・・・
　（４）と表わされ、Ｐ、、Ｄ、は整数であるから、Ｐ
ｏ、、＝Ｐ、＋Ｄｏ−−−−・・・−−（５）も整数で
あり、（４）式は、 △ｏ＋１＝△。、。”ＡＰｏ＋Ｉ　　”　”　’　”　
”　”　　（６）となり、△ｎｉ＋も△。と同じ形の式
で表現できる。

また、量子化ステップサイズ　△。＋ｌの最大値△ｗａ
ｘと最小値　△ａｋｉｎとについても同じ形で表現され
る。

Δｗｉｎ　　＝Δｗｉｎ−Ａ０−・−・−−・−（７）
へ、、、ａＸ＝Δｗｉｎ　　”　ＡＰｍａ＋ｃ　　・　
・−−−−（８）（６）式、（７）式、（８）式よりｐ
　、、、は０−　Ｐ　ｍ　ａ　Ｘの範囲であれば（６）
式のΔ。１は△、。〜Δ□。

範囲の値に限定される。したがって、ｏ−Ｐ□８の範囲
の整数について、△。ｉｎ　・ＡＰｏの値をあらかじめ
計算しておき、メモリに格納し、Ｐｎをポインタ出力（
記憶素子のアドレス）として用いれば、（５）式の演算
だけで、（１）式の乗算を行なうことなく、量子化ステ
ップサイズΔ。や、を決定できる。（５）式におけるり
。は量子化ステップサイズ移動係数Ｍｎと同様に音声の
圧縮符号り。と対応した値で、ここではポインタ移動量
と称し、その値を第２表に示す。

ＲＯＭ５９によって第２表に示されるＡＤＰＣＭ符号Ｌ
ｎからポインタ移動量り。への変換が行なわれポインタ
６０において（５）式の演算を実行している。

またポインタリミッタ６１によって、ポインタ６０の出
力は０〜Ｐ　１６５Ｘの範囲に制限される。ポインタリ
ミッタ６１の出力Ｑ。は、ＲＯＭ６２のアドレス入力と
なる。ＲＯＭ６２では、ポインタリミッタ出力Ｑ。をア
ドレスとして、量子化ステップサイズ△、。Ａ０〜△。

ｉｎ　ＡＰｍａｘまでの値が格納されている。しかし、
演算の処理上、実際には上記（ＡＤＰＣＭ符号における
最上位振幅ビットの復調器）の４倍の値が格納されてい
る。その内容を第３表に示す。

次に、ＲＯＭ６２の出力はシフトレジスタ６３に格納さ
れる。レジスタ５５、レジスタ５６、レジスタ５７、レ
ジスタ５８の出力ビツトパターンにより、第１表で示さ
れる演算を加算器６５で行う。

この演算結果はレジスタ６６に格納された後、レジスタ
６７を介して出力される。

このようにして、ＡＤＰＣＭ符号データ１個に対しての
処理が終了すると、メモリ（図示せず）から次のＡＤＰ
ＣＭ符号が入力され、レジスタ５５．５６．５７．５８
に格納され、重連の如き処理をくり返す。

第３図は、第２図に示される従来のＡＤＰＣＭ再生装置
を基本の構成として、複数（Ｎ）の異なるチャネルの独
立したＡＤＰＣＭ符号化したデータを入力にもち且つ、
この複数のデータを伸長時にそれぞれ任意の減衰率で減
衰させた後、加算することにより、合成しＰＣＭ伸長符
号データを出力させるようにした従来の多チヤネル合成
装置を示す。

第３図において第２図と同一の機能を有する構成成分に
は同一符号を付して示す。６６（１）、６６（２）　、
　６８（３）　　・・・・・、６６（Ｎ）は第２図のレ
ジスタ６６と同じ機能をもったレジスタである。

７２はデジタルの減衰器である。７５はこの減衰器の減
衰率を指示する入力端子である。７３はこの減衰器７２
の出力とレジスタ７４の出力とを加算する加算器であり
、加算結果をレジスタ７４に出力する。レジスタ６７は
レジスタ７４の出力に接続されたレジスタである。６８
はレジスタ６７の出力端子である。

次に第３図の動作を説明する。

端子５０．５１．５２．５３よりＡＤＰＣＭ符号化され
、且つ独立した内容を持った互いに独立した複数組（Ｎ
）のチャネルのデータが所定時間（Ｔ）内に、１組ずつ
順にＮ紙分人力される。この所定時間ＴをＮ等分する時
間をｔｎとした場合、複数組Ｎのうちの１組（ある１つ
のチャネルに対応する）で一番目のデータは、第２図で
説明した動作により、時間ｔ。内に例えばレジスタ６６
（１）を使い、伸長く再生）されたデータとして格納さ
れる。次に、この伸長された一番目のデータは、減衰器
７２に人力される。この減衰器７ｚでは、端子７５より
人力される減衰率指示信号により、伸長された一番目の
データを所定のデータに減衰して出力する。次に、この
減衰した一番目のデータは加算器７３に入力され、レジ
スタ７４の出力（Ｔ毎にリセットされ初期値は０）と加
算し、更新されたデータとしてレジスタ７４に格納され
る。以下、同様の動作をチャネル数すなわちＮ回くり返
し、レジスタ７４には複数組Ｎの人力データがそれぞれ
所定の減衰を受けた伸長データの総加算されたデータと
じて格納される。

その後、この総加算されたデータは、レジスタ゛６７に
格納され端ｆ６８を通して、合成されたＰＣＭ伸長符号
データとして、出力される。以下、順にＴ期間毎に同様
な動作を行い、端子６８からはＮ組の独立したデータが
それぞれ所定のｇ哀を受けて合成された一つのＰＣＭ伸
長符号データとして出力される。ここで減衰率は最大１
であり、チャネル数が１のときには減衰器７２を素通り
して通過し、チャネル数Ｎのときには、各チャネル毎の
伸長データはｌ／Ｎに減衰するようになしている。

ところで、この第３図に示す構成において、ＡＤＰＣＭ
圧縮符号データの各ビットが入力する入力端子５０〜５
３＆びレジスタ５５〜５８は人力部８０を構成している
。また、ＲＯＭ５９からポインタ６０（］）〜６０（Ｎ
）　、ポインタリミッタ６１、ＲＯＭ６２、シフトレジ
スタ６３、Ｅｘ−ＯＲゲート６４、加算器６５、レジス
タ６６（＋）〜６６（Ｎ）は伸長部８１を構成しており
、特にＥｘ−ＯＲゲート６４、加算器６５及びレジスタ
６６（１）〜６６（Ｎ）は圧縮符号データの伸長値を各
チャネル毎に算出しかつ谷チャネル毎に算出された伸長
値を合成して合成されたＰＣＭ伸長符号データを出力す
る演算部８２を構成している。

（発明が解決しようとする問題点）しかしながら、第３図に示すような多チヤネル合成装置
では、伸長部特にその演算部に各チャネル毎の伸長デー
タを格納するためのチャネル数に応じた個数のレジスタ
６６　（１）〜６６（Ｎ）が必要となり、これがため、
装置の構成が複雑かつ高価となるという問題点があった
。

さらに、減衰器をＰＣＭ伸長段の後段に設けているため
、ＰＣＭ伸長処理と減衰演算とを時間順次に行うことと
なり、従って多チヤネル合成のための時間が長びくとい
フた問題点があった。

この発明の目的は、以上述べた欠点を除去し、伸長デー
タを格納するレジスタをチャネル数に依存せず常に一つ
とし、減衰器をＰＣＭ伸長処理中に同時に作用するよう
に設定したため、少ない回路規模で短い時間内に所定の
演算が行える優れた多チヤネル合成装置を提供すること
にある。

（問題を解決するための手段）この発明は、ＡＤＰＣＭ多チャネル合成装置において、
人力するＡＤＰＣＭ圧縮符号データに所定のｇ衰率を乗
する回路を設けたものである。

従って、この発明の多チヤネル合成装置においては、圧
縮符号データを桁上げする桁上げ部と、この圧縮符号デ
ータの減衰率を決める減衰率決定部と、桁上げされた圧
縮データと減衰率とを乗算する乗算部と、演算部に設け
られ伸長値をこの乗算結果により減衰しかつ合成された
ＰＣＭ符号データを出力するレジスタとを具えることを
特徴とする。

（作用）このように、この発明の構成によれば、入力する圧縮符
号データに対応する減衰率の決定を伸長処理とは別個に
並列的に出来るので、チャネル合成の時間を短縮できる
。

さらに、この発明の構成によれば、演算部のレジスタを
各チャネル共通の一個のレジスタとじて構成するのて、
装置の構成が簡単かつ安価となる。

（実施例）以下、図面を参照してこの発明の実施例につき説明する
。

第１図は、この発明の第一の実施例を示す回路図であっ
て、１２０は人力したＡＤＰＣＭ符号デー符号データフ
トの桁旧げを行う桁Ｅげ部で、＋４１．１４２　、１４
３　、１４４は桁上げ部１２０を構成する各１ビツトの
レジスタである。１２＋は減衰率決定部で、例えば３ビ
ツトで減衰率αを指定する入力端子＋３０．１３１　、
１：Ｊ２　、論理ゲート１３３及びシフトレジスタ＋３
４で構成している。さらに＋２２は圧縮データＬ。とＭ
哀率αとの乗算を行う乗算部で、加算器１３５、レジス
タ１３６及びシフトレジスタ＋３７で構成している。構
成成分１５０〜１７］は、第２図に示した構成成分５０
・−７１と全く同一の機能であるので説明は省略し名称
のみ述べる。

＋５０　、１５１　、１５２　、１５３はＡＤＰＣＭ圧
縮符号圧縮符号データ力端子、１５４はシリアル入力端
子、１５５　、１５６　、１５７　、　］５８はレジス
タ１４１〜１４４と連動する各１ビツトのレジスタ、＋
５９はリードオンリーメモリ（以下ＲＯＭという）、１
６０　（１）　〜１６０　（Ｎ）はポインタでＲＯＭ１
５９の出力り、によって出力Ｐ。を変化させる。

１６１はポインタリミッタ、１６２はＲＯＭ、　１６１
はシフトレジスタ、１６４はＥｘ−ＯＲゲート、１６５
は加算器、１６６はレジスタ、１６７はレジスタ、１６
８はレジスタ１６７の出力端子である。

以下、第１図の実施例の動作について説明する。入力部
１８０の入力端子１５０　、１５１　、１５２．１５３
から入力される第一組（第一チャネル）の４ビツトのＡ
ＤＰＣＭ圧縮符号データＬｎはその極性ビット、最上位
、第二番目及び最下位ビットがそれぞれレジスタ１５５
　、１５６　、１５７．１５８に格納される。同時に減
衰率決定部１２０のレジスタ１４１　、１４２　、１４
３．１４４には固定のディジタル値“Ｉ″、“０”、“
０”、“Ｏｎがそれぞれ格納され、圧縮符号データＬ。

のビットの桁上げが行われる。４ビツトの圧縮データＬ
。は伸長部＋８１に供給され、先ずそのＲＯＭ　１５９
に加えられ、第３図につき説明したように、動作が行わ
れ、出力り。によってポインタ＋６０（１）から出力Ｐ
ｏを生じ、この出力Ｐ。によってポインタリミッタ＋６
１から出力Ｑ。を生じ、この出力ＱｎがＲＯＭ１６２ｉ
、：入力する。ソシテ、ＲＯＭ１６２（７）最上位桁ビ
ットの伸長の基準値である出力Ｘはシフトレジスタ１６
３に格納される。

この第一組のＡＤＰＣＭ圧縮符号圧縮符号データ力と共
に、減衰率決定部１２１の入力端子１３０゜１３１　、
１３２からこの圧縮符号データＬｎに対応した第一の減
衰率指定信号がシフトレジスタに直接格納されると共に
、これら指定信号の−・部がゲート１３３を介してシフ
トレジスタ１３４に格納される。このシフトレジスタ１
３４からの減衰率αの出力と、レジスタ１５６　、１５
７　、１５８．１４１　、１４２．１４３．１４４から
の出力すなわち下位に４ビツトデータ拡張（桁上げ）さ
れた圧縮符号データＬｏとが乗算部＋２２に供給され、
この乗算部＋２２における加算ｉ＋３５とレジスタ１３
６とによって、第４表による圧縮符号データＬ。と減衰
率αとの乗算を行う。その後、乗算結果Ｌｎ・αはシフ
トレジスタ１３７に格納される。

シフトレジスタ１６３に格納された出力Ｘと、シフトレ
ジスタ１３７の出力ＩＬｎ・α１は、伸長部＋８１の演
算部１８２に送られ、この演算部１８２従ってＥｘ−Ｏ
Ｒ１６１１と、加算器１６５と、レジスタ】５５とによ
り、第５表にある「Ｌｎに対応する演算」を行い、第一
のデータは所定の減衰による伸長（再生）を完了し、レ
ジスタ１６６に格納される。この一連の処理に並行して
、圧縮符号データＬｎはＲＯＭ　＋５９により第２表に
従った変換を行い出力Ｄｎとなり、ポインタ１６０　（
１）を更新する。

次に入力端子１５０．１５１　、１５２　、１５３及び
１３０　、１３１　、１３２から第一のデータＬ０と無
関係な次のチャネルのＡＤＰＣＭ圧縮符号データＬｎが
入力される。ＲＯＭ　＋６２の出力Ｘがポインタ１６０
（２）の出力Ｐｎに依存していることと、ＲＯＭ　１５
９を通じて第２のデータＬｎが変換されたＤｎが該ポイ
ンタ１６０　（２）を更新すること以外、第−のデータ
の処理と全く同一の処理が行われ、レジスタ１６６には
第一のデータの伸長値（再生値）と第二のデータの伸長
値（再生値）が、それぞれ所定の減衰を受けて加算され
た結果が格納されている。

このようにａｈ組ＮのチャネルのＡＤＰＣＭ圧縮符号デ
ータＬｎの人力データが同様な処理により演算された後
、レジスタ１６６の出力はレジスタ１６７に格納され、
出力端子よりＮチャネルの合成されたＰＣＭ伸長符号デ
ータとして出力される。

このＮチャネルの演算は所定時間Ｔ内で完了し、次の所
定時間Ｔでは再び、次の第一のデータの処理から行われ
るものである。

上述した実施例では減衰率αを８段階に設定したが、例
えば１６段階にする場合、レジスタ１４１〜１４４にも
う１つ類似レジスタを追加し、＋３４のシフトレジスタ
をもう１ビツト追加するだけで達成できる。

第４図は第二の実施例を示す回路図であって、第１図に
示したレジスタ１５５〜１５８　、１４１〜１４４と、
論理ゲート１３３　と、シフトレジスタ＋３４　と、加
算器１３５と、レジスタ＋３６とをＲＯＭ　１：３Ｂで
構成した例である。この実施例では入力端７−１５１．
１５２　、１５３　、１３０　、１３１　、１３２を直
接、このＲＯＭの人力とし、これら入力端子よりの人力
データＬ。と減衰率αとの積を第５表に従って出力する
ものである。このようにＲＯＭ　１３８は第１図におけ
るレジスタ１４１　、１４２　、１４：ｌ　、＋４４と
、加算器１３５と、レジスタ＋３６と、ゲート１３３と
、シフトレジスタ＋３４の総合した動作を代用するもの
である。第４図中に示すＲＯＭ１３８以外の構成成分は
全て第１図の動作と全く同じ動作をするので、ここでは
その説明を省略する。

（発明の効果）以上詳細に説明したように、この発明によればＡＤＰＣ
Ｍ圧縮符号圧縮符号データ表率αとの積を予、めとって
おき、伸長処理と同時に減衰を実行するようにしたため
、伸長後に減衰演算をする手間が省け、時間の節約が図
わる。

さらに、この発明では、第３図に示した従来装置で各チ
ャネルの伸長データを格納していたレジスタが、チャネ
ル数によらず１個ですむため、回路の節約が図れる効果
がある。

また、チャネル数によらず、入力部のレジスタは四段で
済み、また桁上げ部のレジスタも四段で済み、しかも、
チャネル数の増減に応じてポインタの段数を設定すれば
伸長処理が出来るので、構成が簡単となる。

従って、この発明は高速サンプリング周波数で、複数の
ＡＤＰＣＭ音源の同時伸長を期待する電子楽器装置に適
用して好適であると共に、装置をＬＳＩ化して安価な音
声合成装置を提供することも可能である。

第１表

【図面の簡単な説明】

第１図及び第４図はこの発明の多チヤネル合成装置の実
施例をそれぞれ示すブロック図、第２図及び第３図は従
来の多チヤネル合成装置を示すブロック図である。１２０・・・桁上げ部、　　　　＋２１・・・減衰率決
定部１２２・・・乗算部１３０〜１３２　、１５０〜１５３．１７０・・・入力
端子１３６　、１４１　Ｎ１４４　、１５５　、１６６
　、１６７・・・レジスタ１３３−・・論理ゲート１３４　、１３７　、１６３・・・シフトレジスタ１３
５　、１６５・・・加算器、　１５４・・・シリアル入
力端子１５９　、　１６２　・・・リードオンリーメモ
リ　（ＲＯＭ）１６０（１）〜１６０（Ｎ）−・・ポイ
ンタ１６１−・・ポインタリミッタ１６４−Ｅｘ−ＯＲゲート１６８・・・出力端子、　　　　１８０・・・入力部＋
８１−・・伸長部、　　　　　１８２−・・演算部。く口１０Σ貼翠π学憾−帆手続補正書昭和６１年１１月１４日

Claims

【特許請求の範囲】

（１）所定のビット数から成るＡＤＰＣＭ圧縮符号デー
タがチャネル毎に供給される入力部と、該チャネル数に
対応して設けられ該圧縮符号データを第１のアドレスに
もち対応するポインター移動量を出力する第１のリード
オンリーメモリと、該ポインター移動量に対応した第２
のアドレスを生ずるポインタと、前記第２のアドレスに
対応して読み出された基準値を生ずる第２のリードオン
リーメモリ及び該基準値を用いて前記チャネル毎の圧縮
符号データの伸長値を演算し得られたチャネル毎の伸長
値から合成されたＰＣＭ伸長符号データを出力する演算部を含む伸長部とを具えるＡＤＰＣＭ多チャネル合成装置においさらに、
前記圧縮符号データを桁上げする桁上げ部と、該圧縮符号データの減衰率を決める減衰率決定部と、前記桁上げされた圧縮符号データと該減衰率とを乗算す
る乗算部と、前記演算部に設けられ、前記伸長値を前記乗算結果によ
り減衰しかつ合成されたＰＣＭ符号データを出力するレ
ジスタとを具えることを特徴とするＡＤＰＣＭ多チャネル合成装
置。
（２）前記桁上げ部、減衰率決定部及び乗算部をリード
オンリーメモリで構成したことを特徴とする特許請求の
範囲第１項記載のＡＤＰＣＭ多チャネル合成装置。