JPS62126705A - 電圧−電流変換回路 - Google Patents
電圧−電流変換回路Info
- Publication number
- JPS62126705A JPS62126705A JP60268421A JP26842185A JPS62126705A JP S62126705 A JPS62126705 A JP S62126705A JP 60268421 A JP60268421 A JP 60268421A JP 26842185 A JP26842185 A JP 26842185A JP S62126705 A JPS62126705 A JP S62126705A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- current conversion
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電圧−電流変換回路に関し、特に、交流電圧
信号を交流電流信号に変換する電圧−電流変換回路に関
するものである。
信号を交流電流信号に変換する電圧−電流変換回路に関
するものである。
第3図は、従来の電圧−電流変換回路を示す回路図であ
る。図において、PNP)ランジスタ1のエミッタは定
電流回路3に接続さnると同時に、容量値Cの交流信号
結合用コンデンサ5と抵抗値Rの電流変換用抵抗6とを
介して交流入力電圧源7にも接続される。さらにNPN
)ランジスタ2のエミッタは、PNP)ランジスタ1の
ベースと定電流回路4とに接続され、NPN)ランジス
タ2のコレクタは電源(+Vec)に接続さnる。さら
K、NPN)ランジスタ2のベースは接地されるO 次に、第4図を参照してこの電圧−電流変換回路の動作
について説明する。第3図において、PNP)ランラス
タ10ペースはNPN)ランジスタ2のエミッタ電位に
よってバイアスされておシ、さらにNPN)ランジスタ
2のベースは接地されている。ここで、NPN)ランジ
スタフ0ベース・エミッタ間電圧をVB鳶2とすると、
NPN )ランジスタ2のベース電位がOvであるため
、NPNトランジスタ2のエミッタ電位はOvよりVa
x2だけ低くなシ、このVBI2のバイアス電圧がPN
P)ランジスタ1のペースに印加さnる。したがって、
PNP)ランジスタ1のエミッタ電位は上述のバイアス
電圧−Va鳶2よシもPNP )う/ラスタ1のペース
・エミッタ間電圧、すなわちvB吋だけ高くなシ、ここ
でVBmz=Vgzエトt−ると、PNPトランジスタ
1のエミッタ電位すなわち第3図のA点における電位は
Ovとなる。次に、交流電圧信号Viを発生する父流入
力電圧源7から、電流変換用の抵抗6およびコンデンサ
5を介して1=Vi/Rなる電流信号がA点に注入され
る。ここで、PNP)ランジスタ1のエミッタは定電流
回路3からの電流工によって定電流バイアスされており
、PNP)ランジスタ1のコレクタからは上述の電流信
号lにバイアス電流工を加えた電流I+1が出力される
。このバイアス電流工はPNP )ランジスタ1をA級
で動作させるために必要なバイアス電流であって、PN
P)ランジスタ1の出力電流信号の振幅の最大値を決定
するものである。
る。図において、PNP)ランジスタ1のエミッタは定
電流回路3に接続さnると同時に、容量値Cの交流信号
結合用コンデンサ5と抵抗値Rの電流変換用抵抗6とを
介して交流入力電圧源7にも接続される。さらにNPN
)ランジスタ2のエミッタは、PNP)ランジスタ1の
ベースと定電流回路4とに接続され、NPN)ランジス
タ2のコレクタは電源(+Vec)に接続さnる。さら
K、NPN)ランジスタ2のベースは接地されるO 次に、第4図を参照してこの電圧−電流変換回路の動作
について説明する。第3図において、PNP)ランラス
タ10ペースはNPN)ランジスタ2のエミッタ電位に
よってバイアスされておシ、さらにNPN)ランジスタ
2のベースは接地されている。ここで、NPN)ランジ
スタフ0ベース・エミッタ間電圧をVB鳶2とすると、
NPN )ランジスタ2のベース電位がOvであるため
、NPNトランジスタ2のエミッタ電位はOvよりVa
x2だけ低くなシ、このVBI2のバイアス電圧がPN
P)ランジスタ1のペースに印加さnる。したがって、
PNP)ランジスタ1のエミッタ電位は上述のバイアス
電圧−Va鳶2よシもPNP )う/ラスタ1のペース
・エミッタ間電圧、すなわちvB吋だけ高くなシ、ここ
でVBmz=Vgzエトt−ると、PNPトランジスタ
1のエミッタ電位すなわち第3図のA点における電位は
Ovとなる。次に、交流電圧信号Viを発生する父流入
力電圧源7から、電流変換用の抵抗6およびコンデンサ
5を介して1=Vi/Rなる電流信号がA点に注入され
る。ここで、PNP)ランジスタ1のエミッタは定電流
回路3からの電流工によって定電流バイアスされており
、PNP)ランジスタ1のコレクタからは上述の電流信
号lにバイアス電流工を加えた電流I+1が出力される
。このバイアス電流工はPNP )ランジスタ1をA級
で動作させるために必要なバイアス電流であって、PN
P)ランジスタ1の出力電流信号の振幅の最大値を決定
するものである。
次に、第4図の曲線aは、PNP)う/ラスタ1の特性
、すなわちコレクタ電流Icとペース・エミッタ間電圧
VBIとの関係を示した曲線である。
、すなわちコレクタ電流Icとペース・エミッタ間電圧
VBIとの関係を示した曲線である。
PNP )ランジスタ1のペースがNPN)ランジスタ
2のエミッタ電位−VBIC2によって固定バイアスさ
れているため、A点の電位すなわちPNPトランジスタ
1のエミッタ電位は入力電流信号工+1によって変動す
る。すなわち、PNP)ランジスタ1のペース・エミッ
タ間電圧vaglは、第4図の曲線すに示すごとく変動
し、これに対してPNP )ランジスタ1のコレクタか
らは第4図の曲線Cに示すような波形の電流信号が出力
さ九る。
2のエミッタ電位−VBIC2によって固定バイアスさ
れているため、A点の電位すなわちPNPトランジスタ
1のエミッタ電位は入力電流信号工+1によって変動す
る。すなわち、PNP)ランジスタ1のペース・エミッ
タ間電圧vaglは、第4図の曲線すに示すごとく変動
し、これに対してPNP )ランジスタ1のコレクタか
らは第4図の曲線Cに示すような波形の電流信号が出力
さ九る。
従来の電圧−電流変換回路では、電圧−電流変換用トラ
ンジスタのコレクタ電流とペース・エミッタ間電圧との
関係が第4図の曲線aに示したようにトランジスタ特有
の非線形であるため、ペース・エミッタ間電圧の変動に
対応する電流出力の波形の上下振幅が第4図の曲線Cに
示したように非対称となシ、電圧信号を電流信号に変換
するときの歪率が劣化するという問題点があった。
ンジスタのコレクタ電流とペース・エミッタ間電圧との
関係が第4図の曲線aに示したようにトランジスタ特有
の非線形であるため、ペース・エミッタ間電圧の変動に
対応する電流出力の波形の上下振幅が第4図の曲線Cに
示したように非対称となシ、電圧信号を電流信号に変換
するときの歪率が劣化するという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、電圧−電流変換時の歪率の改善を図った電圧
−電流変換回路を得ることを目的とする。
たもので、電圧−電流変換時の歪率の改善を図った電圧
−電流変換回路を得ることを目的とする。
この発明にかかる電圧−電流変換回路は、電流変換用ト
ランジスタとして従来のパイボー2形トランジスタにか
わって電界効果形トランジスタを用いたものである。
ランジスタとして従来のパイボー2形トランジスタにか
わって電界効果形トランジスタを用いたものである。
この発明においては電界効果形トランジスタの入力電圧
、すなわちゲート・ドレイン間電圧とドレイン電流の直
線性がバイポーラ形トランジスタよシも良いため、電流
−電圧変換回路として歪率特性が改善される。
、すなわちゲート・ドレイン間電圧とドレイン電流の直
線性がバイポーラ形トランジスタよシも良いため、電流
−電圧変換回路として歪率特性が改善される。
第1図は、この発明の一実施例を示す回路図である。本
実施例の構成は、本発明のために用意されたPチャンネ
ル(以下Pch)電界効果形トランジスタ8を除いては
すべて第3図に示した従来の電圧−電流変換回路の構成
と同じである。すなわち、Pcht界効果トランジスタ
のゲート電極GはNPN)ランジスタのエミッタに接続
され、ソース電極Sには定電流回路3からのバイアス電
流と電流変換回路からA点に入力する電流が作用しドレ
イン電極りは電圧−電流変換回路の出力を送出する。
実施例の構成は、本発明のために用意されたPチャンネ
ル(以下Pch)電界効果形トランジスタ8を除いては
すべて第3図に示した従来の電圧−電流変換回路の構成
と同じである。すなわち、Pcht界効果トランジスタ
のゲート電極GはNPN)ランジスタのエミッタに接続
され、ソース電極Sには定電流回路3からのバイアス電
流と電流変換回路からA点に入力する電流が作用しドレ
イン電極りは電圧−電流変換回路の出力を送出する。
第2図は上記構成の動作を説明するための図で、Pch
電界効果トランジスタのゲート・ソース間電圧VG、と
ドレイン電流IDとの関係を表わす特性曲線dに電圧−
電流変換によ多入力された信号電流lがバイアス電流工
に重ねられてI+1になる様子を示したものである。電
圧−電流変換用トランジスタに電界効果トランジスタを
使用しているために、従来のバイポーラ形トランジスタ
よシ直線性が良く、波形eのようなVG、の変化につれ
て出力される信号波形も、波形fのように上下対称とな
る。なお、A点の直流電位を従来回路のようにOVKす
るためにPチャンネル電界効果形トランジスタ8のバイ
アス状態におけるvG8とNPN)ランジスタ2のVB
EZを同じ値に合わせることが望ましい。
電界効果トランジスタのゲート・ソース間電圧VG、と
ドレイン電流IDとの関係を表わす特性曲線dに電圧−
電流変換によ多入力された信号電流lがバイアス電流工
に重ねられてI+1になる様子を示したものである。電
圧−電流変換用トランジスタに電界効果トランジスタを
使用しているために、従来のバイポーラ形トランジスタ
よシ直線性が良く、波形eのようなVG、の変化につれ
て出力される信号波形も、波形fのように上下対称とな
る。なお、A点の直流電位を従来回路のようにOVKす
るためにPチャンネル電界効果形トランジスタ8のバイ
アス状態におけるvG8とNPN)ランジスタ2のVB
EZを同じ値に合わせることが望ましい。
以上のように、この発明によnば、電圧−電流変換回路
に電界効果形トランジスタを使用することによって直線
性を改善し、歪率を著しく改善することができる。
に電界効果形トランジスタを使用することによって直線
性を改善し、歪率を著しく改善することができる。
第1図はこの発明の一実施例を示す回路図、第2図はそ
の動作を説明するための特性図、第3図は従来例を示す
回路図、第4図はその動作を説明するための特性図であ
る。 2・・・・NPN)ランジスタ、3,4・・・・定電流
回路、6@・・・電流変換用抵抗、7・・−・交流入力
電圧源、8・−・・Pチャンネル電界効果トランジスタ
。
の動作を説明するための特性図、第3図は従来例を示す
回路図、第4図はその動作を説明するための特性図であ
る。 2・・・・NPN)ランジスタ、3,4・・・・定電流
回路、6@・・・電流変換用抵抗、7・・−・交流入力
電圧源、8・−・・Pチャンネル電界効果トランジスタ
。
Claims (1)
- 電圧入力信号を電流出力信号に変換するための電圧−電
流変換回路において、前記電圧入力信号を電流信号に変
換するための電流変換手段と、一定電流を供給する定電
流源と、これら電流変換手段と定電流源とに接続された
電極ソース、前記電流出力信号を出力する電極ドレイン
および制御電極ゲートを有する電界効果トランジスタと
、入力端子電極ベースが接地され、電極エミッタが前記
電界効果トランジスタのゲートに接続されかつ電極コレ
クタが電源に接続されたトランジスタとを備えたことを
特徴とする電圧−電流変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60268421A JPS62126705A (ja) | 1985-11-27 | 1985-11-27 | 電圧−電流変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60268421A JPS62126705A (ja) | 1985-11-27 | 1985-11-27 | 電圧−電流変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62126705A true JPS62126705A (ja) | 1987-06-09 |
JPH0317408B2 JPH0317408B2 (ja) | 1991-03-08 |
Family
ID=17458249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60268421A Granted JPS62126705A (ja) | 1985-11-27 | 1985-11-27 | 電圧−電流変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62126705A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03162110A (ja) * | 1989-11-21 | 1991-07-12 | Nec Corp | 電界効果トランジスタのバイアス回路 |
-
1985
- 1985-11-27 JP JP60268421A patent/JPS62126705A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03162110A (ja) * | 1989-11-21 | 1991-07-12 | Nec Corp | 電界効果トランジスタのバイアス回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0317408B2 (ja) | 1991-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4602322A (en) | Transistor rectifier | |
KR920020847A (ko) | 샘플밴드-갭 전압 기준 회로 | |
CN103095226B (zh) | 集成电路 | |
JPS62126705A (ja) | 電圧−電流変換回路 | |
JPS6359197B2 (ja) | ||
JPH01317077A (ja) | クランプ回路 | |
US4659946A (en) | Memory gate for error sampler | |
JP2001251848A (ja) | スイッチングレギュレータ | |
US4266199A (en) | Linear alternating-current amplifier | |
JPS61157108A (ja) | 電圧−電流変換回路 | |
US4476444A (en) | Power amplifier circuit | |
RU1817030C (ru) | Преобразователь электрического напр жени в ток | |
CN116633289A (zh) | 放大器及其共模电压的控制方法 | |
JP3067388B2 (ja) | パルス発生装置 | |
KR800000900Y1 (ko) | 편향 찌그러짐 보정회로 | |
JPS63206815A (ja) | 電圧変換装置 | |
KR800000762B1 (ko) | 톱니파형 전류회로 | |
JP3480567B2 (ja) | 不揮発性半導体記憶装置 | |
JPS60134506A (ja) | 差動増幅器 | |
JPH0139014Y2 (ja) | ||
JPS5827542Y2 (ja) | 増幅器の電圧リミッタ−回路 | |
JPS62111516A (ja) | パルス幅自動補正回路 | |
JPH0286213A (ja) | アナログスイッチ回路 | |
JPS63139411A (ja) | 半導体集積回路装置 | |
JPS5879308A (ja) | 増幅器 |