JPS62126653A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62126653A JPS62126653A JP26786885A JP26786885A JPS62126653A JP S62126653 A JPS62126653 A JP S62126653A JP 26786885 A JP26786885 A JP 26786885A JP 26786885 A JP26786885 A JP 26786885A JP S62126653 A JPS62126653 A JP S62126653A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- type
- lsi
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はＬＳＩ等の半導体装置における配線領域の構
造に関する。
造に関する。
従来の技術
従来、配線領域の下部の領域の表面部に、この領域とは
逆導電型の層を形成し、配線に対する浮遊容量を減らす
という構造はみられない。
逆導電型の層を形成し、配線に対する浮遊容量を減らす
という構造はみられない。
発明が解決しようとする問題点
ＬＳＩにおいて、配線に浮遊する容量を減らすことは回
路の動作速度を上げる為に重要なことである。配線浮遊
容量を減らす為には、フィールド２、−７ 酸化膜を厚くする、配線巾を減らす等が考えられるが、
これらの対策だけでは限界がある。
路の動作速度を上げる為に重要なことである。配線浮遊
容量を減らす為には、フィールド２、−７ 酸化膜を厚くする、配線巾を減らす等が考えられるが、
これらの対策だけでは限界がある。
問題点を解決するだめの手段
本発明は、配線容量を減らすことを目的として、配線領
域の下部の領域の表面部に逆導電型の領域を形成するも
のである。
域の下部の領域の表面部に逆導電型の領域を形成するも
のである。
作用
すなわち、配線領域の下部の領域の表面部に、この領域
と逆導電型の領域を形成することにより、配線とＬＳＩ
基板間に新らた々容量が直列に付加される為、配線とＬ
ＳＩ基板間の容量は減少する。
と逆導電型の領域を形成することにより、配線とＬＳＩ
基板間に新らた々容量が直列に付加される為、配線とＬ
ＳＩ基板間の容量は減少する。
実施例
以下、本発明の一実施例を添付図面にもとづいて説明す
る。
る。
第１図はＬＳＩの（半導体集積回路装置）一部の平面図
、第２図はその断面図である。第１図。
、第２図はその断面図である。第１図。
第２図において１は機能セル部分であり、内部にＭＯＳ
トランジスタ２等を含む。３は配線、４はＰウェル領域
、５はＮ型半導体基板、６はフィールド酸化膜、７はＮ
＋型層、８はＰ＋型層である。
トランジスタ２等を含む。３は配線、４はＰウェル領域
、５はＮ型半導体基板、６はフィールド酸化膜、７はＮ
＋型層、８はＰ＋型層である。
３・８−・
第１図及び第２図はＣ−ＭＯＳのＬＳＩの一部の平面図
及び断面図であり、このようなＬＳＩの構造において、
配線領域３の下のフィールド酸化膜６下にはＮ型又は拡
散層７Ｐ型の拡散層が広がっている。本実施例はこれら
の拡散層の表面にＮ型層７や、Ｐ型層８を形成すること
により配線３と基板５の間の容量を減じる効果が得られ
る。又、本実施例においてＮ型層７の形成は、製造プロ
セス中でトランジスタ２のＮ″−ソース、ドレイン拡散
層９の形成と同時に行なえる為、製造工程が複雑になる
等の欠点が発生することはない。とのことはＰ型層８に
ついても同様である。
及び断面図であり、このようなＬＳＩの構造において、
配線領域３の下のフィールド酸化膜６下にはＮ型又は拡
散層７Ｐ型の拡散層が広がっている。本実施例はこれら
の拡散層の表面にＮ型層７や、Ｐ型層８を形成すること
により配線３と基板５の間の容量を減じる効果が得られ
る。又、本実施例においてＮ型層７の形成は、製造プロ
セス中でトランジスタ２のＮ″−ソース、ドレイン拡散
層９の形成と同時に行なえる為、製造工程が複雑になる
等の欠点が発生することはない。とのことはＰ型層８に
ついても同様である。
発明の効果
本発明はＬＳＩにおいて人β等の配線とＬＳＩ基板の間
の容量を減らす効果がある。これにより配線における電
気信号の伝播速度を上げることができ、ＬＳＩの高性能
化をはかることができる。
の容量を減らす効果がある。これにより配線における電
気信号の伝播速度を上げることができ、ＬＳＩの高性能
化をはかることができる。
第１図は本発明実施例のＣ−ＭＯＳ ＬＳＩの平面図
、第２図は同ＬＳＩ（７）（第１図ｔｙ） ｘ−ｘ’線
）断面図である。 ３・・・・・・配線、５・・・・・Ｎ型基板、６・・・
・・・フィールド酸化膜、７・・・・・・Ｎ＋型層、８
・・・・・・Ｐ＋型層。
、第２図は同ＬＳＩ（７）（第１図ｔｙ） ｘ−ｘ’線
）断面図である。 ３・・・・・・配線、５・・・・・Ｎ型基板、６・・・
・・・フィールド酸化膜、７・・・・・・Ｎ＋型層、８
・・・・・・Ｐ＋型層。
Claims (1)
- 配線領域の下にフィールド酸化膜を介して一方の導電型
の領域が形成され、前記一方の導電型の領域の表面部に
他方の導電型の領域を形成することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26786885A JPS62126653A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26786885A JPS62126653A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126653A true JPS62126653A (ja) | 1987-06-08 |
Family
ID=17450746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26786885A Pending JPS62126653A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126653A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1341377A2 (en) * | 2002-02-27 | 2003-09-03 | Canon Kabushiki Kaisha | Signal processing device for image pickup apparatus |
-
1985
- 1985-11-28 JP JP26786885A patent/JPS62126653A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1341377A2 (en) * | 2002-02-27 | 2003-09-03 | Canon Kabushiki Kaisha | Signal processing device for image pickup apparatus |
| US7429764B2 (en) | 2002-02-27 | 2008-09-30 | Canon Kabushiki Kaisha | Signal processing device and image pickup apparatus using the same |
| JP2009088539A (ja) * | 2002-02-27 | 2009-04-23 | Canon Inc | 撮像装置 |
| EP1341377A3 (en) * | 2002-02-27 | 2010-11-03 | Canon Kabushiki Kaisha | Signal processing device for image pickup apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840006872A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR950010095A (ko) | 반도체기억장치 및 그 제조방법(Semiconductor Memory Device and Manufacturing Method Thereof) | |
| US3942241A (en) | Semiconductor devices and methods of manufacturing same | |
| KR100190365B1 (ko) | 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 | |
| JPS62126653A (ja) | 半導体装置 | |
| KR890016620A (ko) | 반도체 집적회로장치의 제조방법 | |
| JPS57162360A (en) | Complementary insulated gate field effect semiconductor device | |
| JPS54139493A (en) | Manufacture of semiconductor device containing poly-crystal silicon layer | |
| JPS618969A (ja) | 半導体集積回路装置 | |
| JPS56158482A (en) | Semiconductor device | |
| JPS5789239A (en) | Semiconductor integrated circuit | |
| JPH04370978A (ja) | 量子効果型電界効果トランジスタ | |
| JPS6153756A (ja) | 半導体装置 | |
| JP2520473B2 (ja) | 半導体集積回路 | |
| JP2532471B2 (ja) | 半導体装置 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPS57211767A (en) | Mos integrated circuit | |
| JPS55130145A (en) | Semiconductor integrated circuit device | |
| JPS5346287A (en) | Production of semiconductor integrated circuit | |
| JPS59115555A (ja) | 半導体集積回路 | |
| JPS6384136A (ja) | 半導体集積回路配線構造 | |
| EP0404180A3 (en) | Semiconductor integrated circuit and method of making the same | |
| JPS6332960A (ja) | 半導体装置 | |
| JPH04343236A (ja) | Ｍｏｓ集積回路装置 |