JPS62124700A - 電源切換回路 - Google Patents
電源切換回路Info
- Publication number
- JPS62124700A JPS62124700A JP60266702A JP26670285A JPS62124700A JP S62124700 A JPS62124700 A JP S62124700A JP 60266702 A JP60266702 A JP 60266702A JP 26670285 A JP26670285 A JP 26670285A JP S62124700 A JPS62124700 A JP S62124700A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- contact
- becomes
- drain
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＣＭＯ８ＥＰＲＯＭの電源切換回路に関す
るものである。
るものである。
第４図は従来用いられているこの種の電源切換回路の回
路図で、１．２，３．４はＰチャネルＦＥＴ、５．６は
ｎチャネルＦＥＴである。ＦＥＴ１のソースは電源（Ｖ
、、）につながシ、ゲートはＦＥＴ ３のドレインとＦ
ＥＴ ５のドレインとの接点Ａにつなか）、ドレインは
出力端子（ｖＰ Ｐ／Ｖｃｅ）につながっている。ＦＥ
Ｔ ２のソースは電源（ｖｃｅ）につながシ、ゲートは
ＦＥＴ４のドレインとＦＥＴ ６のドレインとの接点Ｂ
につながシ、ドレインは出力端子（Ｖｐ ｐ／Ｖｃ ｃ
）につながっている。ＦＥＴ ３のソースは電源（Ｖ
、、）につながシ、ゲートは接点Ｂにつながシ、ドレイ
ンは接点Ａにつながっている。
路図で、１．２，３．４はＰチャネルＦＥＴ、５．６は
ｎチャネルＦＥＴである。ＦＥＴ１のソースは電源（Ｖ
、、）につながシ、ゲートはＦＥＴ ３のドレインとＦ
ＥＴ ５のドレインとの接点Ａにつなか）、ドレインは
出力端子（ｖＰ Ｐ／Ｖｃｅ）につながっている。ＦＥ
Ｔ ２のソースは電源（ｖｃｅ）につながシ、ゲートは
ＦＥＴ４のドレインとＦＥＴ ６のドレインとの接点Ｂ
につながシ、ドレインは出力端子（Ｖｐ ｐ／Ｖｃ ｃ
）につながっている。ＦＥＴ ３のソースは電源（Ｖ
、、）につながシ、ゲートは接点Ｂにつながシ、ドレイ
ンは接点Ａにつながっている。
ＦＥＴ ４のソースは電源（Ｖ、ｐ）につながシ、ゲー
トは接点Ａにつながシ、ドレインは接点Ｂにつながって
いる。ＦＥＴ ５のドレインは接点Ａにつながシ、ゲー
トには切換信号（ＰＧＭ）が入力され、ソースは電源（
Ｖｓｇ）につながっている。Ｆ’ＥＴ６のドレインは接
点Ｂにつながり、ゲートには切換信号（ＰＧＭ）を反転
したものが入力され、ソースは電源（Ｖ Ｓ ａ ）に
つながっている。ＦＥＴ １ 。
トは接点Ａにつながシ、ドレインは接点Ｂにつながって
いる。ＦＥＴ ５のドレインは接点Ａにつながシ、ゲー
トには切換信号（ＰＧＭ）が入力され、ソースは電源（
Ｖｓｇ）につながっている。Ｆ’ＥＴ６のドレインは接
点Ｂにつながり、ゲートには切換信号（ＰＧＭ）を反転
したものが入力され、ソースは電源（Ｖ Ｓ ａ ）に
つながっている。ＦＥＴ １ 。
２．３．４の基板は電源（Ｖｐｐ）につながっている０
ＦＥＴ ５．６の基板は電源（ｖｓｇ）につながってい
る。第５図にＦＥＴ １およびＦＥＴ２の断面図を示す
。
ＦＥＴ ５．６の基板は電源（ｖｓｇ）につながってい
る。第５図にＦＥＴ １およびＦＥＴ２の断面図を示す
。
次に動作について説明する。■ＩＩＰ＜Ｖｃｃの場合は
第５図かられかるように、電源（ＶＣＣ）からＦＥＴ
２のソースおよび基板を通して電源（■、。
第５図かられかるように、電源（ＶＣＣ）からＦＥＴ
２のソースおよび基板を通して電源（■、。
）へ短絡してしまうので、ｖ、 ｐ ＜ ｖｅ ｅでは
使用できない。ｖｐｐ≧ｖｅｃの場合は、ＦＥＴ２のソ
ースと基板とは逆バイアスになるので短絡しない０この
場合に、切換信号（ＰＧＭ）が１Ｈ〃であｎばＦＥＴ
５は導通し、接点Ａは′Ｌ〃となシ、ＦＥＴ１は導通す
る。一方、ＰＥＴ ６のゲートには切換信号（ＰＧＭ）
を反転したゝＬ〃が入っているので非導通とな、り、Ｆ
ＥＴ４のゲートは接点Ａとつなが１＞ ％ Ｌ ｌとな
っているのでＦＥＴ４は導通し、接点Ｂは１ＨＩとなっ
てＦＥＴ ２は非導通となる。したがって、出力端子（
Ｖｐ ｐ／Ｖｅ ｃ ）には電源電圧ｖｐｐが出力され
る。これに対し、切換信号（ＰＧＭ）が嘔Ｌ〃になると
上記のまったく逆となシ、接点ＡはゝＨ〃、接点Ｂは１
ＬＩ となるのでＦＥＴ１は非導通、ＦＥＴ ２は導通
し、出力端子（ｖｐＰ／ Ｖ ｃ ｃ ）には電源電圧
Ｖ０が出力される。
使用できない。ｖｐｐ≧ｖｅｃの場合は、ＦＥＴ２のソ
ースと基板とは逆バイアスになるので短絡しない０この
場合に、切換信号（ＰＧＭ）が１Ｈ〃であｎばＦＥＴ
５は導通し、接点Ａは′Ｌ〃となシ、ＦＥＴ１は導通す
る。一方、ＰＥＴ ６のゲートには切換信号（ＰＧＭ）
を反転したゝＬ〃が入っているので非導通とな、り、Ｆ
ＥＴ４のゲートは接点Ａとつなが１＞ ％ Ｌ ｌとな
っているのでＦＥＴ４は導通し、接点Ｂは１ＨＩとなっ
てＦＥＴ ２は非導通となる。したがって、出力端子（
Ｖｐ ｐ／Ｖｅ ｃ ）には電源電圧ｖｐｐが出力され
る。これに対し、切換信号（ＰＧＭ）が嘔Ｌ〃になると
上記のまったく逆となシ、接点ＡはゝＨ〃、接点Ｂは１
ＬＩ となるのでＦＥＴ１は非導通、ＦＥＴ ２は導通
し、出力端子（ｖｐＰ／ Ｖ ｃ ｃ ）には電源電圧
Ｖ０が出力される。
従来の電源切換回路は以上のように構成されているので
、Ｖｐｐ ＜ Ｖｃｃでは使用できない欠点があった。
、Ｖｐｐ ＜ Ｖｃｃでは使用できない欠点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ｖ、ｐとｖｃｃの大小関係に関係なく使用で
きるＣＭＯ８ＥＰＩＩＯＭの電源切換回路を提供するこ
とにある。
たもので、ｖ、ｐとｖｃｃの大小関係に関係なく使用で
きるＣＭＯ８ＥＰＩＩＯＭの電源切換回路を提供するこ
とにある。
この発明に係る電源切換回路は、電源切換用ＦＥＴの基
板を位をソースまたはドレインと基板間のＰｍ接合を通
して与えるようにしたものである。
板を位をソースまたはドレインと基板間のＰｍ接合を通
して与えるようにしたものである。
この発明における電圧切換用ＦＥＴのソースまたはドレ
インのうちどちらか電位の高い方が基板との間で順方向
接合になシ、基板電位を与える。
インのうちどちらか電位の高い方が基板との間で順方向
接合になシ、基板電位を与える。
以下、この発明の一実施例を図について説明する。第１
図において、１１．１２．１３．１４はＰチャネルＦＥ
Ｔ、１５．１６はｎチャネルＦＥＴ。
図において、１１．１２．１３．１４はＰチャネルＦＥ
Ｔ、１５．１６はｎチャネルＦＥＴ。
１７．１８はダイオードである。ＦＥＴ １１のソース
は電源（Ｖ、、）につながシ、ゲートはＦＥＴ１３のド
レインとＦＥＴ１５のドレインとの接点Ａにつながシ、
ドレインは出力端子（ｖｐ ｐ／Ｖｃ ｅ ）につなが
っている。ＦＥＴ １２のソースは電源（Ｖ ｅ ｅ
）につながシ、ゲートはＦＥＴ １４のドレインとｐ’
Ｅ’Ｉ’ １６のドレインとの接点Ｂにつながシ、ドレ
インは出力端子（ｖｐｐ／ｖｃｅ）につながっている。
は電源（Ｖ、、）につながシ、ゲートはＦＥＴ１３のド
レインとＦＥＴ１５のドレインとの接点Ａにつながシ、
ドレインは出力端子（ｖｐ ｐ／Ｖｃ ｅ ）につなが
っている。ＦＥＴ １２のソースは電源（Ｖ ｅ ｅ
）につながシ、ゲートはＦＥＴ １４のドレインとｐ’
Ｅ’Ｉ’ １６のドレインとの接点Ｂにつながシ、ドレ
インは出力端子（ｖｐｐ／ｖｃｅ）につながっている。
ダイオード１７のアノードは電源（Ｖ、、）Ｋつながり
、カソードはＦＥＴ １３のソースとＦＥＴ１４のソー
スとの接点Ｃにつながシ、ダイオード１８のアノードは
電源（Ｖｃｅ）につながシ、カソードは接点Ｃにつなが
っている。
、カソードはＦＥＴ １３のソースとＦＥＴ１４のソー
スとの接点Ｃにつながシ、ダイオード１８のアノードは
電源（Ｖｃｅ）につながシ、カソードは接点Ｃにつなが
っている。
ＦＥＴ １３のソースは接点Ｃにつながシ、ゲートは接
点Ｂにつながシ、ドレインは接点Ａにつながっている。
点Ｂにつながシ、ドレインは接点Ａにつながっている。
ＰＥＴ １４のソースは接点Ｃにっながシ、ゲートは接
点Ａにつながシ、ドレインは接点Ｂにつながっている。
点Ａにつながシ、ドレインは接点Ｂにつながっている。
ＦＥＴ １５のドレインは接点Ａにつながシ、ゲート１
２は切換信号（ＰＧＭ）が入力され、ソースは電源（Ｖ
ｌｌｓ）につながっている。
２は切換信号（ＰＧＭ）が入力され、ソースは電源（Ｖ
ｌｌｓ）につながっている。
ＰＥＴ １６のドレインは接点Ｂにっながシ、ゲートに
は切換信号（ＰＧＭ）を反転したものが入力され、ソー
スは電源（ＶＢ８）につながっている。
は切換信号（ＰＧＭ）を反転したものが入力され、ソー
スは電源（ＶＢ８）につながっている。
ＦＥＴ１１．１２の基板はどこにもつながっていない。
ＦＥＴ １３ 、１４の基板は接点Ｃにっなか、ｊ、Ｆ
ＥＴ １５ 、１６Ｃ）基板は電源（ｖｌｌｌＩ）につ
ながっている。
ＥＴ １５ 、１６Ｃ）基板は電源（ｖｌｌｌＩ）につ
ながっている。
第２図はＦＥＴ １．２の鵬面図である。Ｐ−半導体基
板２１上にＮ−拡散層２２を形成し、各Ｎ−拡散層２２
上にそれぞｆ’Ｌ２個の戸拡散膚２３゜２４を形成して
ソースおよびドレインとしている。
板２１上にＮ−拡散層２２を形成し、各Ｎ−拡散層２２
上にそれぞｆ’Ｌ２個の戸拡散膚２３゜２４を形成して
ソースおよびドレインとしている。
両Ｐ＋拡散層２３．２４の間にはそれぞれ絶縁層２５を
介して制＃電極２６ｆｃ設けである。
介して制＃電極２６ｆｃ設けである。
上記構成において、まず、■や、≧Ｖｅｅの場合、第２
図よシ明らかなように、ＦＥＴ １１のドレインと基板
間のＰｎ接合は逆バイアスとなるので、電源■ｐｐと電
源■ｃｅとが短絡することはない。
図よシ明らかなように、ＦＥＴ １１のドレインと基板
間のＰｎ接合は逆バイアスとなるので、電源■ｐｐと電
源■ｃｅとが短絡することはない。
この場合切換信号（ＰＧＭ）が１Ｈ”であれば、ＦＥＴ
１５は導通し、接点Ａは１Ｌ”となシ、ＦＥＴ１１は
導通ずる。一方、ＦＥＴ １６のゲートには切換信号（
ＰＧＭ）の反転信号であるゝゝＬ〃が入っているので、
ＦＥＴ１６は非導通となる。ＦＥＴ１４のゲートは、接
点Ａにつながり１Ｌ〃となっているので、ＦＥＴ１４は
導通し、接点Ｂは１Ｈ′となってＦＥＴ１２は非導通と
なる。これによシ、出力端子（Ｖ ／Ｖ ｅ ｃ）に
は電源電圧■ｐｐが出ｐ 力される。これに対し、切換信号（ＰＧＭ）が１Ｌ“
になると、上記のまったく逆となシ、接点Ａは’Ｈ’、
接点Ｂは１Ｌ＃となるのでＦＥＴ １１は非導通、ＦＥ
Ｔ １２は導通し、出力端子（ｖｐｐ／Ｖｅｅ）には電
源電圧ｖｅｃが出力される。
１５は導通し、接点Ａは１Ｌ”となシ、ＦＥＴ１１は
導通ずる。一方、ＦＥＴ １６のゲートには切換信号（
ＰＧＭ）の反転信号であるゝゝＬ〃が入っているので、
ＦＥＴ１６は非導通となる。ＦＥＴ１４のゲートは、接
点Ａにつながり１Ｌ〃となっているので、ＦＥＴ１４は
導通し、接点Ｂは１Ｈ′となってＦＥＴ１２は非導通と
なる。これによシ、出力端子（Ｖ ／Ｖ ｅ ｃ）に
は電源電圧■ｐｐが出ｐ 力される。これに対し、切換信号（ＰＧＭ）が１Ｌ“
になると、上記のまったく逆となシ、接点Ａは’Ｈ’、
接点Ｂは１Ｌ＃となるのでＦＥＴ １１は非導通、ＦＥ
Ｔ １２は導通し、出力端子（ｖｐｐ／Ｖｅｅ）には電
源電圧ｖｅｃが出力される。
次に、Ｖ、ｐ＜ｖｅｃの場合は、第２図よシわかるよう
に、ＦＥＴ１２のドレインと基板間のＰｎ接合は逆バイ
アスとなるので電源■。。と電源ｖｐｐが短絡すること
はない。この場合、切換信号（ＰＧＭ）が％Ｈ／Ｉ−ｃ
あｎば、ＦＥＴ１５は導通し接点Ａは’Ｌ′′となって
ＦＥＴ１１は導通する。一方、ＦＥＴ１６のゲートには
切換信号（ＰＧＭ）の反転信号であるＳＬ“が入ってい
るので、ＦＥＴｌ６は非導通となる０ＦＥＴ１４のゲー
トは接点Ａにつながり１ＬＩとなっているので、ＦＥＴ
１４は導通し、接点Ｂは１Ｈ〃となシ、ＦＥＴ１２は非
導通となる。この結果出力端子（Ｖ ｐ ｐ／Ｖｅ ｃ
）には電源電圧Ｖ、。が出力さ詐る。こｎに対し、切
換信号（ＰＧＭ）が１Ｌ〃になると上記のまったく逆と
なシ、接点Ａは１Ｈ〃、接点Ｂは％Ｌ１となるのでＦＥ
Ｔ １１は非導通、ＦＥＴ １２は導通し、出力端子（
Ｖｐ ｐ／Ｖｃ ｃ ）には電源電圧ｖｃｅが出力さす
る〇 なお、上記実施例では、電源切換のためのＦＥＴ１１．
１２としてＰチャネルＦＥＴを使用しているが、第３図
のように構成すればｎチャネルＦＥＴを使用することも
できる。すなわち、第３図において、３１〜３４はＮチ
ャネルＦＥＴ、３５．３６はＰチャネルＦＥＴである。
に、ＦＥＴ１２のドレインと基板間のＰｎ接合は逆バイ
アスとなるので電源■。。と電源ｖｐｐが短絡すること
はない。この場合、切換信号（ＰＧＭ）が％Ｈ／Ｉ−ｃ
あｎば、ＦＥＴ１５は導通し接点Ａは’Ｌ′′となって
ＦＥＴ１１は導通する。一方、ＦＥＴ１６のゲートには
切換信号（ＰＧＭ）の反転信号であるＳＬ“が入ってい
るので、ＦＥＴｌ６は非導通となる０ＦＥＴ１４のゲー
トは接点Ａにつながり１ＬＩとなっているので、ＦＥＴ
１４は導通し、接点Ｂは１Ｈ〃となシ、ＦＥＴ１２は非
導通となる。この結果出力端子（Ｖ ｐ ｐ／Ｖｅ ｃ
）には電源電圧Ｖ、。が出力さ詐る。こｎに対し、切
換信号（ＰＧＭ）が１Ｌ〃になると上記のまったく逆と
なシ、接点Ａは１Ｈ〃、接点Ｂは％Ｌ１となるのでＦＥ
Ｔ １１は非導通、ＦＥＴ １２は導通し、出力端子（
Ｖｐ ｐ／Ｖｃ ｃ ）には電源電圧ｖｃｅが出力さす
る〇 なお、上記実施例では、電源切換のためのＦＥＴ１１．
１２としてＰチャネルＦＥＴを使用しているが、第３図
のように構成すればｎチャネルＦＥＴを使用することも
できる。すなわち、第３図において、３１〜３４はＮチ
ャネルＦＥＴ、３５．３６はＰチャネルＦＥＴである。
電源切換用ＮチャネルＦＥＴ３１．３２は第２図におい
て各部の導電形を逆にすることによ多形成される。
て各部の導電形を逆にすることによ多形成される。
以上のように、この発明によれば、電源切換用ＦＥＴの
基＆電位をソースまたはドレインを通して与える構成と
したので、両電源電圧の大小関係にかかわらず、電源間
が短絡するようなことはなくなシ、電源電圧の大小関係
に制限を設ける必要がなくなった。
基＆電位をソースまたはドレインを通して与える構成と
したので、両電源電圧の大小関係にかかわらず、電源間
が短絡するようなことはなくなシ、電源電圧の大小関係
に制限を設ける必要がなくなった。
第１図は本発明の一実施例を示す回路図、第２図はその
電源切換用ＦＥＴの構成を示す断面図、第３図は不発゛
明の他の実施例を示す回路図、第４図は従来例を示す回
路図、第５図はその電源切換用ＦＥＴの構成を示す断面
図である。 １１．１２・・・・ＰチャネルＦＥＴ、３１゜３２・・
・・ＮチャネルＦＥＴ、２１・・−・Ｐ−基板、２２・
・・・Ｎ−拡散層、２３．２４・・・・Ｐ 拡散層、２
５・・・・絶縁層、２６・・・・制御電極。
電源切換用ＦＥＴの構成を示す断面図、第３図は不発゛
明の他の実施例を示す回路図、第４図は従来例を示す回
路図、第５図はその電源切換用ＦＥＴの構成を示す断面
図である。 １１．１２・・・・ＰチャネルＦＥＴ、３１゜３２・・
・・ＮチャネルＦＥＴ、２１・・−・Ｐ−基板、２２・
・・・Ｎ−拡散層、２３．２４・・・・Ｐ 拡散層、２
５・・・・絶縁層、２６・・・・制御電極。
Claims (1)
- 第１の導伝形の半導体基板上に第２の導伝形の拡散層
を複数個設け、その各々の拡散層上に第１の導伝形の第
３の拡散層と第４の拡散層を設け、第３の拡散層と第４
の拡散層との間に絶縁層を介して制御電極を設け、各々
の第３の拡散層に各々の電源を接続し、第４の拡散層を
互に接続し、第２の導電形の拡散層の電位を第３の拡散
層または第４の拡散層から供給するようにしたことを特
徴とする電源切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266702A JPS62124700A (ja) | 1985-11-25 | 1985-11-25 | 電源切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266702A JPS62124700A (ja) | 1985-11-25 | 1985-11-25 | 電源切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62124700A true JPS62124700A (ja) | 1987-06-05 |
| JPH0529997B2 JPH0529997B2 (ja) | 1993-05-06 |
Family
ID=17434494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60266702A Granted JPS62124700A (ja) | 1985-11-25 | 1985-11-25 | 電源切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62124700A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023193A (ja) * | 1987-12-01 | 1990-01-08 | Sgs Thomson Microelettronica Spa | 不揮発性メモリー用電圧供給スイッチングデバイス |
| JPH03235517A (ja) * | 1990-02-13 | 1991-10-21 | Seiko Instr Inc | スイッチ回路 |
| JPH05101686A (ja) * | 1991-10-07 | 1993-04-23 | Mitsubishi Electric Corp | マイクロコンピユータ |
| JP2001156619A (ja) * | 1999-11-25 | 2001-06-08 | Texas Instr Japan Ltd | 半導体回路 |
| WO2001061851A2 (de) * | 2000-02-15 | 2001-08-23 | Infineon Technologies Ag | Schaltungsanordnung zur mittels einer steuereinheit gesteuerten entladung einer auf eine hohe spannung aufgeladenen kapazität auf eine niedere spannung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114396A (ja) * | 1981-12-26 | 1983-07-07 | Toshiba Corp | 不揮発性メモリ− |
-
1985
- 1985-11-25 JP JP60266702A patent/JPS62124700A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114396A (ja) * | 1981-12-26 | 1983-07-07 | Toshiba Corp | 不揮発性メモリ− |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023193A (ja) * | 1987-12-01 | 1990-01-08 | Sgs Thomson Microelettronica Spa | 不揮発性メモリー用電圧供給スイッチングデバイス |
| JPH03235517A (ja) * | 1990-02-13 | 1991-10-21 | Seiko Instr Inc | スイッチ回路 |
| JPH05101686A (ja) * | 1991-10-07 | 1993-04-23 | Mitsubishi Electric Corp | マイクロコンピユータ |
| JP2001156619A (ja) * | 1999-11-25 | 2001-06-08 | Texas Instr Japan Ltd | 半導体回路 |
| WO2001061851A2 (de) * | 2000-02-15 | 2001-08-23 | Infineon Technologies Ag | Schaltungsanordnung zur mittels einer steuereinheit gesteuerten entladung einer auf eine hohe spannung aufgeladenen kapazität auf eine niedere spannung |
| WO2001061851A3 (de) * | 2000-02-15 | 2002-02-14 | Infineon Technologies Ag | Schaltungsanordnung zur mittels einer steuereinheit gesteuerten entladung einer auf eine hohe spannung aufgeladenen kapazität auf eine niedere spannung |
| US6605927B2 (en) | 2000-02-15 | 2003-08-12 | Infineon Technologies Ag | Circuit configuration for discharging a capacitor which has been charged to a high voltage to a low voltage under the control of a control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529997B2 (ja) | 1993-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733796B2 (ja) | スイッチ回路 | |
| KR930003557B1 (ko) | 전송게이트 | |
| JPS6159911A (ja) | 切換スイツチ回路 | |
| US4161663A (en) | High voltage CMOS level shifter | |
| JPS59138364A (ja) | 半導体装置 | |
| US4453090A (en) | MOS Field-effect capacitor | |
| TW402820B (en) | Complementary MOS semiconductor apparature | |
| JPS61182244A (ja) | 半導体集積回路装置 | |
| US4006365A (en) | Exclusive or integrated logic circuits using complementary MOSFET technology | |
| JPH0481892B2 (ja) | ||
| US4185209A (en) | CMOS boolean logic circuit | |
| JPS62124700A (ja) | 電源切換回路 | |
| JP2950999B2 (ja) | 半導体チップ上で高電圧をスイッチングするためのｍｏｓ回路装置 | |
| JPH0571145B2 (ja) | ||
| US5939899A (en) | MOSFET substrate current logic | |
| JPS5937585B2 (ja) | 相補性ｍｉｓ論理回路 | |
| JPH0666670B2 (ja) | 相補型ｍｏｓアナログスイッチ | |
| JPH0622320B2 (ja) | 半導体装置 | |
| JPH11284500A (ja) | 論理回路 | |
| JP3018794B2 (ja) | 出力回路 | |
| JPH1093024A (ja) | 半導体集積回路装置 | |
| JPS6355218B2 (ja) | ||
| JPS63157398A (ja) | 電荷転送デバイスの出力アンプ | |
| SE8903761D0 (sv) | Halvledarkomponent | |
| JPS585611B2 (ja) | ロンリカイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |