JPS6212396A - チヨツパの相電流制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は例えば直流電流機のトルク制御、速度制御等に
用いるものに関する。

（従来の技術） 多相多重チョッパで直流電動機を制御する場合各相の抵
抗分、インダクタンス、制御素子等の回路定数のばらつ
きにより、各相の電流に不均衡を生じる。この問題に対
し、従来は、第６図の様に各相の電流を検出し、アナロ
グ制御系により各相の電流不平衡分を修正している。こ
の第６図において、バッテリ１は、電動機６の駆動用電
源であり、結合リアクトル５を介して、パワートランジ
スタ４ａ、４ｂ、４ｃにより電圧制御を行う。３ａ、３
ｂ、３ｃはフリーホイールダイオードである。２０は各
種センサであり、例えば温度、回転数などの情報をピン
クアンプするものであり、このセンサ２０の出力は電動
機６を制御するコントローラ２００に入力されている。

９は電流検出器で各相伝に相電流を検出し、増幅器１ｏ
で増幅し相電流加算器１１に入力している。この相電流
加算器１１で電動機６の電流を算出し、コントローラ２
００に取込んでいる。相電流の不平衡を修正するアナロ
グ制御系が１００である。増幅器１゜の出力と、加算器
１１の出力はそれぞれ相電流の不平衡分を検出する差動
増幅器１２に入力される。

コントローラ２００は、指令値、各種センサ２０、電動
機電流（相電流加算器１１の出力）を取込み、パワート
ランジスタ４ａ、４ｂ、４ｃのデユーティ比を計算し、
たとえば２進数で表されるデユーティ信号αをＤ／Ａコ
ンバータ２２に出カスる。

Ｄ／Ａコンバータ２２の出力は前記デユーティ比に相当
する電圧Ｖａ、ｖｂ、Ｖｃであり、差動増幅器１２で得
られる相電流の不平衡是正分出力電圧と共にアナログ加
算器２３に入力され、不平衡分電圧を是正した各相のデ
ユーティ比に相当した電圧を出力する。コントローラ２
００からの各相の位相、すなわち前記パワートランジス
タ４ａｓ４ｂ、４ｃのターンオンタイミング信号Ｔ　ａ
　％　Ｔｂ　−、Ｔ　ｃと共に、前記加算器２３の出力
は各相の駆動信号に変調する変調器２４に入力され、各
相の是正されたデユーティ比に変調された駆動信号を得
る。一般に、前記変調器２４はタイミング信号Ｔａ、Ｔ
ｂ、Ｔｃに同期して発生するのこぎり波発生回路２４０
と、のこぎり波の振幅と加算器２３の出力電圧を比較す
るコンパレータ２４１がら構成される。前記変調器２４
の出力は、ベース信号増幅器８を通して、パワートラン
ジスタ４ａ、４ｂ、４ｃをそれぞれ駆動する。そして、
各相に流れる相電流の不平衡を少なくしている。又、コ
ンデンサ２は、バッテリ１及び配線の浮遊インダクタン
スに蓄えられたエネルギーを吸収する入力フィルタであ
る。

（発明が解決しようとする問題点） ところが、上述した従来のものでは、コントローラ２０
０からのデジタルデユーティ信号αをＤ／Ａコンバータ
２２にてアナログ量に変換し、各相の不平衡分を修正し
た後、変換器２４でアナログ量を所定のデユーティ比を
持つ矩形波に変調して、パワートランジスタ４ａ、４ｂ
、４ｃを駆動するという手段が必要となり、信号処理（
デジタル−アナログ変換、アナログ−デジタル変換）が
複雑となるばかりでなく、Ｄ／Ａコンバータ２２が必要
となり、装置の大型化、複雑化を招くという問題点があ
る。

（問題点を解決するための手段） そこで、本発明は、 直流電源から負荷に供給する直流電流をチョッピング制
御し、複数個並列接続されたスイッチング素子と、 これらスイッチング素子と前記負荷の一方との間にそれ
ぞれ接続されたフリーホイールダイオードと、 前記スイッチング素子と前記負荷の他方との間にそれぞ
れ接続された結合リアクトルと、前記スイッチング素子
を前縁で作動させ、後縁で作動を停止させる矩形波を発
生する作動手段と、前記結合リアクトルに流れる電流を
検出する電流検出手段と、 この電流検出手段で検出した各々の電流相互間の不平衡
分を算出する演算手段と、 この演算手段で得られた不平衡分に対応して、所定時間
前記矩形波の前縁よりも遅らせたタイミング信号を発生
する発生手段と、 この発生手段のタイミング信号と前記作動手段の矩形波
との論理をとり、前記スイッチング半導体の作動時間を
減少させる論理回路と、を備えたチョッパの相電流制御
装置とすることである。

（実施例） 以下本発明を図に示す実施例について説明する。

第１図に本発明の一実施例を適用した３相３重チョッパ
を示す。この図において、直流電源をなすバッテリ１、
負荷をなす電動機６、結合リアクトル５、パワートラン
ジスタ４ａ、４ｂ、４ｃは閉回路を形成している。そし
て、トランジスタ４　ａ　％４ｂ、４ｃのコレクタと結
合リアクトル５との間の接続点と、電動機６との間には
、それぞれフリーホイールダイオード３ａ、３ｂ、３Ｃ
が接続されている。また、８はトランジスタ４ａ、４ｂ
、４Ｃのベース信号を増幅するベース信号増幅器、９は
結合リアクトル５のそれぞれの相に流れるｉａ、ｉｂ、
ｉｃを検出する電流検出手段をなす電流検出器、１０は
この電流検出器９の出力を増幅する増幅器、１１はこの
増幅器１０の出力を入力して、各電流ｉａ、ｉｂ、ｉｃ
を平均して出力する相電流加算器である。

また、作動手段をなすコントローラ２００は、指令値と
電動機６の回転数、温度制御スイッチ等の各種センサ２
０と、電動機電流（相電流加算器１１の出力）とを取込
み、電動機６の印加電圧を制御するパワートランジスタ
４ａ、４ｂ、４Ｃのベース駆動デユーティ指令ＳＯａ、
　Ｓｏｂ、　ＳＯｃを出力する。これらベース駆動デユ
ーティ指令ＳＯａ、Ｓ　Ｏｂ、　Ｓ　Ｏｃは立ち上がり
（前縁）でパワートランジスタ４ａ、４ｂ、４ＣをＯＮ
Ｌ、立ち下がり（後縁）でパワートランジスタ４ａ、４
ｂ、４ＣをＯＦＦする。

さらに、３００が本発明によるチョッパの相電流制御回
路を示し、以下構成を詳細に説明する。

相電流加算器１１と差動増幅器１２とで、演算手段を構
成し、差動増幅器１２の反転入力は、電動機電流を算出
する加算増幅器１１の出力にそれぞれ接続され、非反転
入力は、各相伝に置かれ一相電流を算出する増幅器１０
の出力に接続され、増幅器１０の出力である各相電流ｉ
ａ、ｉｂ、ｉＣと、加算増幅器１１の出力である各相電
流の平均値１／３　（ｉａ＋ｉｂ＋ｉｃ）の差を増幅演
算する。そして、それぞれの増幅器１２はＳ２ａ、　Ｓ
２ｂ、　Ｓ２ｃを出力する。

１４はパルスの立ち上がりと立ち下がりで特定数が異な
るフィルタ回路で、立ち上がり時の時定数は抵抗１５と
コンデンサ１６、立ち下がり時にはダイオード１８によ
りバイパスされた抵抗１７と抵抗１５の合成抵抗とコン
デンサ１６により定まる時定数となり、それぞれコント
ローラ２００からのデユーティ指令ＳＯａ、　ｓｏｂ、
　ＳＯｃが入力される。

１３はコンパレータであり、非反転入力に前記フィルタ
回路１４の出力Ｓ　４ａ、Ｓ　４ｂ、Ｓ　４ｃが接続さ
れ、反転入力に前記差動増幅器１２の出力Ｓ２ａ、Ｓ　
２ｂ、　Ｓ　２ｃが各相に対応し接続されている。この
コンパレータ１３の出力は、ある相の相電流１ａ１ｉｂ
Ｓ　ｉｃが相電流の平均値１／３（ｉａ＋ｉｂ＋ｉｃ）
より大きいとき°０゛　レベルとなり、その“０゛　レ
ベルの期間は前記相電流の差が大きいとき程長くなる。

以上のフィルタ回路１４とコンパレータ１３で発生手段
を構成している。

この出力信号Ｓ３ａ、　ｓ３ｂ、　Ｓ３ｃは、コントロ
ーラ２００の出力Ｓ　Ｏａｓ　Ｓ　０ｂＳＳ　Ｑｃと共
に、各相に対応し、論理回路をなすＡＮＤゲート１９に
入力される。ＡＮＤゲート１９は、前記デユーティ指令
力“１”　レベルで前記コンパレータ１３の出力が“１
゛　レベルの時のみ出力が“１゛　レベルとなり、ベー
ス信号増幅回路８を通してパワートランジスタ４ａ、４
ｂ、４Ｃを駆動する。デユーティ指ＳＯａ、　ｓｏｂ、
　ＳＯｃが“１゛　　レベルであっても、前記コンパレ
ータの１３の出力が°０′　レベル、すなわちある相電
流が相電流の平均値よりも大きい不平衡の状態では、大
きな相電流が流れている相に対応するＡＮＤゲート１９
の出力は、デユーティ指令が立ち上ってから相電流差に
対応した期間°０゛　レベルが出力されるため、自動的
にその相のデユーティ比が減少し、大きな相電流が流れ
ている相の電流は減少する状態となり、相電流はバラン
スする。

第２図に本発明の作動を示すタイミングチャートを示す
。結合リアクトル方式による多相多重チョッパでは、結
合リア゛クトルのトランス作用により各相ともほぼ同じ
電流波形となる。ここでは、３相３重チョッパの例で作
動を説明する。第１図および第２図の記号のうち最後の
サフィックスは相を示し、３相をａ相ミｂ相、Ｃ相とす
る。

第２図（ｄ）、（ｅ）、（ｆ）において、ｂ相の電流ｉ
ｂが大きく、ａ相とＣ相の電流ｉａ、ｉｃが同程度な不
均衡を生じてい′る場合について説明する。ｉａ、ｉｂ
、、１（のハツチング部分は、前記コントローラ２００
の第２図（ａ）、（ｂ）、（Ｃ１における出力デユーテ
ィ指令５Ｏａｓ　ｓｏｂ、　ＳＯｃがＯＮ　（’１’　
　レベル９すなわち、矩形波の立ち上がり（前縁）と立
ち下がり（後縁）との間でパワートランジスタ４ａ、４
ｂ、４Ｃが導通している期間を示す。

各相電流と不平衡分を検出する差動増幅器１２の出力は
、第２図（ｈｌ、（１）、（」）の５２ａＳＳ２ｂ、　
Ｓ２ｃとなり、ｂ相の電流が大きいためＳ２ｂのみ正、
ａ相、Ｃ相に対応するＳ２ａ、　Ｓ２ｃは負となる。

一方、相電流の不平衡分を是正するコンパレータ１３の
基準入力となるフィルタ回路１４の出力はコントローラ
２００の各々１２０”位相の異なる出力デューティ指令
３Ｑａ、　ｓｏｂ、　ＳＯｃより、第２図（ｈｌ、（１
）、Ｕ）のＳ４ａ、　５４ｂＳＳ４ｃに示す様に得られ
る。そして、抵抗１５およびコンデンサ１６により定ま
るフィルタ回路１４の出力の立ち上がり時の時定数は、
本発明による相電流の平衡制御系の最大デユーティ補正
量と、前記差動増幅器１２の増幅度と共にループゲイン
を決定する。すなわち、前記時定数が大きい程ゲイン及
び最大デユーティ補正量は大きくなる。フィルタ回路１
４において、ダイオード１８と抵抗１７によりコンデン
サ１６の放電回路をバイパスさせ、立ち下がり時の時定
数を小さくしているのは、デユーティ指令がほぼ１００
％まで本発明による制御回路を動作させるためである。

コンパレータ１３の出力Ｓ３ａ、　５３ｂＳＳ３ｃを第
２図（ｋ）、（ｆ）、（Ｉｎ）に示す。結合リアクトル
５のｂ相の電流ｉｂが大きいため、第２図（１）に示す
ように、差動増幅器１２の出力であるＳ２ｂが、フィル
タ回路１４の出力であるＳ４ｂに対して大きい期間に、
第２図（１）に示すように、“０°　レベルを出力する
。

つまり、フィルタ回路１４の抵抗１５とコンデンサ１６
の時定数により、フィルタ回路１４の出力の立ち上がり
が傾斜する。そして、傾斜している間と差動増幅器１２
の出力との交点Ａが、立ち上がりの点Ｂよりもずれる。

すなわち、第２図（ｂ）に示すコントローラ２００の出
力ＳＯｂの立ち上がりに対して、第２図（１）に示すコ
ンパレータ１３の出力Ｓｏｋの立ち上がりが若干遅れる
こととなる。

また、第２図（ｋｌ、（（ロ）に示すように、コンパレ
ータ１３の出力であるＳ　３ａ、　Ｓ　３ｃは“１゛　
レベルを出力する。

そして、コンパレータ１３の出力Ｓ３ａ、　Ｓ３ｂ、Ｓ
３ｃと、コントローラのデユーティ指令、ＳＯａ、Ｓ　
Ｏｂ、　Ｓ　Ｏｃとを、ＡＮＤゲート１９に入力して、
出力に、第２図（ｎ）、（０）、（ｐ）に示す出力Ｓ９
ａ、　Ｓ９ｂ。

Ｓ９ｃを出す。つまり、相電流の大きいｂ相のみコント
ローラ２００からのデユーティ指令ＳＯｂがタイミング
ＴｂよりΔＴｂだけＳ９ｂの立ち上がるタイミングが遅
れ、他のａ相、Ｃ相に比べ、ΔＴｂだけデユーティが減
少した駆動デユーティ信号が得られる。

この信号により、ベース信号増幅回路８を通し、パワー
トランジスタ４ａ、４ｂ、４ｃを駆動すれば、ｂ相の印
加電圧は、前記デユーティの減少分に比例して減少する
ため、ｂ相の電流も減少し、相電流のバランス化を図れ
る。

第３図に相電流ｉａ、、ｉｂ、ｉｃと相電流平均値−１
ａｖ＝　（ｉａ＋ｉｂ＋ｉｃ）／３の差５２（Ｓ２ａＳ
Ｓ２ｂ、　５２ｃ）に対するデユーティ補正量ΔＴＸ（
ΔＴ　ａ　％ΔＴｂ、ΔＴｃ）の関係を示す。

この第３図より、電流偏差Δｉｌｌ　（Δｉ、１＝ｉｌ
−ｉａｖ、　　Ｈは、ａ、ｂ、ｃ）による値が、正しの
場合（つまり３相の電流の平均値に対して、ある相に多
くの電流が流れている場合）のみ、ある所定のデユーテ
ィ補正量のΔＴＩＩを減らし、ある相の電流を平均値に
近づけようとする。そして、次々と各相の平均値と、各
相の電流値を比較して、平均値よりも大きいものに対し
て、電流値を減少させて、平均値に近づけて各相に流れ
る電流を平衡化している。

また、各相に流れる電流が少なくなり、所定の　　　　
　　：・電流よりも減少してしま、た場合には、加算増
幅　　　　　　１器１１の出力がコントロール２００に
入力されて、デユーティ指令のデユーティ比を増加させ
、パワートランジスタ４ａｓ　４ｂｓ　４ｃの導通時間
を増して、各相に流れる電流を増加させる。

以上述べたように、従来必要であったＤ／Ａコンバータ
や、変調器を使用せず、コントローラからのデユーティ
指令に本発明によるデジタル的な信号処理を行なうこと
で小形で簡単な高精度なチョッパの相電流制御装置を提
供す。

また、近年のマイクロコンピュータによるデジタル制御
への適用に関しても、マイクロコンピュータからの出力
は、周期が一定でパルス幅を可変するデユーティ信号で
あるため、本発明は最適な構成となる。

さらに、ハードウェア処理による高分解能化と、チョッ
パ周波数の高周波化に伴う高速処理をも同時に達成する
ことを目的とするものである。

実施例では、３相において記述したが任意の相数でよい
。

本発明の適用は、多相多重チョッパのみならずコントロ
ーラ２００のデユーティ指令をすべて同相にて出力する
ことでチョッパの並列運転時の電流バランサにも適用で
きる。

第１図において、フィルタ回路１４は、最も簡単な抵抗
とコンデンサとの構成で、第３図に示す相電流の不均衡
分電流に対するデユーティ補正特性が得られることを示
したが、フィルタ回路１４の構成を第４図（ａｌに示す
ように、入力端子１４ａより、抵抗１４２を介して、差
動増幅器１４３の反転入力に接続され、非反転入力はア
ース接続されている。そして、差動増幅器１４３の出力
と反転入力との間には、コンデンサ１４１が接続され、
このコンデンサ１４１と並列にアナログスイッチ１４５
が接続されている。また、入力端子１４ａよりインバー
タ１４４が接続され、このインバータ１４４は、ルベル
が出力された時に、アナログスイッチ１４５を閉じコン
デンサ１４１をリセットする。さらに、差動増加幅器１
４３の出力は、反転増幅器１４６を介して、出力端子１
４ｂに接続される。

上述した構成とすることにより、第４図（ｂｌに示すよ
うに、相電流の不平衡分電流に対するデユーティ補正特
性の関係を直線、状に出来、より正確に相電流の制御を
行うことができる。

また、第５図（ａ）に示すフィルタ回路１４は、第４図
（ａ）に対して、差動増幅器１４３の非反転入力に基準
電圧電源１４７を介して、アースされている。

上述した構成とすることにより、第５図（ｂｌに示すよ
うに、不平衡分電流の負側からデユーティ補正量が直線
的に減少する特性を得ることができる。

つまり、各相の電流値が、各相の電流平均値に対して、
大きい相においては、デユーティ補正量を多くし、電流
を減少させ小さい相においては、デユーティ補正量を少
なくして、電流を増加させて大きい相および小さい相に
対しても、一度に電流を平均値に近づけることができる
。

（発明の効果） 以上述べたように本発明においては、作動手段。

からスイッチング素子を駆動する矩形波の前縁を、演算
手段で得た電流相互間に対応してタイミング信号により
、スイッチング素子の作動時間を減少させることにより
、従来必要としていたＤ／Ａコンバータおよび変調器を
必要とせず、装置の小型化、簡単化を計ることができる
できるという優れた効果がある。

【図面の簡単な説明】

第１図は本発明チョッパの相を流制御装置の一実施例を
示す電気回路図、第２図は本発明装置における各部の波
形図、第３図は本発明装置における不平衡分電流に対す
るデユーティ補正量の特性図、第４図（ａ）はフィルタ
回路の他の実施例を示す電気回路図、第４図１ｂ）は第
４図（ａｌにおけるフィルタ回路を適用した場合の不平
衡分電流に対するデュ・−ティ補正量の特性図、第５図
（ａｌはフィルタ回路の他の実施例を示す電気回路図、
第５図（ｂ）は第５図（ａ）おけるフィルタ回路を適用
した場合の不平衡分電流に対するデユーティ補正量の特
性図、第６１１″＊ｏ＋”Ｖ　／＜　（７）ｍ　’ｉ　
ｍ“Ｉ　’／ｆＲ”７５　Ｗ　Ｌ”０１゜一実施例を示
す電気回路図であ６・　　　　　　　　　　　　　ｉ′
１・・・直流電源、３ａ、３ｂ、３Ｃ・・・フリーホイ
ールダイオード、４ａ、４ｂ、４ｃ・・・パワートラン
ジスタ、５・・・結合リアクトル、６・・・負荷をなす
電動機、９・・・電流検出器、１１．１２・・・演算手
段を構成する相電流加算器および差動増幅器、１３．１
４・・・発生手段を構成するコンパレータ、フィルタ回
路、１９・・・論理回路をなすＡＮＤゲート、２００・
・・作動手段をなすコントローラ。 代理人弁理士　　岡　部　　　隆 第１図 第３図

Claims (4)

【特許請求の範囲】
1. （１）直流電源から負荷に供給する直流電流をチョッピ
   ング制御し、複数個並列接続されたスイッチング素子と
   、 これらスイッチング素子と前記負荷の一方との間にそれ
   ぞれ接続されたフリーホィールダイオードと、 前記スイッチング素子と前記負荷の他方との間にそれぞ
   れ接続された結合リアクトルと、 前記スイッチング素子を前縁で作動させ、後縁で作動を
   停止させる矩形波を発生する作動手段と、前記結合リア
   クトルに流れる電流を検出する電流検出手段と、 この電流検出手段で検出した各々の電流相互間の不平衡
   分を算出する演算手段と、 この演算手段で得られた不平衡分に対応して、所定時間
   前記矩形波の前縁よりも遅らせたタイミング信号を発生
   する発生手段と、 この発生手段のタイミング信号と前記作動手段の矩形波
   との論理をとり、前記スイッチング半導体の作動時間を
   減少させる論理回路と、 を備えたチョッパの相電流制御装置。
2. （２）前記発生手段は、前記作動手段の矩形波の前縁を
   所定の時定数で傾斜させるフィルタ回路と、このフィル
   タ回路の出力である傾斜領域を非反転入力に入力し、前
   記演算手段の不平衡分を反転入力に入力しているコンパ
   レータとから構成される特許請求の範囲第１項記載のチ
   ョッパの相電流制御装置。
3. （３）前記論理回路は、一端の入力に前記作動手段の矩
   形波が入力され、他端の入力に前記コンパレータの出力
   が入力される論理積回路である特許請求の範囲第２項記
   載のチョッパの相電流制御装置。
4. （４）前記演算手段は、前記電流検出手段より得られた
   電流を入力し、これら電流の平均値を出力する加算増幅
   器と、この加算増幅器の出力を反転入力に、前記電流検
   出手段の出力を非反転入力に入力される差動増幅器とか
   ら構成される特許請求の範囲第１項記載のチョッパの相
   電流制御装置。